JPH0511341B2 - - Google Patents
Info
- Publication number
- JPH0511341B2 JPH0511341B2 JP61164961A JP16496186A JPH0511341B2 JP H0511341 B2 JPH0511341 B2 JP H0511341B2 JP 61164961 A JP61164961 A JP 61164961A JP 16496186 A JP16496186 A JP 16496186A JP H0511341 B2 JPH0511341 B2 JP H0511341B2
- Authority
- JP
- Japan
- Prior art keywords
- communication
- computer
- area
- computers
- shared memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004891 communication Methods 0.000 claims description 71
- 238000000034 method Methods 0.000 claims description 11
- 230000004044 response Effects 0.000 claims description 4
- 230000005540 biological transmission Effects 0.000 description 7
- 230000008878 coupling Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/167—Interprocessor communication using a common memory, e.g. mailbox
Description
【発明の詳細な説明】
〔概要〕
複数の計算機間の通信の改良方式である。
各計算機の主記憶装置には、各計算機に対応す
る所定の記憶領域がある。共用の通信機構には同
じ構成の領域からなる共用メモリがあり、通信要
求元の宛先対応領域から共用メモリの対応領域へ
データを転送して、宛先計算機へ割込で通知し、
宛先が応答すると共用メモリから宛先主記憶装置
の所定領域へデータを転送する。
る所定の記憶領域がある。共用の通信機構には同
じ構成の領域からなる共用メモリがあり、通信要
求元の宛先対応領域から共用メモリの対応領域へ
データを転送して、宛先計算機へ割込で通知し、
宛先が応答すると共用メモリから宛先主記憶装置
の所定領域へデータを転送する。
この方式により、高速の計算機間通信を、各計
算機の少ない通信オーバーヘツドで可能にする。
算機の少ない通信オーバーヘツドで可能にする。
本発明は、複数の計算機を有するシステムにお
ける、計算機間通信の方式に関する。
ける、計算機間通信の方式に関する。
複数の独立に稼動する計算機を、適当な通信手
段で結合した、いわゆる疎結合マルチプロセツサ
システムにおいては、計算機間通信の性能がシス
テムの処理効率に影響する。
段で結合した、いわゆる疎結合マルチプロセツサ
システムにおいては、計算機間通信の性能がシス
テムの処理効率に影響する。
疎結合マルチプロセツサシステムの計算機間通
信手段には、例えば第2図aのように複数の計算
機1を、通信制御装置2を経て通常の通信回線3
で接続する方式、bのように計算機1をループ結
合装置4により、光通信路5等によるループ回線
に接続して相互通信を行う方式等がある。
信手段には、例えば第2図aのように複数の計算
機1を、通信制御装置2を経て通常の通信回線3
で接続する方式、bのように計算機1をループ結
合装置4により、光通信路5等によるループ回線
に接続して相互通信を行う方式等がある。
又、第2図cは各計算機1のチヤネル装置6間
を、いわゆるチヤネル間結合装置7で接続して、
各計算機1の主記憶装置間のデータ転送により通
信を行う方式である。
を、いわゆるチヤネル間結合装置7で接続して、
各計算機1の主記憶装置間のデータ転送により通
信を行う方式である。
第2図dは各計算機1が磁気デイスク記憶装置
のような外部記憶装置9を共用する方式であり、
8は制御装置である。
のような外部記憶装置9を共用する方式であり、
8は制御装置である。
それらは通信方式は、それぞれ公知の特徴を持
つて、計算機間の通信を処理することができる
が、通信速度の向上、及び通信制御のための計算
機1の処理負荷量である通信オーバーヘツドの軽
減、あるいは通信の両端の同期化処理の削減等に
よる処理効率の改善が望まれていた。
つて、計算機間の通信を処理することができる
が、通信速度の向上、及び通信制御のための計算
機1の処理負荷量である通信オーバーヘツドの軽
減、あるいは通信の両端の同期化処理の削減等に
よる処理効率の改善が望まれていた。
第1図は、本発明の構成を示すブロツク図であ
る。
る。
図において、10は通信機構、20は計算機で
あり、通信機構10の11は制御部、12は共用
メモリ、13は転送制御部を示し、計算機20の
21は中央処理装置(CPU)、22は主記憶装
置、24は通信領域を示す。
あり、通信機構10の11は制御部、12は共用
メモリ、13は転送制御部を示し、計算機20の
21は中央処理装置(CPU)、22は主記憶装
置、24は通信領域を示す。
疎結合マルチプロセツサシステムを構成する各
計算機20の主記憶装置22の記憶領域には、同
じ領域構成の通信領域24が設けられ、各通信領
域24は、このシステムの各計算機20に割り当
てられたブロツクに分割されている。
計算機20の主記憶装置22の記憶領域には、同
じ領域構成の通信領域24が設けられ、各通信領
域24は、このシステムの各計算機20に割り当
てられたブロツクに分割されている。
通信機構10には、通信領域24と同一の構成
の記憶領域からなる共用メモリ12を設け、転送
制御部13を経て、すべての主記憶装置22と接
続し、転送制御部13の制御によつて主記憶装置
22の通信領域24と共用メモリとの対応ブロツ
ク間でデータ転送が可能なように構成されてい
る。
の記憶領域からなる共用メモリ12を設け、転送
制御部13を経て、すべての主記憶装置22と接
続し、転送制御部13の制御によつて主記憶装置
22の通信領域24と共用メモリとの対応ブロツ
ク間でデータ転送が可能なように構成されてい
る。
計算機間の通信を行う場合、発信側の計算機2
0では、CPU21が通信領域24の、宛先の計
算機20に対応するブロツクに送信データを書込
み、通信機構10に送信要求を送る。
0では、CPU21が通信領域24の、宛先の計
算機20に対応するブロツクに送信データを書込
み、通信機構10に送信要求を送る。
通信機構10が制御部11がこの要求を受信
し、通信が可能の状態であれば、要求元の通信領
域24の、宛先対応ブロツクの送信データを、共
用メモリ12の同じブロツクに転送し、宛先の
CPU21に割込要求を送る。
し、通信が可能の状態であれば、要求元の通信領
域24の、宛先対応ブロツクの送信データを、共
用メモリ12の同じブロツクに転送し、宛先の
CPU21に割込要求を送る。
宛先のCPU21は割込みによつて、メツセー
ジ受信の必要を知ると、受信可能の状態にして通
信機構10に応答し、その応答により通信機構1
0では、共用メモリ12の宛先対応ブロツクか
ら、宛先の通信領域24の同じブロツクへデータ
を転送して、この通信の処理を終わる。
ジ受信の必要を知ると、受信可能の状態にして通
信機構10に応答し、その応答により通信機構1
0では、共用メモリ12の宛先対応ブロツクか
ら、宛先の通信領域24の同じブロツクへデータ
を転送して、この通信の処理を終わる。
以上の方式により、各計算機20のCPU21
は比較的単純な通信処理によつて計算機間通信が
可能になり、データの転送は主記憶装置のアクセ
ス速度に近い速度にすることができる。
は比較的単純な通信処理によつて計算機間通信が
可能になり、データの転送は主記憶装置のアクセ
ス速度に近い速度にすることができる。
第1図において、疎結合マルチプロセツサシス
テムを構成する各計算機20を、説明の都合によ
り図示のように計算機A、B、C及びDと呼ぶも
のとする。
テムを構成する各計算機20を、説明の都合によ
り図示のように計算機A、B、C及びDと呼ぶも
のとする。
各計算機20の主記憶装置22の記憶領域の一
部に、同一領域構成の通信領域24が設けられ
る。
部に、同一領域構成の通信領域24が設けられ
る。
各通信領域24は、図に分割してA〜Dとして
示すように、このシステムの計算機A〜Dに割り
当てられたブロツクに分割される。
示すように、このシステムの計算機A〜Dに割り
当てられたブロツクに分割される。
各ブロツクは後に説明するように、その所属す
る計算機A〜D自身に対応するブロツク(同名の
ブロツク)が、その計算機宛のデータの受信領域
として使用され、その他のブロツクはそれぞれの
計算機宛送信データを保持する領域とされる。
る計算機A〜D自身に対応するブロツク(同名の
ブロツク)が、その計算機宛のデータの受信領域
として使用され、その他のブロツクはそれぞれの
計算機宛送信データを保持する領域とされる。
通信機構10には、通信領域24と同一構成の
記憶領域からなる共用メモリ12を設ける。それ
らの各ブロツクA〜Dは、後述のように同名の計
算機20宛送信データの中継バツフアとなる。
記憶領域からなる共用メモリ12を設ける。それ
らの各ブロツクA〜Dは、後述のように同名の計
算機20宛送信データの中継バツフアとなる。
共用メモリ12は転送制御部13を経て、すべ
ての主記憶装置22と接続し、転送制御部13の
制御によつて主記憶装置22の通信領域24と共
用メモリ12との対応ブロツク(A対Aブロツ
ク、B対Bブロツク等)の間で、メモリ間データ
転送が可能なように構成されている。
ての主記憶装置22と接続し、転送制御部13の
制御によつて主記憶装置22の通信領域24と共
用メモリ12との対応ブロツク(A対Aブロツ
ク、B対Bブロツク等)の間で、メモリ間データ
転送が可能なように構成されている。
例えば計算機Aから計算機Bへメツセージを送
る通信の場合、発信側の計算機20AではCPU
21が、自身の主記憶装置22の通信領域24上
の、宛先の計算機20Bに対応するブロツクBに
メツセージを書込み、通信機構10の制御部11
に送信要求を送る。
る通信の場合、発信側の計算機20AではCPU
21が、自身の主記憶装置22の通信領域24上
の、宛先の計算機20Bに対応するブロツクBに
メツセージを書込み、通信機構10の制御部11
に送信要求を送る。
制御部11はこの送信要求を受信し、送信要求
で指定される宛先計算機20と通信が可能の状態
からチエツクする。
で指定される宛先計算機20と通信が可能の状態
からチエツクする。
この場合、共用メモリ12の宛先計算機Bに対
応するブロツクBが空きであれば通信可能である
が、例えばブロツクBが、他の計算機C、D等か
ら送信されたデータを保持して未だ送出していな
い場合、あるいは他に始められた通信の処理中の
場合等は、現要求の処理を持つ必要がある。
応するブロツクBが空きであれば通信可能である
が、例えばブロツクBが、他の計算機C、D等か
ら送信されたデータを保持して未だ送出していな
い場合、あるいは他に始められた通信の処理中の
場合等は、現要求の処理を持つ必要がある。
通信可能の場合、制御部11は転送制御部13
に指示して、要求元計算機Aの通信領域24の、
宛先対応ブロツクBに書き込まれているデータ
を、共用メモリ12の同じブロツクBに転送す
る。
に指示して、要求元計算機Aの通信領域24の、
宛先対応ブロツクBに書き込まれているデータ
を、共用メモリ12の同じブロツクBに転送す
る。
その後制御部11は、宛先の計算機のCPU2
1に所定の例えばアテンシヨン割込を発生するた
めの割込要求信号を、計算機BのCPU21に送
る。
1に所定の例えばアテンシヨン割込を発生するた
めの割込要求信号を、計算機BのCPU21に送
る。
計算機BのCPU21はアテシヨン割込を処理
することによつて、受信すべきメツセージがある
ことを知ると、例えばその通信領域24のブロツ
クBに以前に受信した未処理のデータがあれば、
他の領域へ転送する等の処置をして、ブロツクB
をデータ受信可能の状態にして、通信機構10に
受信可能を示す応答をする。
することによつて、受信すべきメツセージがある
ことを知ると、例えばその通信領域24のブロツ
クBに以前に受信した未処理のデータがあれば、
他の領域へ転送する等の処置をして、ブロツクB
をデータ受信可能の状態にして、通信機構10に
受信可能を示す応答をする。
通信機構10の制御部11はその応答を受ける
と、転送制御部13に指示して、共用メモリ12
の宛先対応ブロツクBから、宛先計算機Bの通信
領域24の同じブロツクBへデータを転送する。
と、転送制御部13に指示して、共用メモリ12
の宛先対応ブロツクBから、宛先計算機Bの通信
領域24の同じブロツクBへデータを転送する。
転送を完了すれば共用メモリ12のブロツクB
は空き状態とし、この通信の処理を終わる。
は空き状態とし、この通信の処理を終わる。
以上の説明から明らかなように、本発明によれ
ば、疎結合マルチプロセツサシステムの計算機間
通信の通信処理オーバヘツドが削減され、データ
転送が高速化されるので、システムの処理効率を
向上するという著しい工業的効果がある。
ば、疎結合マルチプロセツサシステムの計算機間
通信の通信処理オーバヘツドが削減され、データ
転送が高速化されるので、システムの処理効率を
向上するという著しい工業的効果がある。
第1図は本発明の構成を示すブロツク図、第2
図は従来の構成例ブロツク図である。 図において、1,20は計算機、2は通信制御
装置、3は通信回線、4はループ結合装置、5は
光通信路、6はチヤネル装置、7はチヤネル間結
合装置、8は制御装置、9は外部記憶装置、10
は通信機構、11は制御部、12は共用メモリ、
13は転送制御部、21はCPU、22は主記憶
装置、24は通信領域を示す。
図は従来の構成例ブロツク図である。 図において、1,20は計算機、2は通信制御
装置、3は通信回線、4はループ結合装置、5は
光通信路、6はチヤネル装置、7はチヤネル間結
合装置、8は制御装置、9は外部記憶装置、10
は通信機構、11は制御部、12は共用メモリ、
13は転送制御部、21はCPU、22は主記憶
装置、24は通信領域を示す。
Claims (1)
- 【特許請求の範囲】 1 複数の計算機20間の相互通信において、 該複数の計算機20と接続し、共用メモリ12
を有する通信機構10を設け、 該共用メモリ及び各該計算機の主記憶装置上に
通信領域を設けて、すべての各該通信領域を、そ
れぞれすべての該計算機に対応する区分領域に分
割した同一の領域構成とし、 該通信機構10は、該計算機20からの通信要
求を受け付けて、該要求元計算機の通信領域24
の宛先計算機に対応する該区分領域から、該共用
メモリ12上の同じ該区分領域へデータを転送
し、 該宛先計算機20へ所定の割込を発生する割込
要求信号を送出し、 該宛先計算機20からの所定の応答信号を受信
して、該共用メモリ12上の当該区分領域に保持
するデータを、該宛先計算機の通信領域24の対
応する該区分領域へ転送するように構成されてい
ることを特徴とする計算機間通信方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16496186A JPS6320555A (ja) | 1986-07-14 | 1986-07-14 | 計算機間通信方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16496186A JPS6320555A (ja) | 1986-07-14 | 1986-07-14 | 計算機間通信方式 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6320555A JPS6320555A (ja) | 1988-01-28 |
JPH0511341B2 true JPH0511341B2 (ja) | 1993-02-15 |
Family
ID=15803157
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP16496186A Granted JPS6320555A (ja) | 1986-07-14 | 1986-07-14 | 計算機間通信方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6320555A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010198335A (ja) * | 2009-02-25 | 2010-09-09 | Toshiba Corp | ソフトウェア自動試験装置およびその方法 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01233651A (ja) * | 1988-03-15 | 1989-09-19 | Fujitsu Ltd | 通信制御方式 |
JP2006342941A (ja) * | 2005-06-10 | 2006-12-21 | Jtekt Corp | 駆動力伝達装置の取付構造 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55131829A (en) * | 1979-03-30 | 1980-10-14 | Toshiba Corp | Transfer system of shared memory under communication control |
JPS5730065A (en) * | 1980-07-30 | 1982-02-18 | Fujitsu Ltd | Data transfer system |
-
1986
- 1986-07-14 JP JP16496186A patent/JPS6320555A/ja active Granted
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55131829A (en) * | 1979-03-30 | 1980-10-14 | Toshiba Corp | Transfer system of shared memory under communication control |
JPS5730065A (en) * | 1980-07-30 | 1982-02-18 | Fujitsu Ltd | Data transfer system |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010198335A (ja) * | 2009-02-25 | 2010-09-09 | Toshiba Corp | ソフトウェア自動試験装置およびその方法 |
Also Published As
Publication number | Publication date |
---|---|
JPS6320555A (ja) | 1988-01-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0317468A3 (en) | Bus flow control system | |
JPH0511341B2 (ja) | ||
JPH01211147A (ja) | ファイル伝送方式 | |
JPS636893B2 (ja) | ||
JP3016788B2 (ja) | 装置間通信・キャッシュ一致処理方式 | |
JP3178474B2 (ja) | 通信制御装置 | |
JPH054040Y2 (ja) | ||
JPH069036B2 (ja) | 入出力制御装置 | |
JPS61260350A (ja) | 並列処理制御方式 | |
KR960014177B1 (ko) | 병렬데이터처리시스템의 데이터통신장치 | |
JPS59188258A (ja) | デ−タ転送方式 | |
JPS61294506A (ja) | プログラマブル・コントロ−ラにおける高速pio伝送方法 | |
JPS6055752A (ja) | パケツト処理方式 | |
JPS61196353A (ja) | 多重化バス制御方式 | |
JPH01174042A (ja) | 回線制御方式 | |
JPS6074836A (ja) | デ−タ転送方式 | |
JP3299021B2 (ja) | マルチバスii−scsiバスデータ転送方法および装置 | |
JPH023850A (ja) | Gpib通信方式 | |
JPS60160247A (ja) | デ−タ転送装置 | |
JPH0256149A (ja) | 通信処理装置 | |
JPH0310438A (ja) | パケットネットワーク | |
JPH0358162A (ja) | プロセッサ間通信方式 | |
JPH02105244A (ja) | データ送信装置および受信装置 | |
JPH0573509A (ja) | プロセツサ間通信方式 | |
JPH03163654A (ja) | データ通信方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |