JPH03163654A - データ通信方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、ＣＰＵ等の複数のデータ処理装置が共有メモ
リを介して接続されたデータ処理システムにおけるデー
タ通信方式に関する。

［従来の技術］ 従来から、処理能力、効率の向上等を目的として、ＣＰ
Ｕを搭載した複数のボードを組み合せて１個のまとまっ
た処理を行うデータ処理システムが用いられており、こ
のようなシステムにおいては、それぞれのＣＰＵが分散
独立して処理を行うと同時に、必要に応じて他のＣＰＵ
とデータのやりとりが行われている。このようなデータ
通信を行う方法として、共有メモリを用いたデータ通信
方式が知られている。

第３図には、従来における共有メモリを用いたデータ処
理システムの構成が示されている。

この図においては、複数の（図においては２個の）ボー
ド１０−１．１０−２が共有バス１２を介して接続され
ている。

また、ボード１０−１及び１０−２は、それぞれＣＰＵ
１４−１及び１４−２を搭載しており、ボード１０〜２
には共有メモリ１８が搭載されている。

前記ＣＰＵ１４−１は、共有バス１２を介して共有メモ
リ１８に接続されており、共有メモリ１８は同じボード
１０−２上に搭載されるＣＰＵＩ４−２に接続されてい
る。

前記共有メモリ１８の記憶空間は、ボード１０−１から
のデータ１００を格納するデータエリア２０と、ＣＰＵ
１４−１から発生されるコマンドの番号、すなわちコマ
ンド番号を格納するコマンドエリア２２と、ＣＰＵ１４
−２から発せられるコマンドのコマンド番号を格納する
コマンドエリア２４と、に区分されている。

次に、この従来例の動作について説明する。

ここでは、ＣＰＵ１４−１からＣＰＵ１４−２にデータ
を送信する場合を考える。

まず、ＣＰＵ１４−１は、共有バス１２を介して共有メ
モリ１８のデータエリア２０にデータ１００を送信する
と共に、この送信を行ったことを示すフラグをセットし
てデータエリア２０に転送する。このときＣＰＵ１４−
１は、共有メモリ１８のコマンドエリア２２にコマンド
番号を書き込む。

共有メモリ１８は、コマンドエリア２２へのコマンド番
号の書込みに応じてＣＰＵ１４−２に割込み信号を発す
る。すると、ＣＰＵ１４−２は、この割込みに応じてデ
ータエリア２０からデータを取り込み、データを取り込
んだことを示すフラグをセットしてデータエリア２０に
格納する。さらに、ＣＰＵ１４−２は、コマンド番号を
コマンドエリア２４に書き込む。

共有メモリ１８は、ＣＰＵ１４−２によるコマンドエリ
ア２４へのコマンド番号の書込みに応じてＣＰＵ１４−
１に割込みを発し、ＣＰＵ１４−１は、データエリア２
０に格納されたフラグによってＣＰＵ１４−２がデータ
を受け取ったことを確認する。

引続き同様のデータ通信を行おうとする場合には、以上
の動作が所望回数だけ繰り返される。

このように、従来のデータ通信方式を採用したデータ処
理システムにおいては、複数のＣＰＵＩ４が共有メモリ
１８を介して接続され、ＣＰＵＩ４間のデータ通信が行
われる。

［発明が解決しようとする課題〕 しかしながら、従来においては、１回のデータ送信につ
き２回の割込み処理が必要であり、特にリアルタイム処
理等の高速レスポンスを期待される処理においては、こ
の割込みに要する時間がオーバーヘッドとなっていた。

本発明は、このような問題点を解決することを課題とし
てなされたものであり、割込み処理の回数を低減して割
込みにかかるオーバーヘッドを軽減することを目的とす
る。

［課題を解決するための手段］ 前記目的を達成するために、本発明は、データを受信す
る受信データ処理装置が共有メモリからのデータ読込み
時に共有メモリにアクノリッジ情報を書き込み、データ
を送信した送信データ処理装置が共有メモリからアクノ
リソジ情報を読み込んで受信データ処理装置がデータを
受け取ったことを確認することを特徴とする。

［作用〕 本発明のデータ通信方式においては、送信データ処理装
置がデータを共有メモリに書き込み、さらにこのデータ
を受信データ処理装置が共有メモリから読み込むと、受
信データ処理装置がこの読込みの後に共有メモリにアク
ノリッジ情報を書き込み、さらに送信データ処理装置が
共有メモリからアクノリッジ情報を読み込んで受信デー
タ処理装置がデータを受け取ったことを確認する。従っ
て、送信データ処理装置による受信データ処理装置がデ
ータを受け取ったことの確認のための割込み処理が省略
され、割込み処理にかかるオーバーヘッドが軽減される
こととなる。

［実施例コ 以下、本発明の好適な実施例について図面に基づいて説
明する。

なお、第３図に示される従来例と同様の構成には同一の
符号を付し説明を省略する。

第１図には、本発明の第１実施例に係るデータ通信方式
を採用したデータ処理システムの構成が示されている。

この図に示されるデータ処理システムは、共有メモリ１
８上にＣＰＵ１４−２から出力されるアクノリッジ番号
を格納するアクノリッジエリア２６を有している。

次に、この実施例の動作について説明する。

ここでは、ＣＰＵ１４−１によるデータ送信時の動作に
ついてのみ説明する。

まず、ＣＰＵ１４−１が従来例と同様にデータ１００及
びコマンド番号を共有メモリ１８に転送すると、ＣＰＵ
１４−２は、共有メモリ１８から発せられる割込みに応
じてデータ１００をデータエリア２０から取り込み、さ
らにコマンドエリア２２に書き込まれたコマンド番号と
等しい番号であるアクノリッジ番号をアクノリッジエリ
ア２６に書き込む。

このアクノリッジ番号は、ＣＰＵ１４−１によって取り
込まれ、ＣＰＵ１４−１はこのアクノリッジ番号によっ
てデータ送信が正常に行われたことを確認する。

このように、この実施例においては、ＣＰＵＩ４−１の
送信時にＣＰＵ１４−２がデータを受け取ったことがア
クノリッジ番号により確認されるため、ＣＰＵ１４−１
への割込み処理が廃止される。従って、割込みにかかる
オーバーヘッドが軽減され、リアルタイム処理等の高速
レスポンス処理がより好適に行われることとなる。

第２図には、本発明の第２実施例に係るデータ通信方式
を採用したデータ処理システムの構或が示されている。

この実施例においては、共有メモリ１８が、データエリ
ア２０，アクノリッジエリア２６、コマンドエリア２２
をそれぞれ２個ずつ有しており、一組がＣＰＵ１４−１
からＣＰＵ１４−２へのデータ送信に、他方がＣＰＵ１
４−２からＣＰＵＩ４−１へのデータ送信に用いられる
。

この実施例においても、第１実施例と同様の効果を得る
ことができる。さらに、この実施例においては、ＣＰＵ
１４間の双方向データ通信が可能となる。

なお、以上の実施例においては、ＣＰＵ１４が２個の場
合についてのみ説明したが、ＣＰＵ１４の個数は２個を
越えていても構わない。

［発明の効果１ 以上説明したように、本発明によれば、受信データ処理
装置が共有メモリにアクノリッジ情報を書き込み、この
アクノリッジ情報によって送信データ処理装置がデータ
受信を確認するため、受信データ処理装置への割込み処
理が廃止され、割込みにかかるオーバーヘッドが軽減さ
れることになる。従って、リアルタイム処理等の高速性
を要求されるアプリケーションにおいても共有メモリを
介したデータ処理装置間通信が可能となる。

【図面の簡単な説明】

第１図は、本発明の第１実施例に係るデータ通信方式を
採用したデータ処理システムの構成を示す構成図、 第２図は、本発明の第２実施例に係るデータ通信方式を
採用したデータ処理システムの構成を示す構成図、 第３図は、従来における共有メモリを採用したデータ処
理システムの構成を示す構戊図である。 １４　・・・　ＣＰＵ １８　・・・　共有メモリ ２０　・・・　データエリア ２６　・・・　アクノリッジエリア

Claims (1)

1. 【特許請求の範囲】 複数のデータ処理装置が共有メモリを介して接続され、
   この共有メモリを介してデータ通信が行われるデータ処
   理システムにおいて、 データを送信するデータ処理装置である送信データ処理
   装置が前記共有メモリへデータを書き込み、 データを受信するデータ処理装置である受信データ処理
   装置が前記書き込みに応じて前記共有メモリからデータ
   を読み込み、 前記受信データ処理装置は共有メモリからのデータ読み
   込み後に前記共有メモリにアクノリッジ情報を書き込み
   、 前記送信データ処理装置は前記共有メモリから前記アク
   ノリッジ情報を読み込んで前記受信データ処理装置がデ
   ータを受け取ったことを確認することを特徴とするデー
   タ通信方式。