JPH03219361A - データ通信方式 - Google Patents
データ通信方式Info
- Publication number
- JPH03219361A JPH03219361A JP1578190A JP1578190A JPH03219361A JP H03219361 A JPH03219361 A JP H03219361A JP 1578190 A JP1578190 A JP 1578190A JP 1578190 A JP1578190 A JP 1578190A JP H03219361 A JPH03219361 A JP H03219361A
- Authority
- JP
- Japan
- Prior art keywords
- data
- transmission
- data processing
- area
- cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004891 communication Methods 0.000 title claims description 23
- 238000012545 processing Methods 0.000 claims abstract description 73
- 230000005540 biological transmission Effects 0.000 claims abstract description 48
- 238000000034 method Methods 0.000 claims description 10
- 238000012790 confirmation Methods 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000004044 response Effects 0.000 description 3
- 230000002457 bidirectional effect Effects 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明はCPU等の複数の送受信データ処理装置が、接
続される共有メモリを介してデータ通信を行うデータ処
理システムに係るデータ通信方式に関し、殊に、送信デ
ータ処理装置が共有メモリを介して行うデータ送信の際
に、受信データ処理装置から適正なアクノリッジ情報が
受信されない場合に、そのデータ処理を待ち続けること
なく、送信データを一時的にローカルメモリ内の退避エ
リアに退避し、次回の送信時に退避エリアにある送信デ
ータと合わせて送信することにより、受信データ処理装
置によるデータの受は取りの確認を送信データ処理装置
が待ち続けることが回避されて、他のデータ処理の実施
が可能となり、そのデータ処理の能力ならびに効率等が
向上するようにしたものである。
続される共有メモリを介してデータ通信を行うデータ処
理システムに係るデータ通信方式に関し、殊に、送信デ
ータ処理装置が共有メモリを介して行うデータ送信の際
に、受信データ処理装置から適正なアクノリッジ情報が
受信されない場合に、そのデータ処理を待ち続けること
なく、送信データを一時的にローカルメモリ内の退避エ
リアに退避し、次回の送信時に退避エリアにある送信デ
ータと合わせて送信することにより、受信データ処理装
置によるデータの受は取りの確認を送信データ処理装置
が待ち続けることが回避されて、他のデータ処理の実施
が可能となり、そのデータ処理の能力ならびに効率等が
向上するようにしたものである。
[従来の技術]
従来、データ処理の能力ならびに効率等の向上等を目的
として、CPUを夫々搭載した複数のデータ処理装置を
組み合わせて一つのデータ処理を行うシステムが用いら
れている。このシステムにおいては、夫々のCPUが独
立して、データ処理を行うと同時に、必要に応じて夫々
CPUとの間でデータの送受が行われる。
として、CPUを夫々搭載した複数のデータ処理装置を
組み合わせて一つのデータ処理を行うシステムが用いら
れている。このシステムにおいては、夫々のCPUが独
立して、データ処理を行うと同時に、必要に応じて夫々
CPUとの間でデータの送受が行われる。
このようにCPUとの間でデータの送受を行うデータ処
理として、共有メモリを用いたデータ通信方式が知悉さ
れている。
理として、共有メモリを用いたデータ通信方式が知悉さ
れている。
この共有メモリを用いたデータ処理に係る構成を第3図
に示す。
に示す。
この構成はデータ処理装置である2個のボード10a、
10bが共有バス12を介して接続されている例である
。
10bが共有バス12を介して接続されている例である
。
ボード10a、10bは、夫々CPU 14 a。
14bを搭載しており、ボード10bには共有メモリ1
8が搭載されている。
8が搭載されている。
前記CPU14aは、共有バス12を介して共有メモリ
18に接続されており、共有メモリ18は同一のボード
10bに搭載されるCPU14bに接続されている。
18に接続されており、共有メモリ18は同一のボード
10bに搭載されるCPU14bに接続されている。
前記共有メモリ18の記憶空間は、ボード10aからの
データDsaを格納するデータエリア20と、CPU1
4aから送出されるコマンドの番号、すなわちコマンド
番号を格納するコマンドエリア22と、CPU14bか
ら発生されるアクノリッジの番号、すなわちアクノリッ
ジ番号を格納するアクノリッジエリア24とに区別され
ている。
データDsaを格納するデータエリア20と、CPU1
4aから送出されるコマンドの番号、すなわちコマンド
番号を格納するコマンドエリア22と、CPU14bか
ら発生されるアクノリッジの番号、すなわちアクノリッ
ジ番号を格納するアクノリッジエリア24とに区別され
ている。
次に、上記の構成における動作について説明する。
ここでは、CPU14aからCPU14bにデータ送信
を行う場合を説明する。
を行う場合を説明する。
先ず、CPU14aは、前回のデータ送信におけるコマ
ンド番号とアクノリッジ番号が一致していることを確認
した後、共有バス12を介して共有メモリ18のデータ
エリア20にデータDsaを転送する。このときCPU
14 aは、共有メモリ18のコマンドエリア22に
コマンド番号を書き込む。
ンド番号とアクノリッジ番号が一致していることを確認
した後、共有バス12を介して共有メモリ18のデータ
エリア20にデータDsaを転送する。このときCPU
14 aは、共有メモリ18のコマンドエリア22に
コマンド番号を書き込む。
共有メモリ18は、コマンドエリア22へのコマンド番
号の書き込みに応じてCPU14bに割り込み信号を送
出する。この割り込みに応じて、CPU 14 aはデ
ータエリア20からデータを取り込み、さらにコマンド
エリア22へ書き込まれたコマンド番号と等しい番号で
あるアクノリッジ番号をアクノリッジエリア24に書き
込む。
号の書き込みに応じてCPU14bに割り込み信号を送
出する。この割り込みに応じて、CPU 14 aはデ
ータエリア20からデータを取り込み、さらにコマンド
エリア22へ書き込まれたコマンド番号と等しい番号で
あるアクノリッジ番号をアクノリッジエリア24に書き
込む。
このアクノリッジ番号は、CPU14aによって取り込
まれ、CPU 14 aはこのアクノリッジ番号によっ
てデータ送信が正常に行われたことを確認する。
まれ、CPU 14 aはこのアクノリッジ番号によっ
てデータ送信が正常に行われたことを確認する。
同様のデータの送受(通信)を引き続いて行う場合には
、前記の動作が所望回数だけ繰り返すことになる。
、前記の動作が所望回数だけ繰り返すことになる。
このように、従来のデータ処理のシステムにおけるデー
タ通信方式においては、複数のCPU14a、14bが
共有メモリ18を介して接続されて、CPU14a、、
14bとの間のデータ送受信(通信)が行われる。
タ通信方式においては、複数のCPU14a、14bが
共有メモリ18を介して接続されて、CPU14a、、
14bとの間のデータ送受信(通信)が行われる。
[発明が解決しようとする課題]
しかしながら、上記の従来例において、送信データ処理
装置における送信処理要求が受信データ処理装置の受信
処理能力を上回る状態を生起し、送信データ処理装置に
おける送信の機会に、前回のデータ送信のコマンド番号
とアクノリッジ番号が一致していない場合には待ち受は
状態になる。すなわち、送信データ処理装置で新たなデ
ータ送信の要求が発生するが、受信データ処理装置は共
有メモリのデータエリアにあるデータを取り込んでいな
いため、受信データ処理装置がアクノリッジエリアにコ
マンド番号に等しいアクノリッジ番号を書き込むのを送
信データ処理装置が待ち続けることになり、他のデータ
処理に係る実施が出来ない欠点を有することになる。
装置における送信処理要求が受信データ処理装置の受信
処理能力を上回る状態を生起し、送信データ処理装置に
おける送信の機会に、前回のデータ送信のコマンド番号
とアクノリッジ番号が一致していない場合には待ち受は
状態になる。すなわち、送信データ処理装置で新たなデ
ータ送信の要求が発生するが、受信データ処理装置は共
有メモリのデータエリアにあるデータを取り込んでいな
いため、受信データ処理装置がアクノリッジエリアにコ
マンド番号に等しいアクノリッジ番号を書き込むのを送
信データ処理装置が待ち続けることになり、他のデータ
処理に係る実施が出来ない欠点を有することになる。
本発明は上記の課題を鑑みてなされ、その目的とすると
ころは、受信データ処理装置によるデータの受は取りの
確認を送信データ処理装置が待ち続けることが回避され
て、他のデータ処理の実施が可能となり、データ処理の
能力ならびに効率等が向上するデータ通信方式を提供す
ることにある。
ころは、受信データ処理装置によるデータの受は取りの
確認を送信データ処理装置が待ち続けることが回避され
て、他のデータ処理の実施が可能となり、データ処理の
能力ならびに効率等が向上するデータ通信方式を提供す
ることにある。
[課題を解決するための手段]
前記目的を達成するために、本発明のデータ通信方式に
おいて、 複数の送受信データ処理装置が共有メモリに接続されて
データ通信を行うデータ処理システムに係るデータ通信
方式であって、 データの送信の際に、前記共有メモリからアクノリッジ
情報を読み込み、 受信データ処理装置において、前回の送信データの受信
が確認された場合、送信データ処理装置は前記受信デー
タ処理装置に対して、前記共有メモリにデータを書き込
み、続いてデータ送信を行い、 前回の送信データの受信が確認されない場合、前記送信
データ処理装置は送信データを一時的に蓄えるとともに
、次の送信時に前記蓄えられた送信データと、新たな送
信データを合わせたデータ送信を行うことを特徴とする
。
おいて、 複数の送受信データ処理装置が共有メモリに接続されて
データ通信を行うデータ処理システムに係るデータ通信
方式であって、 データの送信の際に、前記共有メモリからアクノリッジ
情報を読み込み、 受信データ処理装置において、前回の送信データの受信
が確認された場合、送信データ処理装置は前記受信デー
タ処理装置に対して、前記共有メモリにデータを書き込
み、続いてデータ送信を行い、 前回の送信データの受信が確認されない場合、前記送信
データ処理装置は送信データを一時的に蓄えるとともに
、次の送信時に前記蓄えられた送信データと、新たな送
信データを合わせたデータ送信を行うことを特徴とする
。
[作用]
本発明のデータ通信方式においては、データ送信の際、
前回のデータ送信の完了を受信データ処理装置が共有メ
モリ上に書き込んだアクノリッジ情報を送信データ処理
装置が読み込んで確認が行われる。
前回のデータ送信の完了を受信データ処理装置が共有メ
モリ上に書き込んだアクノリッジ情報を送信データ処理
装置が読み込んで確認が行われる。
この際、前回のデータ送信が完了していない場合、送信
データ処理装置はこの完了を待ち続けることなくデータ
が退避エリアへ退避される。
データ処理装置はこの完了を待ち続けることなくデータ
が退避エリアへ退避される。
前回のデータ送信が完了している場合は、送信データ処
理装置は、退避エリアに退避されている未送信のデータ
と新たに発生した送信データとを合わせて、共有メモリ
に書き込み、さらにこのデータを受信データ処理装置が
共有メモリから読み込むと、受信データ処理装置がこの
読み込みの後に、共有メモリにアクノリッジ情報を書き
込む。
理装置は、退避エリアに退避されている未送信のデータ
と新たに発生した送信データとを合わせて、共有メモリ
に書き込み、さらにこのデータを受信データ処理装置が
共有メモリから読み込むと、受信データ処理装置がこの
読み込みの後に、共有メモリにアクノリッジ情報を書き
込む。
したがって、送信データ処理装置が受信データ処理装置
によるデータの受は取りの確認を待ち続けることなく、
送信データ処理装置は他の処理を実施することができる
。
によるデータの受は取りの確認を待ち続けることなく、
送信データ処理装置は他の処理を実施することができる
。
[実施例コ
以下、本発明のデータ通信方式に係る実施例について図
面を参照して説明する。
面を参照して説明する。
なお、従来例と同様の構成要素には文中ならびに図面の
煩瑣を避けるため、同一の符号を付し、その重複した説
明は省略する。
煩瑣を避けるため、同一の符号を付し、その重複した説
明は省略する。
第1図は第1の実施例に係るデータ処理システムの全体
構成を示すブロック図、第2図は第2の実施例に係るデ
ータ処理システムの全体構成を示すブロック図である。
構成を示すブロック図、第2図は第2の実施例に係るデ
ータ処理システムの全体構成を示すブロック図である。
ここで第1の実施例を説明する(第1図参照)。
先ず、構成を説明する。
この例のデータ処理システムにおいては、送信データ処
理装置であるボードIOCと受信データ処理装置である
ボード10bが共有バス12を介して接続されている。
理装置であるボードIOCと受信データ処理装置である
ボード10bが共有バス12を介して接続されている。
ボードIOC,10bは、夫々CPU14a。
14bが搭載されており、ボード10cにデータを一時
的に退避する退避エリア16が設けられている。さらに
、ボード10bには共有メモリ18が搭載されている。
的に退避する退避エリア16が設けられている。さらに
、ボード10bには共有メモリ18が搭載されている。
前記CPU14aは、共有バス12を介して共有メモリ
18に接続されており、共有メモリ18は同一のボード
10bに搭載されるCPU14bに接続されている。
18に接続されており、共有メモリ18は同一のボード
10bに搭載されるCPU14bに接続されている。
前記共有メモリ18の記憶空間は、ボード10Cからの
データDsaを格納するデータエリア20と、CPU
14 aから発生されるコマンドの番号、すなわちコマ
ンド番号を格納するコマンドエリア22と、CPU14
bから送出されるアクノリッジの番号、すなわちアクノ
リッジ番号を格納するアクノリッジエリア24とに区別
されている。
データDsaを格納するデータエリア20と、CPU
14 aから発生されるコマンドの番号、すなわちコマ
ンド番号を格納するコマンドエリア22と、CPU14
bから送出されるアクノリッジの番号、すなわちアクノ
リッジ番号を格納するアクノリッジエリア24とに区別
されている。
次に、上記の構成における動作を説明する。
ここでは、CPU14Hによるデータ送信時の動作につ
いてのみ説明する。
いてのみ説明する。
先ず、CPU14aにおいてデータDsaの送信要求が
発生したとすると、CPU14aは共有メモリ18のコ
マンドエリア22のコマンド番号とアクノリッジエリア
24のアクノリッジ番号が一致しているかどうかを確認
する。
発生したとすると、CPU14aは共有メモリ18のコ
マンドエリア22のコマンド番号とアクノリッジエリア
24のアクノリッジ番号が一致しているかどうかを確認
する。
コマンド番号とアクノリッジ番号が一致している場合、
共有メモリ18のデータエリア20のデータは既にCP
U14bによって取り込まれており、前回のデータの送
信が正常に完了していることが判明する。この場合、C
PU14aはデータDsaを共有メモリ18のデータエ
リア20に転送した後、新たなコマンド番号をコマンド
エリア22に書き込む。これに応じてCPU14bはデ
ータDsaをデータエリア20から取り込み、さらにコ
マンドエリア22から取り込まれるコマンド番号に等し
い番号であるアクノリッジ番号をアクノリッジエリア2
4に書き込む。
共有メモリ18のデータエリア20のデータは既にCP
U14bによって取り込まれており、前回のデータの送
信が正常に完了していることが判明する。この場合、C
PU14aはデータDsaを共有メモリ18のデータエ
リア20に転送した後、新たなコマンド番号をコマンド
エリア22に書き込む。これに応じてCPU14bはデ
ータDsaをデータエリア20から取り込み、さらにコ
マンドエリア22から取り込まれるコマンド番号に等し
い番号であるアクノリッジ番号をアクノリッジエリア2
4に書き込む。
コマンド番号とアクノリッジ番号が一致していない場合
、共有メモリ18のデータエリア20のデータはCPU
14bにより取り込まれていないため、データDsaを
一時的に退避エリア16へ退避せしめる。
、共有メモリ18のデータエリア20のデータはCPU
14bにより取り込まれていないため、データDsaを
一時的に退避エリア16へ退避せしめる。
その後、CPU14aにおいて、新たなデータの送信の
要求が発生した際、同様にコマンド番号とアクノリッジ
番号が一致しているかどうか確認し、一致している場合
には退避エリアに退避されていたデータと、新たな送信
データを合わせて、CPU 14 bヘデータの送信を
行う。
要求が発生した際、同様にコマンド番号とアクノリッジ
番号が一致しているかどうか確認し、一致している場合
には退避エリアに退避されていたデータと、新たな送信
データを合わせて、CPU 14 bヘデータの送信を
行う。
一致していない場合には、新たな送信データを退避エリ
アに付加する。
アに付加する。
ただし、退避エリアに退避できるデータの個数Nは、共
有メモリ18上のデータエリア20に格納できるエリア
サイズに制限されるが、CPU14bが共有メモリから
のデータの受信を処理できない最大時間がCPU 14
aで発生するN回の送信要求に費やされる時間より充
分小さくなるようにすることで、退避エリアに収容し切
れない程の送信要求は発生しない。
有メモリ18上のデータエリア20に格納できるエリア
サイズに制限されるが、CPU14bが共有メモリから
のデータの受信を処理できない最大時間がCPU 14
aで発生するN回の送信要求に費やされる時間より充
分小さくなるようにすることで、退避エリアに収容し切
れない程の送信要求は発生しない。
この第1の実施例においては、CPU14aの送信時に
CPU14bが前回の送信データを受信していない場合
でも、CPU14aは待ち状態に陥ることなく、他の処
理を実施できるものとなり、また以降の送信時に今回の
送信要求データと合わせて送信することができる。
CPU14bが前回の送信データを受信していない場合
でも、CPU14aは待ち状態に陥ることなく、他の処
理を実施できるものとなり、また以降の送信時に今回の
送信要求データと合わせて送信することができる。
次いで、第2図に示される第2実施例を説明する。
この例のデータ処理システムにおいては、送受信データ
処理装置であるボードllaとボードllbが共有バス
12を介して接続されている。
処理装置であるボードllaとボードllbが共有バス
12を介して接続されている。
ボードlla、llbは、夫々CPU15a。
15bと、データを一時的に退避する退避エリア16a
、16bとが設けられている。さらに、ボードllaに
は共有メモリ19が搭載されている。
、16bとが設けられている。さらに、ボードllaに
は共有メモリ19が搭載されている。
前記CPU15aは、共有バス12を介して共有メモリ
19に接続されており、共有メモリ19は同一のボード
llbに搭載されるCPU15bに接続されている。
19に接続されており、共有メモリ19は同一のボード
llbに搭載されるCPU15bに接続されている。
前記共有メモリ19の記憶空間には、ボード11aから
のデータDsaを格納するデータエリア20aと、CP
U 15 aから発生されるコマンドの番号、すなわち
、コマンド番号を格納するコマンドエリア22aと、C
PU15bから発生されるアクノリッジの番号、すなわ
ち、アクノリッジ番号を格納するアクノリッジエリア2
4aとが含まれ、これらはCPU 15 aからCPU
15bへのデータ通信に用いられる。
のデータDsaを格納するデータエリア20aと、CP
U 15 aから発生されるコマンドの番号、すなわち
、コマンド番号を格納するコマンドエリア22aと、C
PU15bから発生されるアクノリッジの番号、すなわ
ち、アクノリッジ番号を格納するアクノリッジエリア2
4aとが含まれ、これらはCPU 15 aからCPU
15bへのデータ通信に用いられる。
さらに、共有メモリ19の記憶空間には、ボードllb
からのデータを格納するデータエリア20bとCPU1
5bから発生されるコマンド番号を格納するコマンドエ
リア22bと、CPU15aから発生されるアクノリッ
ジ番号を格納するアクノリッジエリア24bとが含まれ
、これらはCPU 15 bからCPU 15 aへの
デ−タ通信に用いられる。
からのデータを格納するデータエリア20bとCPU1
5bから発生されるコマンド番号を格納するコマンドエ
リア22bと、CPU15aから発生されるアクノリッ
ジ番号を格納するアクノリッジエリア24bとが含まれ
、これらはCPU 15 bからCPU 15 aへの
デ−タ通信に用いられる。
次に、上記の構成における動作は、前記の第1の実施例
と基本的に同様であり、その詳細な説明は省略する。こ
こではCPU15aとCPU15bとの間の双方向のデ
ータ通信が行われる。この場合、前記第1実施例と同様
の作用効果を得ることができる。
と基本的に同様であり、その詳細な説明は省略する。こ
こではCPU15aとCPU15bとの間の双方向のデ
ータ通信が行われる。この場合、前記第1実施例と同様
の作用効果を得ることができる。
なお、以上の第1ならびに第2の実施例においては、C
PU14a、14bならびに15a115bが二つ配設
された場合について説明したが、これに限定されない。
PU14a、14bならびに15a115bが二つ配設
された場合について説明したが、これに限定されない。
2以上の複数のCPUを配設して前記と同様の動作のも
とにデータ通信を行い、前言己と同様の作用効果を得る
ことも本発明に含まれる。
とにデータ通信を行い、前言己と同様の作用効果を得る
ことも本発明に含まれる。
[発明の効果コ
以上説明したように、本発明に係るデータ通信方式にお
いては、以下の効果乃至利点を有する。すなわち、デー
タを送信する送信データ処理装置が共有メモリを介した
データ送信を行う際、データを受信する受信データ処理
装置から適正なアクノリッジ情報を受は取れない場合に
データ処理を待ち続けることなく、送信ブータラ−時的
にローカルメモリ内の退避エリアに退避し、次回の送信
時に退避エリアにある送信データと合わせて送信するこ
とを特徴としている。
いては、以下の効果乃至利点を有する。すなわち、デー
タを送信する送信データ処理装置が共有メモリを介した
データ送信を行う際、データを受信する受信データ処理
装置から適正なアクノリッジ情報を受は取れない場合に
データ処理を待ち続けることなく、送信ブータラ−時的
にローカルメモリ内の退避エリアに退避し、次回の送信
時に退避エリアにある送信データと合わせて送信するこ
とを特徴としている。
これにより、受信データ処理装置によるデータの受は取
りの確認を送信データ列理装置が待ち続けることが回避
されて、他のデータ処理の実施が可能となり、以降の送
信機会に、今回の送信要求データを合わせて送信するこ
とが可能となり、データ処理の能力ならびに効率等が向
上する。
りの確認を送信データ列理装置が待ち続けることが回避
されて、他のデータ処理の実施が可能となり、以降の送
信機会に、今回の送信要求データを合わせて送信するこ
とが可能となり、データ処理の能力ならびに効率等が向
上する。
第1図は本発明のデータ通信方式の第1の実施例に係る
データ処理システムの全体構成を示すブロック図、 第2図は本発明のデータ通信方式の第2の実施例に係る
データ処理システムの全体構成を示すブロック図、 第3図は従来例のデータ通信方式に係る共有メモリを採
用したデータ処理のシステムの構成を示すブロック図で
ある。 0b、l0C1lla、llb・・・ボード2・・・共
有バス 4a、14b、15a、15b・CPU6.16a、1
6b−・・退避エリア 8.19・・・共有メモリ 0.20a、20b・・・データエリア2.22a、2
2b・・・コマンドエリア4.24a、24b・・・ア
クノリッジエリアSa・・・データ
データ処理システムの全体構成を示すブロック図、 第2図は本発明のデータ通信方式の第2の実施例に係る
データ処理システムの全体構成を示すブロック図、 第3図は従来例のデータ通信方式に係る共有メモリを採
用したデータ処理のシステムの構成を示すブロック図で
ある。 0b、l0C1lla、llb・・・ボード2・・・共
有バス 4a、14b、15a、15b・CPU6.16a、1
6b−・・退避エリア 8.19・・・共有メモリ 0.20a、20b・・・データエリア2.22a、2
2b・・・コマンドエリア4.24a、24b・・・ア
クノリッジエリアSa・・・データ
Claims (1)
- (1)複数の送受信データ処理装置が共有メモリに接続
されてデータ通信を行うデータ処理システムに係るデー
タ通信方式であって、 データの送信の際に、前記共有メモリからアクノリッジ
情報を読み込み、 受信データ処理装置において、前回の送信データの受信
が確認された場合、送信データ処理装置は前記受信デー
タ処理装置に対して、前記共有メモリにデータを書き込
み、続いてデータ送信を行い、 前回の送信データの受信が確認されない場合、前記送信
データ処理装置は送信データを一時的に蓄えるとともに
、次の送信時に前記蓄えられた送信データと、新たな送
信データを合わせたデータ送信を行うことを特徴とする
データ通信方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1578190A JPH03219361A (ja) | 1990-01-25 | 1990-01-25 | データ通信方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1578190A JPH03219361A (ja) | 1990-01-25 | 1990-01-25 | データ通信方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03219361A true JPH03219361A (ja) | 1991-09-26 |
Family
ID=11898361
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1578190A Pending JPH03219361A (ja) | 1990-01-25 | 1990-01-25 | データ通信方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03219361A (ja) |
-
1990
- 1990-01-25 JP JP1578190A patent/JPH03219361A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS63255759A (ja) | 制御システム | |
JPH03219361A (ja) | データ通信方式 | |
US5943509A (en) | Small size inter-processor data transfer system | |
JPS6341103B2 (ja) | ||
JP2000155738A (ja) | データ処理装置 | |
JPS6126706B2 (ja) | ||
JPH03163654A (ja) | データ通信方式 | |
JPH05314061A (ja) | バス・インタフェース制御方式 | |
EP0609082A1 (en) | Information transfer in a data processing system | |
JP2573790B2 (ja) | 転送制御装置 | |
JP2522412B2 (ja) | プログラマブルコントロ―ラと入出力装置の間の通信方法 | |
EP0609083A1 (en) | Information transfer in a data processing system | |
JP3421492B2 (ja) | バスのスタック監視方式 | |
JPH103463A (ja) | プロセッサ間通信方法 | |
JPH056333A (ja) | マルチプロセサシステム | |
JPS6347867A (ja) | デユアルcpu間通信方式 | |
JPH04294440A (ja) | プロセッサ間データ転送システム | |
JPH0535693A (ja) | データ転送装置 | |
JP2000105753A (ja) | データ双方向転送方法 | |
JPH01163861A (ja) | 通信制御装置 | |
JPS6378257A (ja) | 入出力制御装置 | |
JPS6224828B2 (ja) | ||
JPH0628305A (ja) | マルチプロセッサシステムのデータ転送制御装置 | |
JPS60134954A (ja) | マルチプロセツサシステムのデ−タ通信方式 | |
JPS62245355A (ja) | バス中継装置 |