JPH0358162A

JPH0358162A - プロセッサ間通信方式

Info

Publication number: JPH0358162A
Application number: JP19449189A
Authority: JP
Inventors: Yasutoki Muraoka; 村岡　泰釈
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1989-07-27
Filing date: 1989-07-27
Publication date: 1991-03-13

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明はプロセッサ間通信方弐に関し、特にマルチブロ
セソサシステムにおけるプロセッサ間通信方式に関する
。

〔従来の技術〕

従来のマルチブロセソサシステムは、例えば第２図に示
すように、複数のプロセフサ１１，１２ｌｍ（ｍは正整
数）と、各ブロセソサ１１．１２．・・・，ｌｍ間の通
信に使用するシステムハス２と、各プロセッサｔｔ．ｔ
ｚ．・・・，ｌｍと１対ｌで通信を行う複数のプロセッ
サインタフェース回１３１，３２，　・・・，３ｍと、
ブロセノサインタフェース回路３１．３２．・・・，３
ｍがプロセッサ１１．１２，・・・，ｌｍからの要求に
応してメモリ回路５への読出しアクセスおよび書込みア
クセスを制御するメモリアクセス制御回路４と・マルチ
プロセソサシステムの共通情報を記憶するメモリ回路５
とから構威されていた．なお、プロセッサ１１，１２．
・・・，ｌｍおよびシステムバス２以外の回路部分が共
通メモリを構威している。

このような従来のマルチプロセッサシステムでは、シス
テムバス２は、例えば２つのプロセソサ１ｌおよび１２
間でデータの送信／受信を行ったり、１つのプロセッサ
１ｌから他のブロセソサ１２，・・・，Ｉｍにデータを
送信したりする。プロセソサ１１．１２，　・・・．１
ｍは、プロセッサインタフェース回路３１．３２，・・
・，３ｍおよびメモリアクセス制御回路４を介してメモ
リ回路５にマルチプロセッサシステムの共通情報の読出
しおよび書込みを行う．プロセッサインタフェース回路
３１　３２．・・・，３ｍは、プロセッサ１１．１２，
・・・，ｌｍからのメモリアクセス要求を受け付け、メ
モリアクセス制１ｎ回路４に読出し要求または書込み要
求を行う。メモリアクセス制御回路４は、プロセッサイ
ンタフェース回路３１．３２，・・・３ｍからの要求に
応してメモリ回路５から情報を読み出したりメモリ回路
５に情報を書き込んだりする。共通メモリ５は、マルチ
プロセッサシステムでのプロセッサ間で共通に記憶して
おくべき共通情報を記憶する。

〔発明が解決しよ゛うとする課題〕

上述した従来のマルチプロセソサシステムでは、プロセ
ッサ間の通信はシステムバスを介してのみ行われていた
ので、プロセッサ間での１対ｌの通信およびｌつのプロ
セッサの送信に対して複数のプロセッサが受信するとい
った１対多の通信は実現できたが、１＆ｌｌのプロセッ
サ間でｉｌ信中に他の組のプロセッサ間で通信を行うと
いった複数組の同時通信を行うことは困難であるという
欠点がある．また、プロセッサ間通イ言がシステムバスのみを介して
行われるようになっていたので、データ転送能力に不足
が生じるという欠点がある。

本発明の目的は、上述の点に鑑み、マルチブロセソサシ
ステムにおいて共通メモリがすべてのブロセソサとつな
がっていることに着目し、従来はマルチプロセッサシス
テムの共通情報の読出しおよび書込みのみに使用されて
いた共通メモリにデータ転送機能をもたせることにより
、複数組のプロセッサ間での同時通信を可能とするとと
もにシステムバスのデータ転送能力の不足を補うように
したプロセッサ間通信方式を提供することにある．（課
題を解決するための手段）本発明のプロセッサ間通信方式は、マルチプロセッサシ
ステムで使用される共通メモリにおいて、複数のプロセ
ッサのそれぞれと１対１で通信を行う複数のプロセッサ
インタフェース回路と、これらプロセッサインタフェー
ス回路と接続されメモリアクセスの制御を行うメモリア
クセス制御回路と、前記プロセッサインタフェース回路
および前記メモリアクセス制御回路と接続されプロセッ
サ間通信のアクセス制御を行うプロセッサ間通信アクセ
ス制御回路と、このプロセソサ間通信アクセス制御回路
に接続されプロセソサ間の通信制御用情報が格納される
通信制御用メモリ回路と、前記メモリアクセス制御回路
と接続されマルチプロセッサシステムの共通情報を記憶
するとともにプロセッサ間の通信データの一時記憶とし
て使用されるメモリ回路とを有する．〔作用〕本発明のプロセッサ間通信方式では、複数のプロセッサ
インタフェース回路が複数のプロセッサのそれぞれと１
対１で通信を行い、メモリアクセス制御回路がブロセソ
サインタフェース回路と接続されメモリアクセスの制御
を行い、プロセッサ間通信アクセス制御回路がブロセソ
サインタフェース回路およびメモリアクセス制御回路と
接続されプロセッサ間通信のアクセス制御を行い、通信
制御用メモリ回路がプロセッサ間通信アクセス制御回路
に接続されプロセッサ間の通信制御用情報が格納され、
メモリ回路がメモリアクセス制御回路と接続されマルチ
プロセッサシステムの共通情報を記憶するとともにプロ
セッサ間の通信データの一時記憶として使用される。

〔実施例〕

次に、本発明について図面を参照して詳細に説明する。

第ｌ図は、本発明の一実施例に係るブロセソサ間通信方
式が適用されたマルチプロセッサシステムの構戒を示す
回路ブロック図である。このマルチプロセソサシステム
は、複数のプロセッサ１ｌ１　２，　−，　　１　ｍと
、各プロセッサ１１．１２ｌｍ間の通信に使用するシス
テムバス２と、各プロセッサ１１，１２，・・・，ｌｍ
と１対１で通信を行う複数のプロセッサインタフェース
回路３１．３２，・・・，３ｍと、プロセッサインタフ
ェース回路３１．３２，・・・，３ｍおよびプロセッサ
間通信アクセス制御回路６からの要求に応じてメモリ回
路５への読出しアクセスおよび書込みアクセスを制御す
るメモリアクセス制御回路４と、マルチプロセッサシス
テムの共通情報を記憶するとともにプロセソサ間の通信
データの一時記憶として使用されるメモリ回路５と、プ
ロセッサインタフェース回路３１，３２，・・・，３ｍ
からの要求に応じてプロセッサ間の通信制御を行うプロ
セッサ間通信アクセス制御回路６と、プロセッサ間通信
アクセス制御回路６に接続されプロセッサ間の通信制御
用情報が記憶される通信制御用メモリ回路７とから構威
されている。なお、プロセッサ１１．１２・・・．ｌｍ
およびシステムバス２以外の回路部分が共通メモリを構
或している。

次に、このように構威された本実施例のプロセッサ間通
信方式の動作について説明する。

プロセッサ１１，１２．・・・，ｌｍは、プロセソサイ
ンタフェース回路３１，３２．・・・，３ｍにアクセス
要求を行う。

ブロセソサ１１，１２，・・・，ｌｍからのアクセス要
求を受け付けると、ブロセソサインタフェース回路３１
，３２，・・・，３ｍは、メモリ回路５へのアクセス要
求か通信制ＩＩｌ用メモリ回路７へのアクセス要求かを
判断する．メモリ回路５へのアクセス要求の場合には、プロセッサ
インタフェース回路３１，３２．　・・・．３ｍは、メ
モリアクセス制御回路４に読出し要求または書込み要求
を出す．メモリアクセス制御回Ｒ４は、プロセッサインタフェー
ス回路３１．３２，・・・，３ｍからの要求に応じてメ
モリ回路５に対して読出しアクセスまたは書込みアクセ
スを行い、メモリ回路５から情報を読み出したりメモリ
回路５に情報を書き込んだりする。

一方、通信制御用メモリ回路７へのアクセス要求の場合
には、プロセッサインタフェース回路３１，３２．・・
・，３ｍは、プロセッサ間通信アクセス制御回路６に書
込み要求を出す。

プロセッサ間通信アクセス制御回路６は、通信制御用メ
モリ回路７に通信元のプロセッサ番号，通信先のプロセ
７サ番号，メモリ回路５のデータ格納アドレス等の通信
制御用情報を書き込んだり、通信制御用メモリ回路７か
らｉｌｌ信Ｍ御用情報を取り出してプロセッサ間の通信
を制御したりする。

例えば、プロセッサ１１からブロセソサ１２にデータ転
送を行う場合には、プロセッサｌ１は、まず転送用デー
タをプロセッサインタフェース回路３ｌおよびメモリア
クセス制御回路４を介してメモリ回路５の空き領域に書
き込む。

次に、プロセッサｌ１は、通信元の自プロセッサｌ１の
プロセッサ番号．通信先のプロセッサｌ２のプロセッサ
番号，メモリ回路５における転送用データの格納アドレ
ス等の通信制１ｎ用情報をプロセッサインタフェース回
路３１およびプロセッサ間通信アクセス制御回路６を介
して通信制御用メモリ回路７の空き領域に書き込む。

通信制御用メモリ回路７に通信制ｍ用情報が書き込まれ
ていると、プロセッサ間通信アクセス制御回路６は、通
信制御用メモリ回路７がら通信制御用情報を取り出して
、取り出した通信制御用情報に従ってプロセッサインタ
フェース回路３２を介して通信先のプロセフサ１２に対
してメモリ回路５への読出しアクセスをメモリ回８５に
おける転送用データの格納アドレスとともに要求する。

この後、プロセッサ間通信アクセス制御回路６は、メモ
リアクセス制御回路４を監視し、通信先のプロセノサ１
２からメモリ回路５の転送用データの格納アドレスへの
読出しアクセスが行われたかどうかをチェソクする。

通信先のプロセソサ１２がメモリ回路５の転送用データ
の格納アドレスへの読出しアクセスを行ったならば、プ
ロセソサ間通信アクセス制御回路６は、データ転送は終
了したものと見なし、通信元のプロセッサ１１にデータ
転送の終了を通知する。

以上により、プロセソサ１ｌからプロセッサ１２へのデ
ータ転送が完了する。

なお、通信先のプロセソサが複数の場合には、それぞれ
のプロセソサに対応するプロセッサインタフェース回路
を介してメモリ回路５への読出しアクセスを要求すれば
よい。

また、通信データをメモリ回路５に、通信制御用情報を
通信制御用メモリ回路７に先入れ先出し方式等によって
一時的に記憶しておくことにより、１組のプロセッサ間
での通信中でも他の組のプロセッサ間で同時に通信する
ことが可能となる。

〔発明の効果〕

以上説明したように本発明は、共通メモリにブロセソサ
間通信アクセス制御回路および通信制御用メモリ回路を
付加したことにより、共通メモリを介してプロセッサ間
通信が可能となり、プロセッサ間での１対１および１対
多の通信のみならずに複数組のプロセッサ間での同時通
信であっても可能になるという効果がある。

また、従来のシステムバスを介したプロセソサ間通信を
共通メモリを介したブロセソサ間通信で補うことができ
、ブロセソサ間のデータ転送能力を向上させることがで
きるという効果がある。

【図面の簡単な説明】

第ｌ図は本発明の一実施例に係るプロセッサ間通信方式
が適用されたマルチプロセッサシステムの構或を示す回
路ブロック図、第２図は従来のマルチプロセソサシステムの構或を示す
回路ブロソク図である。図において、１　１，　　１　２，　・，　　ｌｍ・・・ブロセソサ、２・・・システムバス、３１，３２．　　・・・，　　３ｍ・プロセッサインタフェース回路、４・・・メモリアクセス制御回路、５・・・メモリ回路、

Claims

【特許請求の範囲】マルチプロセッサシステムで使用される共通メモリにお
いて、複数のプロセッサのそれぞれと１対１で通信を行う複数
のプロセッサインタフェース回路と、これらプロセッサ
インタフェース回路と接続されメモリアクセスの制御を
行うメモリアクセス制御回路と、前記プロセッサインタフェース回路および前記メモリア
クセス制御回路と接続されプロセッサ間通信のアクセス
制御を行うプロセッサ間通信アクセス制御回路と、このプロセッサ間通信アクセス制御回路に接続されプロ
セッサ間の通信制御用情報が格納される通信制御用メモ
リ回路と、前記メモリアクセス制御回路と接続されマルチプロセッ
サシステムの共通情報を記憶するとともにプロセッサ間
の通信データの一時記憶として使用されるメモリ回路とを有することを特徴とするプロセッサ間通信方式。