JPH02155059A - データ転送方式 - Google Patents
データ転送方式Info
- Publication number
- JPH02155059A JPH02155059A JP30786188A JP30786188A JPH02155059A JP H02155059 A JPH02155059 A JP H02155059A JP 30786188 A JP30786188 A JP 30786188A JP 30786188 A JP30786188 A JP 30786188A JP H02155059 A JPH02155059 A JP H02155059A
- Authority
- JP
- Japan
- Prior art keywords
- data
- host processor
- input
- output device
- dual port
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000872 buffer Substances 0.000 claims abstract description 30
- 230000009977 dual effect Effects 0.000 claims abstract description 20
- 238000000034 method Methods 0.000 claims abstract description 11
- 229920002776 polycyclohexyl methacrylate Polymers 0.000 claims description 3
- 230000000694 effects Effects 0.000 abstract description 3
- 230000005540 biological transmission Effects 0.000 abstract description 2
- 230000002457 bidirectional effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 3
- 238000013500 data storage Methods 0.000 description 1
- 238000011017 operating method Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Landscapes
- Information Transfer Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はPCMA方式によりホストプロセッサとシーケ
ンサ間のデータ転送を行うローカルプロセッサを持つイ
ンターフェイスに係り、データを高速に転送し、ローカ
ルプロセッサの負担を低減する方式に関する。
ンサ間のデータ転送を行うローカルプロセッサを持つイ
ンターフェイスに係り、データを高速に転送し、ローカ
ルプロセッサの負担を低減する方式に関する。
従来のホストプロセッサ入出力装置間のデータ転送を行
うインターフェイスを第2図に示す。
うインターフェイスを第2図に示す。
インターフェイスはホストプロセッサとデータの送受信
を行うバッファ2、インターフェイスの制御を行うロー
カルプロセッサ3.入出力装置とデータの送受信を行う
バッファ4、送受(iデータを格納するメモリ6で構成
されている。
を行うバッファ2、インターフェイスの制御を行うロー
カルプロセッサ3.入出力装置とデータの送受信を行う
バッファ4、送受(iデータを格納するメモリ6で構成
されている。
従来のホストプロセッサと入出力装置間のデータ転送方
式は、以下の順序で行れている。
式は、以下の順序で行れている。
ホストプロセッサ1から送信されたデータは、バッファ
2を介してローカルプロセッサによりメモリに格納され
る。そしてローカルプロセッサはメモリ内のデータをバ
ッファ4を介して入出力装置5に送(iする。入出力装
置からのデータも同様にローカルプロセッサにより一旦
メモリに格納され、再びホストプロセッサへ転送される
。
2を介してローカルプロセッサによりメモリに格納され
る。そしてローカルプロセッサはメモリ内のデータをバ
ッファ4を介して入出力装置5に送(iする。入出力装
置からのデータも同様にローカルプロセッサにより一旦
メモリに格納され、再びホストプロセッサへ転送される
。
計装システムにおいてはその構成を簡便化することによ
って信頼性の向上、原価の低減に努める必要がある。こ
のため計装システムではホストブロセツサと入出力装置
間のデータ転送をPCMA方式によって行っているが、
前記従来技術ではホストプロセッサと入出力装置間のデ
ータ転送は、インターフェイス内のローカルプロセッサ
により一旦メモリに格納され再びローカルプロセッサに
より転送されている。このためローカルプロセッサへの
負担が大きくなり転送速度が遅くなる。
って信頼性の向上、原価の低減に努める必要がある。こ
のため計装システムではホストブロセツサと入出力装置
間のデータ転送をPCMA方式によって行っているが、
前記従来技術ではホストプロセッサと入出力装置間のデ
ータ転送は、インターフェイス内のローカルプロセッサ
により一旦メモリに格納され再びローカルプロセッサに
より転送されている。このためローカルプロセッサへの
負担が大きくなり転送速度が遅くなる。
本発明の目的は、ローカルプロセッサの負担を低減し、
ホストプロセッサへのデータ転送速度を速くすることで
ある。
ホストプロセッサへのデータ転送速度を速くすることで
ある。
前記問題点を解決するためには、ホストプロセッサと入
出力装置間のデータ転送において、インターフェイス内
メモリにデータを格納すると同時にデータを格納済みの
アドレスに関しては、データ転送が行なえるようにすれ
ばよい。
出力装置間のデータ転送において、インターフェイス内
メモリにデータを格納すると同時にデータを格納済みの
アドレスに関しては、データ転送が行なえるようにすれ
ばよい。
そのためにインターフェイス内にデュアルポートラムと
バッファをコントロールし、デュアルポートラムにアド
レスを出力する専用のバッファコントローラを設けて、
ホストプロセッサと入出力装置間゛のデータ転送を効率
よく行うことができるようにした。回路の基本構成を第
1図に、データ転送手順におけるバッファコントローラ
の動作を第3図に示す。
バッファをコントロールし、デュアルポートラムにアド
レスを出力する専用のバッファコントローラを設けて、
ホストプロセッサと入出力装置間゛のデータ転送を効率
よく行うことができるようにした。回路の基本構成を第
1図に、データ転送手順におけるバッファコントローラ
の動作を第3図に示す。
ホストプロセッサ側から入出力装置にデータ転送を行う
場合ホストプロセッサはローカルプロセッサに対してデ
ータの先頭アドレスと転送語数をセットする。バッファ
コントローラはこれに従い。
場合ホストプロセッサはローカルプロセッサに対してデ
ータの先頭アドレスと転送語数をセットする。バッファ
コントローラはこれに従い。
まずホストプロセッサからのデータ受信処理を開始する
。同時に受信データが確立済みのアドレスに関しては入
出力装置へのデータ転送を行う。入出力装置からホス1
〜プロセツサへデータを転送するときも同様の手順によ
り行なえる。デュアルポートラムの特長として、この受
信処理と送信処理は完全に非同期に進めることができる
ので、双方向の転送速度の違いに影響されず効率のよい
データ転送が可能となる。
。同時に受信データが確立済みのアドレスに関しては入
出力装置へのデータ転送を行う。入出力装置からホス1
〜プロセツサへデータを転送するときも同様の手順によ
り行なえる。デュアルポートラムの特長として、この受
信処理と送信処理は完全に非同期に進めることができる
ので、双方向の転送速度の違いに影響されず効率のよい
データ転送が可能となる。
第1図に全体の構成図を示す。
ホストプロセッサ1が入出力装置5にデータ送信を行う
場合、ローカルプロセッサ3に対してデータ転送要求出
力とデータ先頭アドレス、転送語数を出力する。ローカ
ルプロセッサはこれにより入出力装置側に転送要求出力
、データ先頭アドレスと転送語数を出力し、バッファコ
ントローラ1に対して先頭アドレスと転送語数をセット
する。
場合、ローカルプロセッサ3に対してデータ転送要求出
力とデータ先頭アドレス、転送語数を出力する。ローカ
ルプロセッサはこれにより入出力装置側に転送要求出力
、データ先頭アドレスと転送語数を出力し、バッファコ
ントローラ1に対して先頭アドレスと転送語数をセット
する。
バッファコントローラはデュアルポートラム7のホスト
プロセッサ側アドレスバスにアドレスを出力しく第3図
フロー1)、デュアルボートラt5にデータを格納する
(第3図フロー3)、デュアルポートラムに格納された
データが確立した後、バッファコントローラは入出力装
置側ボートに先頭アドレスをデュアルポートラムの出力
装置側アドレスバスに出力し、データを出力する。この
ときバッファコントローラは次のアドレスをホストプロ
セッサ側アドレスバスに出力しデータの格納処理を行っ
ている。この動作をサイクリックに行うことによりデー
タ転送にかかる時間が短縮でき、ローカルプロセッサの
負担を低減することができる。
プロセッサ側アドレスバスにアドレスを出力しく第3図
フロー1)、デュアルボートラt5にデータを格納する
(第3図フロー3)、デュアルポートラムに格納された
データが確立した後、バッファコントローラは入出力装
置側ボートに先頭アドレスをデュアルポートラムの出力
装置側アドレスバスに出力し、データを出力する。この
ときバッファコントローラは次のアドレスをホストプロ
セッサ側アドレスバスに出力しデータの格納処理を行っ
ている。この動作をサイクリックに行うことによりデー
タ転送にかかる時間が短縮でき、ローカルプロセッサの
負担を低減することができる。
以ト、本発明の一実施例を第1図により説明する。イン
ターフェイスはホストプロセッサ1とデータの送受信を
行うバッファ2、入出力装置5とデータの送受信を行う
バッファ4、両方向のバッファをコントロールしデュア
ルポートラムに対してアドレスを出力するバッファコン
トローラ8、送受信データを格納するデュアルポートラ
ム7、インターフェイスの制御を行うローカルプロセッ
サ3で構成されている。
ターフェイスはホストプロセッサ1とデータの送受信を
行うバッファ2、入出力装置5とデータの送受信を行う
バッファ4、両方向のバッファをコントロールしデュア
ルポートラムに対してアドレスを出力するバッファコン
トローラ8、送受信データを格納するデュアルポートラ
ム7、インターフェイスの制御を行うローカルプロセッ
サ3で構成されている。
データ転送手順は以下の様になる。ホストプロセッサが
、ローカルプロセッサに転送要求出力とデータの先頭ア
ドレスと転送語数を送信し、これにともないローカルプ
ロセッサがバッファコントローラに先頭アドレスと転送
語数をセットする。
、ローカルプロセッサに転送要求出力とデータの先頭ア
ドレスと転送語数を送信し、これにともないローカルプ
ロセッサがバッファコントローラに先頭アドレスと転送
語数をセットする。
データをホストプロセッサから入出力装置へ送信する場
合には、バッファコントローラはデュアルポートラムの
ホストプロセッサ側アドレスバスに対してアドレスを出
力する(第3図フロー1)。
合には、バッファコントローラはデュアルポートラムの
ホストプロセッサ側アドレスバスに対してアドレスを出
力する(第3図フロー1)。
ホストプロセッサからデータが送信されていれば(第3
図フロー2)、デュアルポートラムにデータを格納しく
第3図フロー3)、ホストプロセッサ側の設定アドレス
をインクリメントする(第3図フロー4)、この処理を
転送終了まで行う。これと同時に、バッファコントロー
ラは入出力装置側アドレスバスにアドレスを出力しく第
3図フロー8)、データの出力処理を行っている(第3
図フロー9)、デュアルポートラムへのデータ書き込み
と読み出しは基本的には完全非同期で行われるが、まだ
新しいデータが書き込まれていないアドレスに対するデ
ータ読み出しを防ぐために、データ送信を行う側のアド
レスが、データ受信を行う側のアドレスよりも進まない
ように監視しておく必要がある(第3図フロー7)。
図フロー2)、デュアルポートラムにデータを格納しく
第3図フロー3)、ホストプロセッサ側の設定アドレス
をインクリメントする(第3図フロー4)、この処理を
転送終了まで行う。これと同時に、バッファコントロー
ラは入出力装置側アドレスバスにアドレスを出力しく第
3図フロー8)、データの出力処理を行っている(第3
図フロー9)、デュアルポートラムへのデータ書き込み
と読み出しは基本的には完全非同期で行われるが、まだ
新しいデータが書き込まれていないアドレスに対するデ
ータ読み出しを防ぐために、データ送信を行う側のアド
レスが、データ受信を行う側のアドレスよりも進まない
ように監視しておく必要がある(第3図フロー7)。
本発明によれば、ホストプロセッサと入出力装置間のデ
ータ転送を行うインターフェイスにおいて、デュアルポ
ートラムとバッファをコントロールレデュアルポードラ
ムにアドレスを出力するバッファコントローラを用いる
ことより、データの送信と受信を同時に行うことができ
るので、データ転送を高速に行い、ローカルプロセッサ
の負担を低減するうえにおいて効果がある。
ータ転送を行うインターフェイスにおいて、デュアルポ
ートラムとバッファをコントロールレデュアルポードラ
ムにアドレスを出力するバッファコントローラを用いる
ことより、データの送信と受信を同時に行うことができ
るので、データ転送を高速に行い、ローカルプロセッサ
の負担を低減するうえにおいて効果がある。
第1図は本発明によるインターフェイスの構成図、第2
図は一般的に広く使われるインターフェイスの構成図、
第3図はホストプロセッサから入出力装置へデータ転送
を行うときのバッファコントローラの動作手順を示す図
である。 1・・・ホストプロセッサ、2・・・バッファ、3・・
・ローカルプロセッサ、4・・・バッファ、5・・・入
出力装置、7・・・デュアルポートラム、8・・・バッ
ファコントローラ。
図は一般的に広く使われるインターフェイスの構成図、
第3図はホストプロセッサから入出力装置へデータ転送
を行うときのバッファコントローラの動作手順を示す図
である。 1・・・ホストプロセッサ、2・・・バッファ、3・・
・ローカルプロセッサ、4・・・バッファ、5・・・入
出力装置、7・・・デュアルポートラム、8・・・バッ
ファコントローラ。
Claims (1)
- 1、PCMA方式によりホストプロセッサと入出力装置
間のデータ転送を行うインターフェイスにおいて、デュ
アルポートラムと、デュアルポートラムとデュアルポー
トラムにアドレスを出力しホストプロセッサ側と入出力
装置側両方向のバッファをコントロールする専用のバッ
ファコントローラを設けたことを特徴とするデータ転送
方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30786188A JPH02155059A (ja) | 1988-12-07 | 1988-12-07 | データ転送方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30786188A JPH02155059A (ja) | 1988-12-07 | 1988-12-07 | データ転送方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02155059A true JPH02155059A (ja) | 1990-06-14 |
Family
ID=17974052
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP30786188A Pending JPH02155059A (ja) | 1988-12-07 | 1988-12-07 | データ転送方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02155059A (ja) |
-
1988
- 1988-12-07 JP JP30786188A patent/JPH02155059A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2829091B2 (ja) | データ処理システム | |
JP2962787B2 (ja) | 通信制御方式 | |
JPH02155059A (ja) | データ転送方式 | |
US20030236960A1 (en) | ATAPI device unaligned and aligned parallel I/O data transfer controller | |
JPS61251252A (ja) | デ−タ転送処理方法 | |
JPS61250758A (ja) | 通信制御装置 | |
JPH0145657B2 (ja) | ||
JPS6130300B2 (ja) | ||
JPH02230345A (ja) | 装置間通信・キャッシュ一致処理方式 | |
JPS61271555A (ja) | ダイレクトメモリアクセス転送方式 | |
JPS63163952A (ja) | デ−タ転送方式 | |
JPS62251954A (ja) | デ−タ通信処理装置 | |
JP2539517B2 (ja) | 通信制御方法 | |
JPH02211571A (ja) | 情報処理装置 | |
JPS63301348A (ja) | 外部記憶制御装置 | |
JPS60136853A (ja) | デ−タ転送方式 | |
JPS6294042A (ja) | 通信制御装置 | |
JPH01163861A (ja) | 通信制御装置 | |
JPS6336459A (ja) | 高速dma転送方式 | |
JPS63192151A (ja) | デ−タ転送緩衝装置 | |
JPH03129449A (ja) | データ転送方式 | |
JPH0650494B2 (ja) | 入出力制御装置におけるデータ転送方式 | |
JPS58101322A (ja) | デ−タ転送制御回路 | |
JPS61105674A (ja) | 画像処理装置 | |
JPH01126749A (ja) | 周辺機器データ制御装置 |