JPS62298827A - 半導体フアイルメモリ制御装置 - Google Patents
半導体フアイルメモリ制御装置Info
- Publication number
- JPS62298827A JPS62298827A JP14334886A JP14334886A JPS62298827A JP S62298827 A JPS62298827 A JP S62298827A JP 14334886 A JP14334886 A JP 14334886A JP 14334886 A JP14334886 A JP 14334886A JP S62298827 A JPS62298827 A JP S62298827A
- Authority
- JP
- Japan
- Prior art keywords
- file memory
- data
- memory
- register
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 14
- 230000010365 information processing Effects 0.000 claims description 13
- 230000003068 static effect Effects 0.000 claims 2
- 230000006870 function Effects 0.000 description 3
- 239000004020 conductor Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
３、発明の詳細な説明
［産業１・、の利用分野］
この発明は、半導体ファイルメモリ装置、いわゆるＩＣ
ファイルメモリ制御装置（以ドファイルメモリ制御装置
）に関し、さらに詳しくはファイルメモリ制御装置のイ
ンタフェース回路の改良に関する。
ファイルメモリ制御装置（以ドファイルメモリ制御装置
）に関し、さらに詳しくはファイルメモリ制御装置のイ
ンタフェース回路の改良に関する。
［従来の技術］
一般に、ファイルメモリ制御装置は、メモリ素子をケー
スに収納した半導体ファイルメモリ（以ドファイルメモ
リ）が直接又はコネクタを介して装着されて、ホストコ
ンピュータ又はそのプロセッサ等（いわゆる情報処理装
置６）と接続され、使用される。このファイフレメモリ
は、コンピュータシステムの外部、内部、補助記憶装置
等の増設乃至補助記憶媒体としての役割を果たすもので
ある。
スに収納した半導体ファイルメモリ（以ドファイルメモ
リ）が直接又はコネクタを介して装着されて、ホストコ
ンピュータ又はそのプロセッサ等（いわゆる情報処理装
置６）と接続され、使用される。このファイフレメモリ
は、コンピュータシステムの外部、内部、補助記憶装置
等の増設乃至補助記憶媒体としての役割を果たすもので
ある。
従来のファイルメモリ制御装置のうちデータ転送速度の
ｔｌｌいものでは、ファイルメモリのデータバス、アド
レスバスがホストコンピュータ（ホス１−ＣＰＵ）のア
ドレス空間（又はそのうちのメモリ空間）のかなり大き
な部分に割当てられていて、多くの空間を占有している
。
ｔｌｌいものでは、ファイルメモリのデータバス、アド
レスバスがホストコンピュータ（ホス１−ＣＰＵ）のア
ドレス空間（又はそのうちのメモリ空間）のかなり大き
な部分に割当てられていて、多くの空間を占有している
。
［解決しようとする問題点］
一方、このような多くのアドレス空間を占有する欠点を
解消するために、ＰＬＡ（ペリフェラルインターフェー
スアダプタ）のような汎用パラレルＩＯ用のＬＳＩを用
いて、アドレス信号を作ると、転送速度が１／２以下と
低下していまい、ＩＣメモリ本来の特性を生かせないと
いう問題点が生じる。
解消するために、ＰＬＡ（ペリフェラルインターフェー
スアダプタ）のような汎用パラレルＩＯ用のＬＳＩを用
いて、アドレス信号を作ると、転送速度が１／２以下と
低下していまい、ＩＣメモリ本来の特性を生かせないと
いう問題点が生じる。
この発明は、このようなファイルメモリのホス）ＣＰＵ
のメモリ空間に対する占有率を小さくすると転送速度が
ドがる、或いは転送速度を１−げると−１−記占有率が
高くなるという欠点を解決し、さらに高速でかつ大隘の
ファイルメモリを駆動できるファイルメモリ制御装置を
提供することを目的とする。
のメモリ空間に対する占有率を小さくすると転送速度が
ドがる、或いは転送速度を１−げると−１−記占有率が
高くなるという欠点を解決し、さらに高速でかつ大隘の
ファイルメモリを駆動できるファイルメモリ制御装置を
提供することを目的とする。
［問題点を解決するための手段］
このような目的を達成するこの発明のファイルメモリ制
御装置における手段は、′１ｔ−導体メモリ素了を有す
るファイルメモリに対してデータの書込み又は読出し制
御を行うファイルメモリ制御装置において、情報処理装
置からのデータをファイルメモリに転送し、ファイルメ
モリからの読出しデータを情報処理装置に転送するイン
タフェースを設け、このインタフェースを、フロッピー
ディスクコントローラ等の、いわゆる板状記録媒体の記
録再生コントローラと同一の機能としたというものであ
る。
御装置における手段は、′１ｔ−導体メモリ素了を有す
るファイルメモリに対してデータの書込み又は読出し制
御を行うファイルメモリ制御装置において、情報処理装
置からのデータをファイルメモリに転送し、ファイルメ
モリからの読出しデータを情報処理装置に転送するイン
タフェースを設け、このインタフェースを、フロッピー
ディスクコントローラ等の、いわゆる板状記録媒体の記
録再生コントローラと同一の機能としたというものであ
る。
［作用］
このようにファイルメモリ制御装置の、ホストＣＰＵと
のインタフェースをフロッピーディスクコントローラ用
ＬＳＩ （ＦＤＣ）を始めとして、ハードディスクコン
トローラ、光デイスクコントローラ等のいわゆる板状記
録媒体の記録再生コントローラと同−論理とすることに
より、ホストＣＰＵのメモリ空間に対するファイルメモ
リの占有率を下げ、かつ高速データ転送を実現し、また
、板状記録媒体の記録再生装置と同等に扱えること゛か
ら、新たなソフトウェアを開発する手間が省け、ソフト
ウェア開発に要するコストを低減することをかできる。
のインタフェースをフロッピーディスクコントローラ用
ＬＳＩ （ＦＤＣ）を始めとして、ハードディスクコン
トローラ、光デイスクコントローラ等のいわゆる板状記
録媒体の記録再生コントローラと同−論理とすることに
より、ホストＣＰＵのメモリ空間に対するファイルメモ
リの占有率を下げ、かつ高速データ転送を実現し、また
、板状記録媒体の記録再生装置と同等に扱えること゛か
ら、新たなソフトウェアを開発する手間が省け、ソフト
ウェア開発に要するコストを低減することをかできる。
しかも、ファイルメモリ内部では、特別にアドレスを発
生させなくて済み、シリンダ（又はトラック）、サイド
、セクタ等の管理が不要であって、板状記録媒体の記録
再生装置と対応させ、例えば、コントローラをフロッピ
ーディスクコントローラとすれば、ファイルメモリ全体
をフロッピーディスクと同様なものとして扱うことがで
きる。
生させなくて済み、シリンダ（又はトラック）、サイド
、セクタ等の管理が不要であって、板状記録媒体の記録
再生装置と対応させ、例えば、コントローラをフロッピ
ーディスクコントローラとすれば、ファイルメモリ全体
をフロッピーディスクと同様なものとして扱うことがで
きる。
［実施例コ
第１図は、この発明を適用した一実施例のファイルメモ
リ制御装置のブロック図である。
リ制御装置のブロック図である。
第１図において、ファイルメモリ制御装置１０は、ホス
トＣＰＵからのデータを、そのデータバスＤｏ−Ｄ１を
介して内部のデータバスａで受け、それぞれのデータに
応じてデータバスバッファ１、トラックレジスタ２．セ
クタレジスタ３．ステータスレジスタ４及びコマンドレ
ジスタ５に選択的に格納する。
トＣＰＵからのデータを、そのデータバスＤｏ−Ｄ１を
介して内部のデータバスａで受け、それぞれのデータに
応じてデータバスバッファ１、トラックレジスタ２．セ
クタレジスタ３．ステータスレジスタ４及びコマンドレ
ジスタ５に選択的に格納する。
６は、データバスバッファｌ、）ラックレジスタ２．セ
クタレジスタ３．ステータスレジスタ４及びコマンドレ
ジスタ５、カウンタ８を、入力されたアドレス信号から
選択するアドレスデコーダであり、７は、トラックレジ
スタ２．セクタレジスタ３．ステータスレジスタ４及び
コマンドレジスタ５のデータを参照してファイルメモリ
のアドレス等を算出するインタフェース制御ＣＰＵ（マ
イクロプロセ・ノサ）である。そして、８は、データバ
スバッフγｌにより転送されるデータをバイトカウント
するカウンタである。
クタレジスタ３．ステータスレジスタ４及びコマンドレ
ジスタ５、カウンタ８を、入力されたアドレス信号から
選択するアドレスデコーダであり、７は、トラックレジ
スタ２．セクタレジスタ３．ステータスレジスタ４及び
コマンドレジスタ５のデータを参照してファイルメモリ
のアドレス等を算出するインタフェース制御ＣＰＵ（マ
イクロプロセ・ノサ）である。そして、８は、データバ
スバッフγｌにより転送されるデータをバイトカウント
するカウンタである。
ファイルメモリ制御装置ｌＯは、通常、コネクタ１１（
実線で示す）を介してホストＣＰＵ（図示せず）に接続
され、コネクタ１２を介してファイルメモリ（図示せず
）が装７ｔされるる。ファイルメモリは、 ・般に ％
１″−導体メモリ素了とメモリバックアップ用電池を内
蔵していて、コネクタ１２とファイルメモリ側のコネク
タとで着脱が可能な構造となっている。したがって、カ
ートリッジ制御装置１０とファイルメモリの間の信号の
伝達は、コネクタ１２を経由して行われる。
実線で示す）を介してホストＣＰＵ（図示せず）に接続
され、コネクタ１２を介してファイルメモリ（図示せず
）が装７ｔされるる。ファイルメモリは、 ・般に ％
１″−導体メモリ素了とメモリバックアップ用電池を内
蔵していて、コネクタ１２とファイルメモリ側のコネク
タとで着脱が可能な構造となっている。したがって、カ
ートリッジ制御装置１０とファイルメモリの間の信号の
伝達は、コネクタ１２を経由して行われる。
ここで、データバスバッファ１に格納されたデータは、
データバスｄを介してファイルメモリのデータバスｄθ
〜ｄ７に送出され、トラ・ツクレジスタ２．セクタレジ
スタ３．ステータスレジスタ４及びコマンドレジスタ５
の各レジスタは、インタフェース制御ＣＰＵ７に接続さ
れていて、このインタフェース制御ＣＰＵ７により制御
される。
データバスｄを介してファイルメモリのデータバスｄθ
〜ｄ７に送出され、トラ・ツクレジスタ２．セクタレジ
スタ３．ステータスレジスタ４及びコマンドレジスタ５
の各レジスタは、インタフェース制御ＣＰＵ７に接続さ
れていて、このインタフェース制御ＣＰＵ７により制御
される。
次に、動作を説明すると、ホス）ＣＰＵからのアドレス
信Ｓ！θ〜Ａ２と、これより１−０位のアドレスである
Ａ３−のアドレス信号・をデコードしてつくられたチッ
プセレクトＣ８とをアドレスデコーダ６でデコーダドし
て、データバスバッファ１゜トラックレジスタ２．セク
タレジスタ３．ステータスレジスタ４及びコマンドレジ
スタ５の各レジスタ、インタフェース制御ＣＰＵ７．そ
してカウンタ８の選択信号とし、ホストＣＰＵからのリ
ードライト信号Ｒ／Ｗで方向を切り替える。
信Ｓ！θ〜Ａ２と、これより１−０位のアドレスである
Ａ３−のアドレス信号・をデコードしてつくられたチッ
プセレクトＣ８とをアドレスデコーダ６でデコーダドし
て、データバスバッファ１゜トラックレジスタ２．セク
タレジスタ３．ステータスレジスタ４及びコマンドレジ
スタ５の各レジスタ、インタフェース制御ＣＰＵ７．そ
してカウンタ８の選択信号とし、ホストＣＰＵからのリ
ードライト信号Ｒ／Ｗで方向を切り替える。
データ転送に際しては、トラックレジスタ２にトラック
番号、セクタレジスタ３にセクタ番号を書き込む。イン
タフェース制御用ＣＰＵ７は、トラックレジスタ２、セ
クタレジスタ３の内容を参照してファイルメモリのアド
レスを算出し、ファイルメモリに対して、］−位アドレ
スａ８〜ａノ？（内容５００にバイトとした場合）を出
力する。
番号、セクタレジスタ３にセクタ番号を書き込む。イン
タフェース制御用ＣＰＵ７は、トラックレジスタ２、セ
クタレジスタ３の内容を参照してファイルメモリのアド
レスを算出し、ファイルメモリに対して、］−位アドレ
スａ８〜ａノ？（内容５００にバイトとした場合）を出
力する。
その後、ホストＣＰＵはコマンドレジスタ５に転送コマ
ンドを送り、データリクエスト化″ｒｊ°Ｉ） ＲＱが
アクティブになるのを待つ。
ンドを送り、データリクエスト化″ｒｊ°Ｉ） ＲＱが
アクティブになるのを待つ。
インタフェース制御用ＣＰＵ７は、コマンドレジスタ５
の内容を判断して、ホストＣＰＵからファイルメモリへ
のデータ転送（ＷＲＩＴＥ）、 又はファイルメモリか
らホストＣＰＵへのデータ転送（ＲＥＡＤ）を開始する
。
の内容を判断して、ホストＣＰＵからファイルメモリへ
のデータ転送（ＷＲＩＴＥ）、 又はファイルメモリか
らホストＣＰＵへのデータ転送（ＲＥＡＤ）を開始する
。
ファイルメモリの下位アドレスａθ〜ａ７は、データバ
スバッファｌへの選択信号をカウンタ８で計数すること
により作られ、データを１バイト読むか又は書き込むご
とにアドレスａθ〜ａ７は、１つづつ更新される。
スバッファｌへの選択信号をカウンタ８で計数すること
により作られ、データを１バイト読むか又は書き込むご
とにアドレスａθ〜ａ７は、１つづつ更新される。
メモリへの読出し／書込みは、ホストＣＰＵからのＲ／
Ｗ信号によってタイミングをとるものであるが、コマン
ドレジスタ５にＭかれたコマンドの内容によってメモリ
への書込みならばライトイネーブル信号・線Ｃ１−にラ
イトイネーブル信号を送出し、読出しならばアウトイネ
ーブル信号・線ｂ ＋−にアウトイネーブル信号を出力
する。Ｒ／Ｗ信号は、これらイネーブル信号によりＮ
Ａ Ｎ Ｉ）ゲート９ａ、９ｂにおいてそれぞれゲート
され、Ｗ下。
Ｗ信号によってタイミングをとるものであるが、コマン
ドレジスタ５にＭかれたコマンドの内容によってメモリ
への書込みならばライトイネーブル信号・線Ｃ１−にラ
イトイネーブル信号を送出し、読出しならばアウトイネ
ーブル信号・線ｂ ＋−にアウトイネーブル信号を出力
する。Ｒ／Ｗ信号は、これらイネーブル信号によりＮ
Ａ Ｎ Ｉ）ゲート９ａ、９ｂにおいてそれぞれゲート
され、Ｗ下。
−〇−
０Ｅとしてファイルメモリ側に出力される。
以」二の様にして、ファイルメモリ士、のメモリ空間を
、仮想的にフロッピーディスクと同様に、複数のトラッ
ク、セクタに分割し、指定したトラック番号、セクタ番
号のメモリから、■セフタ分のデータをブロック転送す
ることができる。
、仮想的にフロッピーディスクと同様に、複数のトラッ
ク、セクタに分割し、指定したトラック番号、セクタ番
号のメモリから、■セフタ分のデータをブロック転送す
ることができる。
以−Ｌ説明してきたが、実施例におけるファイルメモリ
は、半導体メモリ素子とコネクタとを有していて、コネ
クタを介して装着される、いわゆるメモリカートリッジ
タイプの例を挙げているが、ファイルメモリ装置と一体
的なものであってもよい。
は、半導体メモリ素子とコネクタとを有していて、コネ
クタを介して装着される、いわゆるメモリカートリッジ
タイプの例を挙げているが、ファイルメモリ装置と一体
的なものであってもよい。
また、ホストＣＰＵは、プロセッサ等の、いわゆる情報
処理装置一般であってよいことはもちろんであり、フロ
ッピーディスクコントローラは、磁気記録再生装置とか
、光デイスク記録再生装置等のいわゆる板状の記録媒体
についての記録１４生コントローラでよいことももちろ
んである。
処理装置一般であってよいことはもちろんであり、フロ
ッピーディスクコントローラは、磁気記録再生装置とか
、光デイスク記録再生装置等のいわゆる板状の記録媒体
についての記録１４生コントローラでよいことももちろ
んである。
なお、この発明におけるファイルメモリは、メモリカー
トリッジをはじめとして、いわゆるＩＣカードのような
もの、ＲＡＭパック等のようにメモリを内蔵して情報処
理装置に接続される記憶デバイスを含む概念としての意
味を持つものである。
トリッジをはじめとして、いわゆるＩＣカードのような
もの、ＲＡＭパック等のようにメモリを内蔵して情報処
理装置に接続される記憶デバイスを含む概念としての意
味を持つものである。
［発明の効果］
以」−の説明から理解できるように、この発明にあって
は、情報処理装置からのデータをファイルメモリに転送
し、ファイルメモリからの読出しデータを情報処理装置
に転送するインタフェースを設け、このインタフェース
を、フロッピーディスクコントローラ等の、いわゆる板
状記録媒体の記録再生コントローラと同一の機能として
いるので、ホストＣＰＵのメモリ空間に対するファイル
メモリの占有率を下げ、かつ高速データ転送を実現し、
また、板状記録媒体の記録再生装置と同等に扱える。
は、情報処理装置からのデータをファイルメモリに転送
し、ファイルメモリからの読出しデータを情報処理装置
に転送するインタフェースを設け、このインタフェース
を、フロッピーディスクコントローラ等の、いわゆる板
状記録媒体の記録再生コントローラと同一の機能として
いるので、ホストＣＰＵのメモリ空間に対するファイル
メモリの占有率を下げ、かつ高速データ転送を実現し、
また、板状記録媒体の記録再生装置と同等に扱える。
その結果、新たなソフトウェアを開発する手間が省け、
ソフトウェア開発に要するコストを低減することをかで
きる。
ソフトウェア開発に要するコストを低減することをかで
きる。
しかも、ファイルメモリ内部では、特別にアドレスを発
生させなくて済み、シリンダ（又はトラック）、サイド
、セクタ等の管理が不要であって、板状記録媒体の記録
再生装置と対応させ、例えば、コントローラをフロッピ
ーディスクコントローラとすれば、ファイルメモリ全体
をフロッピーディスクと同様なものとして扱うことがで
きる。
生させなくて済み、シリンダ（又はトラック）、サイド
、セクタ等の管理が不要であって、板状記録媒体の記録
再生装置と対応させ、例えば、コントローラをフロッピ
ーディスクコントローラとすれば、ファイルメモリ全体
をフロッピーディスクと同様なものとして扱うことがで
きる。
第１図は、この発明を適用した一実施例のファイルメモ
リ制御装置のブロック図である。 １・・・データバスバッフｒ１２・・・トラックレジス
タ、３・・・セタレジスタ、４・・・ステータスレジス
タ、５・・・コマンドレジスタ、６・・・アドレスデユ
ーダ、７・・・インタフェース制御ＣＰＵ１８・・・カ
ウンタ、９ ａ、９ ｂ・・・ＮＡＮＤゲート、１０・
・・ファイルメモリ制御装置。
リ制御装置のブロック図である。 １・・・データバスバッフｒ１２・・・トラックレジス
タ、３・・・セタレジスタ、４・・・ステータスレジス
タ、５・・・コマンドレジスタ、６・・・アドレスデユ
ーダ、７・・・インタフェース制御ＣＰＵ１８・・・カ
ウンタ、９ ａ、９ ｂ・・・ＮＡＮＤゲート、１０・
・・ファイルメモリ制御装置。
Claims (3)
- （１）ホストコンピュータ等の情報処理装置からデータ
の転送を受け、このデータを半導体メモリ素子を有する
ファイルメモリに書込む制御をし、このファイルメモリ
からデータを読出す制御をして前記情報処理装置に読出
したデータを転送する半導体ファイルメモリ制御装置に
おいて、前記情報処理装置から板状の記録媒体の記録再
生コントローラに対する書込みの制御情報とデータとを
受けたときに前記ファイルメモリに対する書込みのため
の制御情報とデータとして前記ファイルメモリに送出し
、前記情報処理装置から前記記録再生コントローラに対
する読出しについての制御情報を受けたときに前記読出
す制御をして前記半導体ファイルメモリから読出したデ
ータを前記記録再生コントローラの出力データの形態で
前記情報処理装置に送出することを特徴とする半導体フ
ァイルメモリ制御装置。 - （２）記録再生コントローラはフロッピーディスクコン
トローラであって、ファイルメモリは半導体メモリ素子
とコネクタとを有していて、これらをケースに収納した
メモリカートリッジであり、前記コネクタを介してこの
メモリカートリッジが装着されることを特徴とする特許
請求の範囲第１項記載の半導体ファイルメモリ制御装置
。 - （３）半導体メモリ素子は電池によりバックアップされ
たスタティックＲＡＭであり、このスタティックＲＡＭ
の電源供給線、データバス及びアドレスバスがメモリカ
ートリッジのコネクタに接続されていることを特徴とす
る特許請求の範囲第２項記載の半導体ファイルメモリ制
御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14334886A JPS62298827A (ja) | 1986-06-19 | 1986-06-19 | 半導体フアイルメモリ制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14334886A JPS62298827A (ja) | 1986-06-19 | 1986-06-19 | 半導体フアイルメモリ制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62298827A true JPS62298827A (ja) | 1987-12-25 |
Family
ID=15336700
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14334886A Pending JPS62298827A (ja) | 1986-06-19 | 1986-06-19 | 半導体フアイルメモリ制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62298827A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01214925A (ja) * | 1988-02-24 | 1989-08-29 | Mitsubishi Electric Corp | メモリカード・システムにおけるメモリカードの内部データの論理フォーマット生成方法およびそのシステム |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60178564A (ja) * | 1984-02-24 | 1985-09-12 | Meidensha Electric Mfg Co Ltd | 補助記憶装置 |
-
1986
- 1986-06-19 JP JP14334886A patent/JPS62298827A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60178564A (ja) * | 1984-02-24 | 1985-09-12 | Meidensha Electric Mfg Co Ltd | 補助記憶装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01214925A (ja) * | 1988-02-24 | 1989-08-29 | Mitsubishi Electric Corp | メモリカード・システムにおけるメモリカードの内部データの論理フォーマット生成方法およびそのシステム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5299315A (en) | Personal computer with programmable threshold FIFO registers for data transfer | |
| JPH0877066A (ja) | フラッシュメモリコントローラ | |
| US5241630A (en) | Device controller with a separate command path between a host and the device and a separate data path including a first in, first out memory between the host and the device | |
| US6408369B1 (en) | Internal copy for a storage controller | |
| US5812876A (en) | DMA controller which can be controlled by host and local processors | |
| US4811280A (en) | Dual mode disk controller | |
| JPS648387B2 (ja) | ||
| CN101443726A (zh) | 包括具有闪存接口的硬盘驱动器的自适应存储系统 | |
| US5590378A (en) | Apparatus for aligning and padding data on transfers between devices of different data widths and organizations | |
| JPS5833770A (ja) | デジタルデ−タのプログラム転送方法 | |
| JPS62298827A (ja) | 半導体フアイルメモリ制御装置 | |
| JPS5851367A (ja) | フロッピイデイスク装置の制御処理方式 | |
| KR100222908B1 (ko) | 플래시 메모리 시스템 | |
| JPH04111113A (ja) | ハードディスクエミュレータ | |
| JPS6331806B2 (ja) | ||
| JPH0793101A (ja) | データバックアップ装置 | |
| JPS63887A (ja) | メモリカ−トリツジ | |
| JPH04367058A (ja) | 情報装置 | |
| KR200216750Y1 (ko) | 에스씨에스아이에서접근속도향상장치 | |
| JPS5886623A (ja) | メモリ制御方式 | |
| JPS61198327A (ja) | デイスクバツフア装置 | |
| JPS6054695B2 (ja) | 周辺機器制御装置 | |
| JPH0250743A (ja) | 外部記憶サブシステム | |
| JPH0784871A (ja) | 連続アドレスデータ用メモリのアクセス回路 | |
| JPH05158782A (ja) | 記憶装置 |