JPH0250743A - 外部記憶サブシステム - Google Patents
外部記憶サブシステムInfo
- Publication number
- JPH0250743A JPH0250743A JP63201461A JP20146188A JPH0250743A JP H0250743 A JPH0250743 A JP H0250743A JP 63201461 A JP63201461 A JP 63201461A JP 20146188 A JP20146188 A JP 20146188A JP H0250743 A JPH0250743 A JP H0250743A
- Authority
- JP
- Japan
- Prior art keywords
- external storage
- section
- semiconductor
- data
- magnetic disk
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 25
- 238000012546 transfer Methods 0.000 claims description 13
- 230000010365 information processing Effects 0.000 claims description 10
- 230000015654 memory Effects 0.000 abstract description 7
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000013479 data entry Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は外部記憶装置に関し、特に磁気ディスク装置の
アクセスの高速化に関する。
アクセスの高速化に関する。
(従来の技#i)
従来、情報処理@置に接続される外部記憶装置として、
磁気ディスク装置が多く使用されている。しかし、これ
らの磁気ディスク装置ではデータアクセスのために、回
転待ち、あるいはシーク動作の遅れのため、データの転
送は高速であっても平均的なアクセス時間が遅くなって
いる。
磁気ディスク装置が多く使用されている。しかし、これ
らの磁気ディスク装置ではデータアクセスのために、回
転待ち、あるいはシーク動作の遅れのため、データの転
送は高速であっても平均的なアクセス時間が遅くなって
いる。
最近、新導体メモリの価格低下により半導体メモリを使
用した外部記憶装置も市販されているが、磁気ディスク
に比べてビット単位、容量、データ保存性などが現状で
は磁気ディスクには遠く及ばない。
用した外部記憶装置も市販されているが、磁気ディスク
に比べてビット単位、容量、データ保存性などが現状で
は磁気ディスクには遠く及ばない。
磁気ディスク装置のデータアクセスを高速化するために
ディスクキャッシュも公知であるが、ヒツト率をあげる
ためには大容量のメモリが必要であるなど、性能を引出
すためには使用上の制約が多い。
ディスクキャッシュも公知であるが、ヒツト率をあげる
ためには大容量のメモリが必要であるなど、性能を引出
すためには使用上の制約が多い。
(発明が解決しようとする課題)
上述した従来の外部記憶8置においては、磁気ディスク
装置は大容量、低価格ではあるが高速性に劣り、半導体
ディスク装置は高速ではあるが、小容量、高価格である
という欠点がある。
装置は大容量、低価格ではあるが高速性に劣り、半導体
ディスク装置は高速ではあるが、小容量、高価格である
という欠点がある。
いっぽう、ディスクキャッシュ装置においては、高速メ
モリ上に残すデータの選択を常に一定の論理で行うため
、システムでの外部記憶装置の使用法によってはヒツト
率があがらないという欠点がある。これを解決してヒツ
ト率をあげるためには、やはり大容量のメモリが必要で
あるという欠点がある。
モリ上に残すデータの選択を常に一定の論理で行うため
、システムでの外部記憶装置の使用法によってはヒツト
率があがらないという欠点がある。これを解決してヒツ
ト率をあげるためには、やはり大容量のメモリが必要で
あるという欠点がある。
本発明の目的は、予めシステムに設定されている情報に
従って頻繁にアクセスするファイル、および高速にアク
セスする必要のあるフ1イルを高速の半導体外部記憶装
置で代替することにより上記欠点を除去し、ヒツト率を
向上できるように構成した外部記憶サブシステムを提供
することにある。
従って頻繁にアクセスするファイル、および高速にアク
セスする必要のあるフ1イルを高速の半導体外部記憶装
置で代替することにより上記欠点を除去し、ヒツト率を
向上できるように構成した外部記憶サブシステムを提供
することにある。
(課題を解決するための手段)
本発明による外部記憶サブシステムは外部記憶部と、半
導体外部記憶部と、データ転送制御部と、アドレス比較
部と、読出し/書込み制御部と、マイクロプログラム制
御部とを具備して構成したものである。
導体外部記憶部と、データ転送制御部と、アドレス比較
部と、読出し/書込み制御部と、マイクロプログラム制
御部とを具備して構成したものである。
外部記憶部は複数の磁気ディスク装置より構成され、デ
ータを格納するためのものである。
ータを格納するためのものである。
半導体外部記憶部は半導体メモリより構成され、データ
を格納するためのものである。
を格納するためのものである。
データ転送制御部は、外部記憶部と半導体外部記憶部と
の間のデータ転送を制御するためのものである。
の間のデータ転送を制御するためのものである。
アドレス比較部は外部記憶部に対して特定のトラックへ
の害込み、または読出しが指小された場合には、特定ト
ラックへのアクセスであることを判別するためのもので
ある。
の害込み、または読出しが指小された場合には、特定ト
ラックへのアクセスであることを判別するためのもので
ある。
読出し/書込み制御部は、アドレス比較部による比較が
成功した場合には、通常、磁気ディスク装置上で行われ
る田込み、または読出しを半導体外部記憶部上で行うた
めのものである。
成功した場合には、通常、磁気ディスク装置上で行われ
る田込み、または読出しを半導体外部記憶部上で行うた
めのものである。
マイクロプログラム制御部は、アドレス比較部に設定さ
れた半導体外部記憶部へ代替するアドレス情報を、情報
処理装置より設定するためのものである。
れた半導体外部記憶部へ代替するアドレス情報を、情報
処理装置より設定するためのものである。
(実施例)
次に、本発明について図面を参照して説明する。
第1図は、本発明による外部記憶サブシステムの一実施
例を示すブロック図である。
例を示すブロック図である。
第1図においては、1はデータ転送制御部、2はアドレ
ス比較部、3は読出し/溜込み制御部、4はマイクロプ
ログラム制御部1.5は外一部記憶部、6は半導体外部
記憶部、5−1〜5−3はそれぞれ磁気ディスク制御部
である。
ス比較部、3は読出し/溜込み制御部、4はマイクロプ
ログラム制御部1.5は外一部記憶部、6は半導体外部
記憶部、5−1〜5−3はそれぞれ磁気ディスク制御部
である。
データ転送制御部1は情報信号[17を通して情報処理
装置に接続されており、それぞれ情報処理装置と外部記
・1部5との間、および情報処理装置と半導体外部記憶
部6との間のデータ転送を制御する。
装置に接続されており、それぞれ情報処理装置と外部記
・1部5との間、および情報処理装置と半導体外部記憶
部6との間のデータ転送を制御する。
マイクロプログラム制御部4はデータ転送制御部1と、
アドレス比較部2と、読出し/書込み制智部3と、外部
記憶部5と、半導体外部記憶部6とに接続され、情報処
理装置からの命令の取出し、および命令の解読を行い、
解読結果に従って外部記憶部5および半導体外部記憶部
6を制御する。
アドレス比較部2と、読出し/書込み制智部3と、外部
記憶部5と、半導体外部記憶部6とに接続され、情報処
理装置からの命令の取出し、および命令の解読を行い、
解読結果に従って外部記憶部5および半導体外部記憶部
6を制御する。
次に、本発明の動作について説明する。
本発明の外部記憶サブシステムをシステムで使用する前
には、外部記憶部5の内部の特定磁気ディスクの特定ト
ラックの代替を行うため、代替アドレスを半導体外部記
憶部6に設定する。
には、外部記憶部5の内部の特定磁気ディスクの特定ト
ラックの代替を行うため、代替アドレスを半導体外部記
憶部6に設定する。
この設定はソフトウェアによって行い、代替する磁気デ
ィスク名、および代替トラック番号を指定することによ
り、マイクロプログラム制御部4の制御によりアドレス
比較部2の内部のメモリに上記データを設定する。この
設定、システムの使用条件によりアクセス頻度が高い部
分、ならびに高速を要求する部分を考慮して設定するも
のとする。
ィスク名、および代替トラック番号を指定することによ
り、マイクロプログラム制御部4の制御によりアドレス
比較部2の内部のメモリに上記データを設定する。この
設定、システムの使用条件によりアクセス頻度が高い部
分、ならびに高速を要求する部分を考慮して設定するも
のとする。
外部記憶部6への読出し/書込みの指示は情報処理装置
より送出され、この指示はマイクロプログラム制御部4
の制御により命令を情報処理装置より取出すことにより
実行される。
より送出され、この指示はマイクロプログラム制御部4
の制御により命令を情報処理装置より取出すことにより
実行される。
上記により取出された命令はマイクロプログラム制御部
4により解読され、さらに詳細な制御命令に分解される
。
4により解読され、さらに詳細な制御命令に分解される
。
取出された命令が外部記憶部5の内部の特定の磁気ディ
スク装置(例えば、5−1)の特定トラックに対する読
出し/書込み命令であるとすると、この命令はマイクロ
プログラム1JKJ部4により解読される。次に、この
ときにアクセスされる磁気ディスク装置5−1のデバイ
ス番号と、トラック番号とがアドレス比較部2に転送さ
れる。
スク装置(例えば、5−1)の特定トラックに対する読
出し/書込み命令であるとすると、この命令はマイクロ
プログラム1JKJ部4により解読される。次に、この
ときにアクセスされる磁気ディスク装置5−1のデバイ
ス番号と、トラック番号とがアドレス比較部2に転送さ
れる。
アドレス比較部2では、上記デバイス番号とトラック番
号とをあらかじめシステムの使用曲に設定されている値
と比較する。上記両者が一致した場合には、アドレス比
較部2より一致信号と半導体外部記憶部6のデータアド
レスとが出力され、読出し/書込み制御部3に送出され
る。
号とをあらかじめシステムの使用曲に設定されている値
と比較する。上記両者が一致した場合には、アドレス比
較部2より一致信号と半導体外部記憶部6のデータアド
レスとが出力され、読出し/書込み制御部3に送出され
る。
読出し/書込み制御部3では、上記データアドレスによ
り半導体記憶部6の内部のメモリをアドレスとしてデー
タの閃込み、または読出しを制御する。
り半導体記憶部6の内部のメモリをアドレスとしてデー
タの閃込み、または読出しを制御する。
アドレス比較部2で上記値が一致しない場合には、デー
タ転送制御部1の制御により磁気ディスク装@5−1に
データが書込まれるか、あるいは読出される。
タ転送制御部1の制御により磁気ディスク装@5−1に
データが書込まれるか、あるいは読出される。
(発明の効果)
以上説明したように本発明は、システム使用前にシステ
ム構成に合せて、予めシステムに設定されている情報に
従って頻繁にアクセスするファイル、および高速にアク
セスする必要のあるファイルを高速の半導体外部記憶装
置で代替することにより、外部記憶アクセスを高性能化
でき、さらにシステム構成に合せて効率よく代替ファイ
ルを設定できるので、最小限の半導体外部記憶装置の容
量が必要であり、システムを最適化することができると
言う効果がある。
ム構成に合せて、予めシステムに設定されている情報に
従って頻繁にアクセスするファイル、および高速にアク
セスする必要のあるファイルを高速の半導体外部記憶装
置で代替することにより、外部記憶アクセスを高性能化
でき、さらにシステム構成に合せて効率よく代替ファイ
ルを設定できるので、最小限の半導体外部記憶装置の容
量が必要であり、システムを最適化することができると
言う効果がある。
第1図は、本発明による外部記憶サブシステムの一実施
例を示すブロック図である。 1・・・データ転送制御部 2・・・アドレス比較部 3・・・読出し/書込み制御部 4・・・マイクロプログラム制御部 5・・・外部記憶部 6・・・半導体外部記憶部 5−1〜5−3・・・磁気ディスク制御部オ 図
例を示すブロック図である。 1・・・データ転送制御部 2・・・アドレス比較部 3・・・読出し/書込み制御部 4・・・マイクロプログラム制御部 5・・・外部記憶部 6・・・半導体外部記憶部 5−1〜5−3・・・磁気ディスク制御部オ 図
Claims (1)
- 複数の時期ディスク装置より構成され、データを格納す
るための外部記憶部と、半導体メモリより構成され、前
記データを格納するための半導体外部記憶部と、前記外
部記憶部と前記半導体外部記憶部との間のデータ転送を
制御するためのデータ転送制御部と、前記外部記憶部に
対して特定のトラックへの書込み、または読出しが指示
された場合には前記特定トラックへのアクセスであるこ
とを判別するためのアドレス比較部と、前記アドレス比
較部による比較が成功した場合には通常、時期ディスク
装置上で行われる書込み、または読出しを前記半導体外
部記憶部上で行うための読出し/書込み制御部と、前記
アドレス比較部に設定される半導体外部記憶部へ代替す
るアドレス情報を前記情報処理装置より設定するための
マイクロプログラム制御部とを具備して構成したことを
特徴とする外部記憶サブシステム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63201461A JPH0250743A (ja) | 1988-08-12 | 1988-08-12 | 外部記憶サブシステム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63201461A JPH0250743A (ja) | 1988-08-12 | 1988-08-12 | 外部記憶サブシステム |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0250743A true JPH0250743A (ja) | 1990-02-20 |
Family
ID=16441475
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63201461A Pending JPH0250743A (ja) | 1988-08-12 | 1988-08-12 | 外部記憶サブシステム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0250743A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05250098A (ja) * | 1992-03-05 | 1993-09-28 | Nec Corp | ハードディスク制御装置 |
JPWO2008117457A1 (ja) * | 2007-03-27 | 2010-07-08 | 富士通株式会社 | 電子機器 |
-
1988
- 1988-08-12 JP JP63201461A patent/JPH0250743A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05250098A (ja) * | 1992-03-05 | 1993-09-28 | Nec Corp | ハードディスク制御装置 |
JPWO2008117457A1 (ja) * | 2007-03-27 | 2010-07-08 | 富士通株式会社 | 電子機器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4476526A (en) | Cache buffered memory subsystem | |
US4433374A (en) | Cache/disk subsystem with cache bypass | |
JP3183993B2 (ja) | ディスク制御システム | |
JP3898782B2 (ja) | 情報記録再生装置 | |
US5983319A (en) | Information recording and reproduction apparatus and a method of data caching including read-ahead capability | |
JPH0877066A (ja) | フラッシュメモリコントローラ | |
JPS5873085A (ja) | 記憶階層制御方法 | |
KR20050108352A (ko) | 버퍼된 기록들 및 메모리 페이지 제어 | |
US4423479A (en) | Cache/disk subsystem with acquire write command | |
US7069409B2 (en) | System for addressing a data storage unit used in a computer | |
ATE162644T1 (de) | Mehrschritt-datenlesevorrichtung | |
JPH0250743A (ja) | 外部記憶サブシステム | |
JPS60179857A (ja) | キヤツシユ装置の制御方式 | |
JPS6331805B2 (ja) | ||
JPH04111113A (ja) | ハードディスクエミュレータ | |
JPS6331807B2 (ja) | ||
EP0108651A2 (en) | Dynamic addressing for variable track length cache memory | |
JPH01303547A (ja) | 情報記憶制御システム | |
JP2973474B2 (ja) | 光磁気ディスク装置 | |
JPH0792734B2 (ja) | メモリ装置 | |
JPH04253242A (ja) | コンピューターメモリオープンページバイアス法とその装置 | |
JP2782842B2 (ja) | ディスクキャッシュ装置 | |
JPH0743634B2 (ja) | 分割化ボリューム制御方式 | |
WO1994022134A1 (en) | Buffer control for data transfer within hard disk during idle periods | |
JPH05165579A (ja) | ミラードディスク制御装置 |