JPS6331807B2 - - Google Patents
Info
- Publication number
- JPS6331807B2 JPS6331807B2 JP54065442A JP6544279A JPS6331807B2 JP S6331807 B2 JPS6331807 B2 JP S6331807B2 JP 54065442 A JP54065442 A JP 54065442A JP 6544279 A JP6544279 A JP 6544279A JP S6331807 B2 JPS6331807 B2 JP S6331807B2
- Authority
- JP
- Japan
- Prior art keywords
- disk
- record
- disk cache
- data
- length
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000000034 method Methods 0.000 claims description 9
- 230000000694 effects Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000008676 import Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Landscapes
- Memory System Of A Hierarchy Structure (AREA)
Description
本発明はデータ処理システムのデイスクとのデ
ータ送受におけるデイスク用のキヤツシユメモリ
制御方式に関する。 一般に、主記憶装置へのアクセスタイムを実質
的に短縮するためコンピユータの演算制御装置内
に高速のバツフア・メモリ（キヤツシユメモリと
よばれる）を設ける方式が採用されている。これ
と同じ考え方はデイスク装置に対しても適用さ
れ、バツフアメモリ（これをデイスククキヤツシ
ユとよぶ）を用いて実質的なアクセス・タイムを
短縮する方式が提案されている。すなわち、デイ
スク装置とコンピユータ本体（以下CPUと略す）
との間にデイスク装置に比較して十分高速なメモ
リをデイスクキヤツシユとして置き１度アクセス
されたデータやアクセスされたデータの近辺のデ
ータを該デイスクキヤツシユ中に記憶する。その
のちのアクセスでデイスクキヤツシユ内に目的の
データが存在すれば、デイスクまでデータをとり
に行くことなくデイスクキヤツシユから取り出す
ことでアクセスタイムを短縮できる。この場合、
問題となるのはいかにしてデイスクキヤツシユ上
に「将来よくアクセスされるであろうデータを保
持していくか」であり、これがデイスクキヤツシ
ユの効果を決定する。これについて従来の方式で
は、単に主記憶装置に対してキヤツシユメモリに
類似した制御しか行つていないために要求された
データがデイスクキヤツシユの中で見い出される
確率が低いという欠点がある。 本発明の目的は上述の欠点を除去したデイスク
キヤツシユ制御方式を提供することにある。 本発明ではデータ転送時間とアクセス・タイム
との比においてデイスクとメイン・メモリとは著
しい相違があることに着目している。たとえば、
1Kバイトのデータにアクセスするときについて
比較してみると、現在の代表的技術では下記のよ
うになる；
ータ送受におけるデイスク用のキヤツシユメモリ
制御方式に関する。 一般に、主記憶装置へのアクセスタイムを実質
的に短縮するためコンピユータの演算制御装置内
に高速のバツフア・メモリ（キヤツシユメモリと
よばれる）を設ける方式が採用されている。これ
と同じ考え方はデイスク装置に対しても適用さ
れ、バツフアメモリ（これをデイスククキヤツシ
ユとよぶ）を用いて実質的なアクセス・タイムを
短縮する方式が提案されている。すなわち、デイ
スク装置とコンピユータ本体（以下CPUと略す）
との間にデイスク装置に比較して十分高速なメモ
リをデイスクキヤツシユとして置き１度アクセス
されたデータやアクセスされたデータの近辺のデ
ータを該デイスクキヤツシユ中に記憶する。その
のちのアクセスでデイスクキヤツシユ内に目的の
データが存在すれば、デイスクまでデータをとり
に行くことなくデイスクキヤツシユから取り出す
ことでアクセスタイムを短縮できる。この場合、
問題となるのはいかにしてデイスクキヤツシユ上
に「将来よくアクセスされるであろうデータを保
持していくか」であり、これがデイスクキヤツシ
ユの効果を決定する。これについて従来の方式で
は、単に主記憶装置に対してキヤツシユメモリに
類似した制御しか行つていないために要求された
データがデイスクキヤツシユの中で見い出される
確率が低いという欠点がある。 本発明の目的は上述の欠点を除去したデイスク
キヤツシユ制御方式を提供することにある。 本発明ではデータ転送時間とアクセス・タイム
との比においてデイスクとメイン・メモリとは著
しい相違があることに着目している。たとえば、
1Kバイトのデータにアクセスするときについて
比較してみると、現在の代表的技術では下記のよ
うになる；
【表】
このようにデイスクではアクセス・タイムが長
いので極端にいえば、データ長が長くても短かく
てもデイスクからデータを取り出す時間の総計は
ほとんど変らない。デイスクから取り出すデータ
の単位をレコードというがデイスクキヤツシユの
効果はレコードの長さにあまり関係しないことを
意味する。つまり、長いレコードでも短いレコー
ドでもそれがデイスクキヤツシユ中に存在するこ
とによつて短縮される時間の絶対値はあまり変ら
ない。 従つて、一定容量のデイスクキヤツシユを用い
て最大の効果をあげるにはその中に収容されるレ
コード数を多くした方がよく、そのために長いレ
コードよりも短いレコードを優先的に収容した方
がよいことになる。このことは次のように説明さ
れる。 デイスクタイムの平均アクセス・タイム（シー
ク・タイムと回転待時間の和）：Ｔ秒 デイスクのデータ転送速度：Ｄバイト／秒 デイスクキヤツシユのアクセスタイム：ｔ秒
（ｔ≪Ｔ） デイスクキヤツシユのデータ転送速度：ｄバイ
ト／秒（ｄ＞Ｄ） レコード長：短いレコード Ｒバイト 長いレコード Ｎ×Ｒバイト 各レコードに均等にアクセスされるものとする
と、デイスクキヤツシユによる効果は次のように
なる。 短いレコードをデイスクキヤツシユからとつて
くる時の効果（時間の短縮分）： （Ｔ＋Ｒ／Ｄ）―（ｔ＋Ｒ／ｄ） 長いレコードの場合： （Ｔ＋NR／Ｄ）―（ｔ＋NR／ｄ） ところが、短いレコードの方は長いレコードのＮ
倍のレコード数がデイスクキヤツシユに収容でき
るので短いレコードばかりを収容したとすると要
求されたレコードがデイスクキヤツシユ内に存在
する確率は長いレコードばかりを収容した時より
Ｋ（Ｎ）倍高くなる（長いレコードも短いレコー
ドも均一に存在するとして）。従つて、短いレコ
ードと長いレコードの場合の効果の比を考える
と、次のようになる（ここでＫ（Ｎ）をＮで近似
している。実際にはＮよりは小さい値になると推
定されるがここでの結論を左右するほどではな
い）； 短いレコードに対する効果／長いレコードに対する効
果≒Ｎ×｛（Ｔ＋Ｒ／Ｄ）―（ｔ＋Ｒ／ｄ）｝／（Ｔ＋
NR／Ｄ）―（ｔ＋NR／ｄ） ＝（Ｔ＋NR／Ｄ）―（ｔ＋NR／ｄ）＋（Ｎ―１）（
Ｔ―ｔ）／（Ｔ＋NR／Ｄ）―（ｔ＋NR／ｄ）＝１＋（Ｎ
―１）（Ｔ―ｔ）／（Ｔ―ｔ）＋NR（１／Ｄ―１／ｄ）
（Ｎ＞１なのでＮが大きくなるほどこの値は大
きくなる） このことから、デイスクキヤツシユの中には短
いレコードを優先的にとり込んだ方が有利であ
る。 本発明はコンピユータ本体からデイスクへのデ
ータ転送指令が出た場合にその指令により読み出
されるレコード長を予め調べ、長いレコードの場
合にはデイスクキヤツシユに格納せず直接コンピ
ユータ本体に与えることによりデイスクキヤツシ
ユを優先的に短いレコードの格納に使用すること
で効果を高めている。データ転送前にレコード長
を調べる方法としては、デイスクへの指令の中に
レコード長に関する情報を与え指令を受取つたと
きにそれを調べる方法またはその指令の実行に使
用されるチヤネルプログラムを調べる方法などが
考えられる。どの長さ以上を長いレコードとみな
すかは別にこれを記憶する手段を供しソフトウエ
アやマニユアルスイツチにより設定し、上記の方
法で調べた長さと比較すればよい。これらの方法
が採用できない場合でも、長さを調べないまゝデ
イスクからのデータ転送を開始し、予め指定され
た長さに達するまではデイスクキヤツシユの中に
格納するが以後は格納しない方法をとることがで
きる。 次に本発明について図面を参照して詳細に説明
する。 第１図に示される本発明の適用されるシステム
は、CPU１、このCPU１に接続されるデイスク
キヤツシユ制御装置２、このデイスクキヤツユ制
御装置２に接続されるデイスクキヤツシユメモリ
部３、前記デイスクキヤツシユ制御装置２に接続
されるデイスク制御装置４およびこのデイスク制
御装置４に接続されるデイスク装置５から構成さ
れている。 次に本発明の動作について説明する。 CPU１からデイスク装置５へのアクセス要求
はまずデイスクキヤツシユ制御装置２に与えら
れ、デイスクキヤツシユ制御装置２はこの要求に
応じて要求レコードがデイスクキヤツシユメモリ
部３にあるか否かを調べる。デイスクキヤツシユ
メモリ部３に存在した場合はそのレコードを読み
出してCPU１に与える。要求レコードが存在し
ない場合にはデイスク制御装置４に指令を出しデ
イスク装置５から目的のレコードまたは目的のレ
コードを含む一連のレコード）を読み出して要求
されたレコードを１に与えるとともにそのレコー
ドまたはそれを含む一連のレコード）をデイスク
キヤツシユメモリ部３に格納する（この際、既に
デイスクキヤツシユメモリ部３に空白がない場合
には定められたアルゴリズムに従つて最も重要度
の低いレコードを選択してそれを追い出し、かわ
りに該レコードを格納する。この過程はキヤツシ
ユメモリと同様である）。第１図において矢印は
主としてデータの流れを示し制御信号は示してい
ないが上記の制御に必要な制御インタフエースが
各装置間に設けられる。 第２図は本発明の実施例を示す図である。
CPU１からインタフエース回路２１を介して与
えられるデイスク読出指令は指令解読回路２２に
て解読される。この解読により読出指令であるこ
とが判別されると読出制御回路２７に信号を送り
要求されているレコードがデイスクキヤツシユメ
モリ部３に存在するか否かを検索する。ここで、
要求レコードが見つかればそのレコードをインタ
フエース回路２１を介してCPU１に送る。デイ
スクキヤツシユメモリ部３に存在しない場合はデ
イスク制御装置４に読出指令を送るときに書込制
御回路２６へも信号を送りデイスク制御装置４か
ら送られてくるデータをデイスクキヤツシユメモ
リ部３へ書込むよう設定する。デイスク制御装置
４からのデータはインタフエース回路２１を介し
てCPU１および書込制御回路２６を介してデイ
スクキヤツシユメモリ部３に送られるがこの際レ
コード長計数回路２８は送られてくるデータの長
さを計数しその値をレコード長比較回路２５に送
る。一方、レコード長記憶回路２４にはプログラ
ムまたはマニユアルスイツチ等でデイスクキヤツ
シユメモリ部３をバイパスすべき最小のレコード
長またはデイススクキヤツシユをバイパスしない
最大のレコード長）が設定されており、レコード
長比較回路２５ではレコード長記憶回路２４とレ
コード長計数回路２８とからのデータ長の情報を
比較する。そして、レコード長計数回路２８から
の値がレコード長記憶回路２４の値に達する直前
に書込制御回路２７に信号を送つてデイスクキヤ
ツシユメモリ部３に対する書込動作を中止する
（この際、それまでにデイスクキヤツシユメモリ
部３に書込まれた分は無効にする）。一方、デイ
スク制御装置４からの連続したデータはそののち
もデイスクキヤツシユメモリ部３をバイパスして
CPU１へ送られる。この過程において、もしレ
コード長計数回路２８からの値がレコード長記憶
回路２４の値に達する以前に要求されたレコード
の転送が終了すればこのときデイスクキヤツシユ
メモリ部３へ書込まれたレコードはそのまゝ有効
として残り、次に同じレコードへの要求があれば
ここから読出されてCPU１に送られる。 本発明には、長いレコードに対してはデイスク
キヤツシユメモリをバイパスするように構成する
ことにより、デイスクキヤツシユメモリの中に格
納できるレコード数を増やして求めるレコードが
デイスクキヤツシユ内で発見される確率を高める
ことができるという効果がある。
いので極端にいえば、データ長が長くても短かく
てもデイスクからデータを取り出す時間の総計は
ほとんど変らない。デイスクから取り出すデータ
の単位をレコードというがデイスクキヤツシユの
効果はレコードの長さにあまり関係しないことを
意味する。つまり、長いレコードでも短いレコー
ドでもそれがデイスクキヤツシユ中に存在するこ
とによつて短縮される時間の絶対値はあまり変ら
ない。 従つて、一定容量のデイスクキヤツシユを用い
て最大の効果をあげるにはその中に収容されるレ
コード数を多くした方がよく、そのために長いレ
コードよりも短いレコードを優先的に収容した方
がよいことになる。このことは次のように説明さ
れる。 デイスクタイムの平均アクセス・タイム（シー
ク・タイムと回転待時間の和）：Ｔ秒 デイスクのデータ転送速度：Ｄバイト／秒 デイスクキヤツシユのアクセスタイム：ｔ秒
（ｔ≪Ｔ） デイスクキヤツシユのデータ転送速度：ｄバイ
ト／秒（ｄ＞Ｄ） レコード長：短いレコード Ｒバイト 長いレコード Ｎ×Ｒバイト 各レコードに均等にアクセスされるものとする
と、デイスクキヤツシユによる効果は次のように
なる。 短いレコードをデイスクキヤツシユからとつて
くる時の効果（時間の短縮分）： （Ｔ＋Ｒ／Ｄ）―（ｔ＋Ｒ／ｄ） 長いレコードの場合： （Ｔ＋NR／Ｄ）―（ｔ＋NR／ｄ） ところが、短いレコードの方は長いレコードのＮ
倍のレコード数がデイスクキヤツシユに収容でき
るので短いレコードばかりを収容したとすると要
求されたレコードがデイスクキヤツシユ内に存在
する確率は長いレコードばかりを収容した時より
Ｋ（Ｎ）倍高くなる（長いレコードも短いレコー
ドも均一に存在するとして）。従つて、短いレコ
ードと長いレコードの場合の効果の比を考える
と、次のようになる（ここでＫ（Ｎ）をＮで近似
している。実際にはＮよりは小さい値になると推
定されるがここでの結論を左右するほどではな
い）； 短いレコードに対する効果／長いレコードに対する効
果≒Ｎ×｛（Ｔ＋Ｒ／Ｄ）―（ｔ＋Ｒ／ｄ）｝／（Ｔ＋
NR／Ｄ）―（ｔ＋NR／ｄ） ＝（Ｔ＋NR／Ｄ）―（ｔ＋NR／ｄ）＋（Ｎ―１）（
Ｔ―ｔ）／（Ｔ＋NR／Ｄ）―（ｔ＋NR／ｄ）＝１＋（Ｎ
―１）（Ｔ―ｔ）／（Ｔ―ｔ）＋NR（１／Ｄ―１／ｄ）
（Ｎ＞１なのでＮが大きくなるほどこの値は大
きくなる） このことから、デイスクキヤツシユの中には短
いレコードを優先的にとり込んだ方が有利であ
る。 本発明はコンピユータ本体からデイスクへのデ
ータ転送指令が出た場合にその指令により読み出
されるレコード長を予め調べ、長いレコードの場
合にはデイスクキヤツシユに格納せず直接コンピ
ユータ本体に与えることによりデイスクキヤツシ
ユを優先的に短いレコードの格納に使用すること
で効果を高めている。データ転送前にレコード長
を調べる方法としては、デイスクへの指令の中に
レコード長に関する情報を与え指令を受取つたと
きにそれを調べる方法またはその指令の実行に使
用されるチヤネルプログラムを調べる方法などが
考えられる。どの長さ以上を長いレコードとみな
すかは別にこれを記憶する手段を供しソフトウエ
アやマニユアルスイツチにより設定し、上記の方
法で調べた長さと比較すればよい。これらの方法
が採用できない場合でも、長さを調べないまゝデ
イスクからのデータ転送を開始し、予め指定され
た長さに達するまではデイスクキヤツシユの中に
格納するが以後は格納しない方法をとることがで
きる。 次に本発明について図面を参照して詳細に説明
する。 第１図に示される本発明の適用されるシステム
は、CPU１、このCPU１に接続されるデイスク
キヤツシユ制御装置２、このデイスクキヤツユ制
御装置２に接続されるデイスクキヤツシユメモリ
部３、前記デイスクキヤツシユ制御装置２に接続
されるデイスク制御装置４およびこのデイスク制
御装置４に接続されるデイスク装置５から構成さ
れている。 次に本発明の動作について説明する。 CPU１からデイスク装置５へのアクセス要求
はまずデイスクキヤツシユ制御装置２に与えら
れ、デイスクキヤツシユ制御装置２はこの要求に
応じて要求レコードがデイスクキヤツシユメモリ
部３にあるか否かを調べる。デイスクキヤツシユ
メモリ部３に存在した場合はそのレコードを読み
出してCPU１に与える。要求レコードが存在し
ない場合にはデイスク制御装置４に指令を出しデ
イスク装置５から目的のレコードまたは目的のレ
コードを含む一連のレコード）を読み出して要求
されたレコードを１に与えるとともにそのレコー
ドまたはそれを含む一連のレコード）をデイスク
キヤツシユメモリ部３に格納する（この際、既に
デイスクキヤツシユメモリ部３に空白がない場合
には定められたアルゴリズムに従つて最も重要度
の低いレコードを選択してそれを追い出し、かわ
りに該レコードを格納する。この過程はキヤツシ
ユメモリと同様である）。第１図において矢印は
主としてデータの流れを示し制御信号は示してい
ないが上記の制御に必要な制御インタフエースが
各装置間に設けられる。 第２図は本発明の実施例を示す図である。
CPU１からインタフエース回路２１を介して与
えられるデイスク読出指令は指令解読回路２２に
て解読される。この解読により読出指令であるこ
とが判別されると読出制御回路２７に信号を送り
要求されているレコードがデイスクキヤツシユメ
モリ部３に存在するか否かを検索する。ここで、
要求レコードが見つかればそのレコードをインタ
フエース回路２１を介してCPU１に送る。デイ
スクキヤツシユメモリ部３に存在しない場合はデ
イスク制御装置４に読出指令を送るときに書込制
御回路２６へも信号を送りデイスク制御装置４か
ら送られてくるデータをデイスクキヤツシユメモ
リ部３へ書込むよう設定する。デイスク制御装置
４からのデータはインタフエース回路２１を介し
てCPU１および書込制御回路２６を介してデイ
スクキヤツシユメモリ部３に送られるがこの際レ
コード長計数回路２８は送られてくるデータの長
さを計数しその値をレコード長比較回路２５に送
る。一方、レコード長記憶回路２４にはプログラ
ムまたはマニユアルスイツチ等でデイスクキヤツ
シユメモリ部３をバイパスすべき最小のレコード
長またはデイススクキヤツシユをバイパスしない
最大のレコード長）が設定されており、レコード
長比較回路２５ではレコード長記憶回路２４とレ
コード長計数回路２８とからのデータ長の情報を
比較する。そして、レコード長計数回路２８から
の値がレコード長記憶回路２４の値に達する直前
に書込制御回路２７に信号を送つてデイスクキヤ
ツシユメモリ部３に対する書込動作を中止する
（この際、それまでにデイスクキヤツシユメモリ
部３に書込まれた分は無効にする）。一方、デイ
スク制御装置４からの連続したデータはそののち
もデイスクキヤツシユメモリ部３をバイパスして
CPU１へ送られる。この過程において、もしレ
コード長計数回路２８からの値がレコード長記憶
回路２４の値に達する以前に要求されたレコード
の転送が終了すればこのときデイスクキヤツシユ
メモリ部３へ書込まれたレコードはそのまゝ有効
として残り、次に同じレコードへの要求があれば
ここから読出されてCPU１に送られる。 本発明には、長いレコードに対してはデイスク
キヤツシユメモリをバイパスするように構成する
ことにより、デイスクキヤツシユメモリの中に格
納できるレコード数を増やして求めるレコードが
デイスクキヤツシユ内で発見される確率を高める
ことができるという効果がある。
第１図は本発明を適用するシステムを示す図、
第２図は本発明の一実施例を示す図である。 第１図から第２図において、１……CPU、２
……デイスクキヤツシユ制御装置、３……デイス
クキヤツシユメモリ部、４……デイスク制御装
置、５……デイスク装置、２１……インタフエー
ス回路、２２……指令解読回路、２４……レコー
ド長記憶回路、２５……レコード長比較回路、２
６……書込制御回路、２７……読出制御回路、２
８……レコード長計数回路。
第２図は本発明の一実施例を示す図である。 第１図から第２図において、１……CPU、２
……デイスクキヤツシユ制御装置、３……デイス
クキヤツシユメモリ部、４……デイスク制御装
置、５……デイスク装置、２１……インタフエー
ス回路、２２……指令解読回路、２４……レコー
ド長記憶回路、２５……レコード長比較回路、２
６……書込制御回路、２７……読出制御回路、２
８……レコード長計数回路。
Claims (1)
- 【特許請求の範囲】 １ 予め定めたデータ長を記憶する記憶手段と、 デイスク装置との間で転送されたデータ長を計
数する計数手段と、 この計数手段で計数したデータ長と前記記憶手
段に記憶しているデータ長とを比較する比較手段
を備え、前記デイスク装置へのアクセス指令によ
り起動されたデータ転送のデータ長が前記予め定
めたデータ長を越えるときに該越えた部分のデー
タ転送についてはデイスクキヤツシユメモリをバ
イパスすることを特徴とするデイスクキヤツシユ
制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6544279A JPS55157052A (en) | 1979-05-25 | 1979-05-25 | Disc cash control system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6544279A JPS55157052A (en) | 1979-05-25 | 1979-05-25 | Disc cash control system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55157052A JPS55157052A (en) | 1980-12-06 |
| JPS6331807B2 true JPS6331807B2 (ja) | 1988-06-27 |
Family
ID=13287245
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6544279A Granted JPS55157052A (en) | 1979-05-25 | 1979-05-25 | Disc cash control system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS55157052A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01128605U (ja) * | 1988-02-25 | 1989-09-01 | ||
| JPH01131303U (ja) * | 1988-03-03 | 1989-09-06 | ||
| JPH0588671B2 (ja) * | 1988-03-17 | 1993-12-24 | Jemu Kk |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4476526A (en) * | 1981-11-27 | 1984-10-09 | Storage Technology Corporation | Cache buffered memory subsystem |
| JPS58161051A (ja) * | 1981-11-27 | 1983-09-24 | ストレ−ジ・テクノロジ−・コ−ポレ−シヨン | エラ−制御のためのデ−タ経路を再形成する装置 |
| JPH0460730A (ja) * | 1990-06-28 | 1992-02-26 | Nec Corp | キャッシュ制御方式 |
| JP3524337B2 (ja) | 1997-07-25 | 2004-05-10 | キヤノン株式会社 | バス管理装置及びそれを有する複合機器の制御装置 |
| JP4078010B2 (ja) * | 2000-03-03 | 2008-04-23 | 株式会社日立グローバルストレージテクノロジーズ | 磁気ディスク装置及び情報記録方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53126828A (en) * | 1977-04-13 | 1978-11-06 | Hitachi Ltd | Storage control unit |
-
1979
- 1979-05-25 JP JP6544279A patent/JPS55157052A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53126828A (en) * | 1977-04-13 | 1978-11-06 | Hitachi Ltd | Storage control unit |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01128605U (ja) * | 1988-02-25 | 1989-09-01 | ||
| JPH01131303U (ja) * | 1988-03-03 | 1989-09-06 | ||
| JPH0588671B2 (ja) * | 1988-03-17 | 1993-12-24 | Jemu Kk |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS55157052A (en) | 1980-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3183993B2 (ja) | ディスク制御システム | |
| US7979631B2 (en) | Method of prefetching data in hard disk drive, recording medium including program to execute the method, and apparatus to perform the method | |
| JP3898782B2 (ja) | 情報記録再生装置 | |
| US20090049255A1 (en) | System And Method To Reduce Disk Access Time During Predictable Loading Sequences | |
| JPH0241054B2 (ja) | ||
| JPH0241056B2 (ja) | ||
| US6219750B1 (en) | Disk drive having control mechanism to reduce or eliminate redundant write operations and the method thereof | |
| JPS6331807B2 (ja) | ||
| JP3087429B2 (ja) | 記憶装置システム | |
| JPH04259048A (ja) | 統計情報による先読みデータ制御方式 | |
| JPS6258351A (ja) | 光デイスクキヤツシユ方式 | |
| JPS60179857A (ja) | キヤツシユ装置の制御方式 | |
| JPS6331805B2 (ja) | ||
| JPS6331806B2 (ja) | ||
| JP3539802B2 (ja) | 情報記憶装置 | |
| JP2854668B2 (ja) | ディスク・キャッシュ制御方式 | |
| JP2634867B2 (ja) | デイスクキヤツシユデータ転送制御方式 | |
| JP2002342038A (ja) | コマンドの実行順序を制御するディスク装置 | |
| JP2811678B2 (ja) | キャッシュメモリ付データ処理装置 | |
| JP2665180B2 (ja) | ディスクキャッシュバッファの確保方式 | |
| JP2973474B2 (ja) | 光磁気ディスク装置 | |
| JPH0250743A (ja) | 外部記憶サブシステム | |
| JPH04311216A (ja) | 外部記憶制御装置 | |
| JPH04102915A (ja) | 直接アクセス記憶装置 | |
| JPH11149411A (ja) | 光磁気ディスク装置におけるキャッシュ制御装置 |