JPS60178564A - 補助記憶装置 - Google Patents
補助記憶装置Info
- Publication number
- JPS60178564A JPS60178564A JP59033801A JP3380184A JPS60178564A JP S60178564 A JPS60178564 A JP S60178564A JP 59033801 A JP59033801 A JP 59033801A JP 3380184 A JP3380184 A JP 3380184A JP S60178564 A JPS60178564 A JP S60178564A
- Authority
- JP
- Japan
- Prior art keywords
- data
- controller
- memory
- memory unit
- magnetic disk
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0662—Virtualisation aspects
- G06F3/0664—Virtualisation aspects at device level, e.g. emulation of a storage device or system
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（技術分野）
本発明は、コンピュータシステムの補助口（ｉ憶装置に
関する。
関する。
（従来技術と問題点）
コンピュータシステムの補助記憶装置ｉｉとして、ｔ
ランダムアクセスを可能とじ〜窃・ら太番蓋化を容易に
する磁気ディスク装（ｄが一般によく使用されている。
する磁気ディスク装（ｄが一般によく使用されている。
この磁気ディスク装置は、表面に碑性材料を塗布した円
板を一定速度で回転させ、その表向に近接させることの
できる磁気ヘッドによって磁気的に情報の曹込み、耽出
しを行なう。従って。
板を一定速度で回転させ、その表向に近接させることの
できる磁気ヘッドによって磁気的に情報の曹込み、耽出
しを行なう。従って。
コンピュータと磁気ディスク装置との情報授受には磁気
ヘッドを所期の情報記録位置に移ｊ１１１Ｉさせること
すなわちディスクの回転待時間やヘッドシーク時間によ
る遅れ、さらにコンピュータとｈ＝気ディスク装置間に
非同期性が生じるためインターフェース部に複数ワード
（バイト）の容量を持った先入れ先出しく ：ｌ’ Ｉ
Ｆ Ｏ）バッファを設けて情報の一時格納を施すため
の遅れがある。このような遅れ要素から磁気ディスク装
置ではアクセス時間に４０ミリ秒程度を要し、コンピュ
ータ主記憶装置によるアクセスに較べて尚速性に劣り、
プロセス制御など高速処理システムでの適用を難しくす
る。
ヘッドを所期の情報記録位置に移ｊ１１１Ｉさせること
すなわちディスクの回転待時間やヘッドシーク時間によ
る遅れ、さらにコンピュータとｈ＝気ディスク装置間に
非同期性が生じるためインターフェース部に複数ワード
（バイト）の容量を持った先入れ先出しく ：ｌ’ Ｉ
Ｆ Ｏ）バッファを設けて情報の一時格納を施すため
の遅れがある。このような遅れ要素から磁気ディスク装
置ではアクセス時間に４０ミリ秒程度を要し、コンピュ
ータ主記憶装置によるアクセスに較べて尚速性に劣り、
プロセス制御など高速処理システムでの適用を難しくす
る。
（発明の目的）
本発明の目的はデータ転送に同期性を確保しながら高速
のアクセスタイムでしかも大Ｓｔの情報記録／Ｖ）生に
なる袖助記憎°装置を提供しようとするものである。
のアクセスタイムでしかも大Ｓｔの情報記録／Ｖ）生に
なる袖助記憎°装置を提供しようとするものである。
（発明の概’Ａ’）
本発明は記ｔ、ｉ 要素として半導体メモリを使用した
半導体ティスフ装置とし、コンピュータからは磁気ディ
スク装置６に対するものと同じアクセスモードで情報授
受を行なわせ、半導体ディスク装置は４ｉｆｉ気デイス
ク装置ｄに固有のヘッド移動コントロールなどのアクセ
スコントロールを省略して情報の譬）込み読出しを可能
とし、情報の盛込み絖出しに半導体ディスク装置のイン
ターフェース及びメモリユニットに夫々ｌワードバッフ
ァを設けてコンピュータ側へのデータ転送速度を向上さ
せることを特徴とする。
半導体ティスフ装置とし、コンピュータからは磁気ディ
スク装置６に対するものと同じアクセスモードで情報授
受を行なわせ、半導体ディスク装置は４ｉｆｉ気デイス
ク装置ｄに固有のヘッド移動コントロールなどのアクセ
スコントロールを省略して情報の譬）込み読出しを可能
とし、情報の盛込み絖出しに半導体ディスク装置のイン
ターフェース及びメモリユニットに夫々ｌワードバッフ
ァを設けてコンピュータ側へのデータ転送速度を向上さ
せることを特徴とする。
（実施例）
第１図は本発明の一実施例を示すブロック図である。主
記憶装置を含む中央処理装置ｆ（コンピュータ）１はＣ
ＰＵパス２を介して半導体ディスク装置のインターフェ
ースとしてのメモリコントローラ３に結合され、核メモ
リコントローラ３の制御によって半導体メモリユニット
４との間で情報授受される。中央処理値［１にはコント
ローラ３に対し７て磁気ディスク装置と同じアクセスモ
ード１１格六μ ｋ膝−シハ忠古 ル り壬 鳴、４、
↓ト １ ・） ｋ ｉ −４９Ｍ−は磁気ディスクに
必安な処理を省略して半導体メモリユニット４への情報
の１込み、続出しに必要な処理を行なわせる。
記憶装置を含む中央処理装置ｆ（コンピュータ）１はＣ
ＰＵパス２を介して半導体ディスク装置のインターフェ
ースとしてのメモリコントローラ３に結合され、核メモ
リコントローラ３の制御によって半導体メモリユニット
４との間で情報授受される。中央処理値［１にはコント
ローラ３に対し７て磁気ディスク装置と同じアクセスモ
ード１１格六μ ｋ膝−シハ忠古 ル り壬 鳴、４、
↓ト １ ・） ｋ ｉ −４９Ｍ−は磁気ディスクに
必安な処理を省略して半導体メモリユニット４への情報
の１込み、続出しに必要な処理を行なわせる。
コントローラ３は、磁気ディスクｉ１Ｍのコントローラ
をエミュレートしており、ＤＭＡや割込機能を南するイ
ンテリジェントコントローラであってマイクロフ′ロセ
ッサ１史用によるマイクロプログラミング手法を採用し
ている。即ち、＞Ｉ１１富の磁気・ディスク装置縦のコ
ントローラ（ポストインターフェース）は磁気ディスク
に対してシリンダアドレス、ヘッドアドレス等を指定し
、磁気ディスクからのセクタパルスを計数して所望のセ
クタ位１６′までヘッドを移動させ、該セクタのヘッダ
一部を枕取り、次いでデータ部へのデータ転送を行なう
。
をエミュレートしており、ＤＭＡや割込機能を南するイ
ンテリジェントコントローラであってマイクロフ′ロセ
ッサ１史用によるマイクロプログラミング手法を採用し
ている。即ち、＞Ｉ１１富の磁気・ディスク装置縦のコ
ントローラ（ポストインターフェース）は磁気ディスク
に対してシリンダアドレス、ヘッドアドレス等を指定し
、磁気ディスクからのセクタパルスを計数して所望のセ
クタ位１６′までヘッドを移動させ、該セクタのヘッダ
一部を枕取り、次いでデータ部へのデータ転送を行なう
。
これに対して、コントローラ３はコンピュータ≠為ら与
えられる情報授受要求に対して磁気ディスク同上のアク
セス処理を省略し、コンピュータからのアドレス（磁気
ディスクのアドレス）を半導体メモリユニット４のメモ
リアドレスに変換して該内存をユニット４に送り、メモ
リユニット４へのデータアクセスを行なう。以下にコン
トローラ３を詳細に説明する。
えられる情報授受要求に対して磁気ディスク同上のアク
セス処理を省略し、コンピュータからのアドレス（磁気
ディスクのアドレス）を半導体メモリユニット４のメモ
リアドレスに変換して該内存をユニット４に送り、メモ
リユニット４へのデータアクセスを行なう。以下にコン
トローラ３を詳細に説明する。
ＣＰＵパスドライバ／レシーバ５は、ＯＰＵバス２とコ
ントローラ３の内部データバス６間に設けられ、コンピ
ュータ１からの磁気ディスク用アクセスレジスタに対す
るフォーマットに同じのコマンド（ｆｉ！出し、書込み
、書込みチェック）、アドレス（シリンダ、トラック、
ヘッド、セクタ）及び書込みデータをデータバス６に取
込み、逆にメモリユニット４仙１からの読出しデータ及
びコントローラ３内で発生ずる］）ＭＡ較求２割込倍月
等のコントロール信号をＣ１３Ｕバス２に送出する。
ントローラ３の内部データバス６間に設けられ、コンピ
ュータ１からの磁気ディスク用アクセスレジスタに対す
るフォーマットに同じのコマンド（ｆｉ！出し、書込み
、書込みチェック）、アドレス（シリンダ、トラック、
ヘッド、セクタ）及び書込みデータをデータバス６に取
込み、逆にメモリユニット４仙１からの読出しデータ及
びコントローラ３内で発生ずる］）ＭＡ較求２割込倍月
等のコントロール信号をＣ１３Ｕバス２に送出する。
メモリユニットドライバ／レシーバコントローラ７は、
内部データバス６と半導体メモリユニット４間に設けら
れ、コントローラ３内で変換キれた半導体メモリアドレ
ス、ｆｔ込みデータや省込み・胱出しのための各自コン
トロール信月をメモリユニット４に与え、メモリユニッ
ト４からの絖出しデータを内部データバス６に取込む。
内部データバス６と半導体メモリユニット４間に設けら
れ、コントローラ３内で変換キれた半導体メモリアドレ
ス、ｆｔ込みデータや省込み・胱出しのための各自コン
トロール信月をメモリユニット４に与え、メモリユニッ
ト４からの絖出しデータを内部データバス６に取込む。
これらコントローラ５，７は１ワ一ド分のバッファを有
し、コンピュータ１又はメモリユニット４との間のデー
タ転送にデータの一時目己１１−をする。
し、コンピュータ１又はメモリユニット４との間のデー
タ転送にデータの一時目己１１−をする。
例えは第２図に１ピット分の構成を示すように、パスラ
インＬ、に米せられるデータを（ｉＩ号Ｉ Ｎ Ｔ１３
Ｕ ’Ｅ’ ＦでＤｌ以フリップフロップＦＦＩにラ
ッチし、信号Ｗ′ｖによってライン■、２に來せる。逆
に、ラインＬ２に栄せられるデータを（ｇ ”’ｉ Ｉ
） Ｊ） １３ ■によってＤ型フリップフロップＦ
Ｆ２にラッチし、ｄｈＪ号］） Ｄ Ｂ Ｉの反転でラ
インＬ１に米せる。
インＬ、に米せられるデータを（ｉＩ号Ｉ Ｎ Ｔ１３
Ｕ ’Ｅ’ ＦでＤｌ以フリップフロップＦＦＩにラ
ッチし、信号Ｗ′ｖによってライン■、２に來せる。逆
に、ラインＬ２に栄せられるデータを（ｇ ”’ｉ Ｉ
） Ｊ） １３ ■によってＤ型フリップフロップＦ
Ｆ２にラッチし、ｄｈＪ号］） Ｄ Ｂ Ｉの反転でラ
インＬ１に米せる。
１似り訂ＩＥコードコントローラ８はデータバス６に結
合きれ、コンピュータｌ側からの１セクタ分畳込みデー
タに自動訂正コード（Ｅ ＣＯ）をイリ加してメモリユ
ニット４１１１１Ｉへの書込みデータを作成し、データ
読出し時には、メモリユニット４がらの＠１出しデータ
に伺加されている自ｌ＋Ｉ Ｍｌ止コードからデータの
正当性をチェックする。なお、後述のようにメモリユニ
ット４内インターフエースにも自ｄｄ＋ 削正コードコ
ントローラが設けられ、このコントローラはデータワー
ドについての自動訂正マイクロプロセッサ９は、コンピ
ュータ１からの情報授受要求に対してマイクロプログラ
ムに従ってメモリユニット４に対するデータ畳込み・胱
出し処理を行なう。マイクロプログラムはマイクログロ
グラムシーケンサ１（）で発生するマイクロプログラム
アドレスを使ってマイクロプログラムメモリ（ＲＯＭ）
１１から読出され、該マイクロプログラムはレジスタ１
２に転送きれて該レジスタ１２からマイクロプロセッサ
９にマイロインストラクションとして与えられる。レジ
スタ１２はマイクロプログラムの取込みでシーケンサ１
０への次のシーケンサアドレス及びインストラクション
等マイクロプロセッサ９に必要な情報を力える。シーケ
ンサＨ１はマイクロプログラムアドレスの発生にコンデ
ィションコード入−ｈマル千プレクサＶ（の４’Ｍ ＝
ｋＭ ｌ、 ｕｖ込み、このマルチプレクサ１３はレジ
スタ１２からの状態検出制御によって出力を切換える。
合きれ、コンピュータｌ側からの１セクタ分畳込みデー
タに自動訂正コード（Ｅ ＣＯ）をイリ加してメモリユ
ニット４１１１１Ｉへの書込みデータを作成し、データ
読出し時には、メモリユニット４がらの＠１出しデータ
に伺加されている自ｌ＋Ｉ Ｍｌ止コードからデータの
正当性をチェックする。なお、後述のようにメモリユニ
ット４内インターフエースにも自ｄｄ＋ 削正コードコ
ントローラが設けられ、このコントローラはデータワー
ドについての自動訂正マイクロプロセッサ９は、コンピ
ュータ１からの情報授受要求に対してマイクロプログラ
ムに従ってメモリユニット４に対するデータ畳込み・胱
出し処理を行なう。マイクロプログラムはマイクログロ
グラムシーケンサ１（）で発生するマイクロプログラム
アドレスを使ってマイクロプログラムメモリ（ＲＯＭ）
１１から読出され、該マイクロプログラムはレジスタ１
２に転送きれて該レジスタ１２からマイクロプロセッサ
９にマイロインストラクションとして与えられる。レジ
スタ１２はマイクロプログラムの取込みでシーケンサ１
０への次のシーケンサアドレス及びインストラクション
等マイクロプロセッサ９に必要な情報を力える。シーケ
ンサＨ１はマイクロプログラムアドレスの発生にコンデ
ィションコード入−ｈマル千プレクサＶ（の４’Ｍ ＝
ｋＭ ｌ、 ｕｖ込み、このマルチプレクサ１３はレジ
スタ１２からの状態検出制御によって出力を切換える。
パラメータ用メモリ（ＲＡ Ｍ ） １４はデータバス
６から取込んだアドレス、データ、コントロール信号の
一時記憶を行なうなどマイクロプロセッサ９の処理に必
要なデータを格納しておく。
６から取込んだアドレス、データ、コントロール信号の
一時記憶を行なうなどマイクロプロセッサ９の処理に必
要なデータを格納しておく。
こうした構成のコントローラ３は第３図に示すフローチ
ャートに従った制御をする。マイクロプロセッサ９は運
転開始でメモリユニット４のメモリ構成、型式１台数の
読取シをする（ステップＳ１）。例えばユニット４が何
ＭＢメモリジュールを何枚実装したものを何台で構成し
ているかを設定スイッチ等から読取る。次にプロセッサ
９はレジスタ１２や内部レジスタ等のイニシやライズを
しだ後（ステップ８２）、ＣＰＵパスドライバ／レシー
バ５にコンピュータ１からのアクセスがあったか否かを
マルチプレクサ１３によりポーリングスキャンする（ス
テップＳ３）。この状態でコンピュータ１からのアクセ
スがあったことを１誠すると、ドライバ／レシーバ５を
介したアクセスの内科を判断しくステップＳ４）、ステ
ップ５で咳アクセス内容が磁気ディスク用アクセスレジ
スタからの胱出し要求の場合は、概当データをドライバ
／レシーバ５からコンピュータ１に対して送出した後に
ステップＳ３に戻る繰返しをし、該アクセス自答が磁気
ディスクの動作起動要求以外の書込み要求の場合はその
書込データをメモリ１４に収納し、ステップＳ３に戻る
。また、該°アクセス内容が磁気ディスクの動作起動豊
水の場合（ステップ８６）、プロセッサ９はコマンドレ
ジスタ（前述アクセスレジスタのうち動作起動ファンク
ション）のファンクション解析をしくステップ８７ ）
ｓ該コマンドが磁気ディスク装置特有のもの即ち半導
体ディスクには不要なコマンドのときには該コマンドに
対する無処理（ステップＳ８）で当該コマンドに対する
ファンクション終了処理をしくステップ８９）、この終
了処理にコンピュータ１への割込処理を必要とするとき
（ＩＥ）には１１１込処理でコンピュータ１への処理終
了を知らせるしくステップ８１０ ） 、割込処理不要
のときはそのままステップＳ３に戻る。なお、ステップ
Ｓ８におけるバスコマンドは、５ＥＬＥＣＴ、］）ＲＩ
ＶＥ、ＰＡＣＫＡＯＫＮＯＷｌ’ｔＩＤＧＥ、Ｄ）ＬＩ
ＶＥ Ｃ！ＬＥＡＩＬ。
ャートに従った制御をする。マイクロプロセッサ９は運
転開始でメモリユニット４のメモリ構成、型式１台数の
読取シをする（ステップＳ１）。例えばユニット４が何
ＭＢメモリジュールを何枚実装したものを何台で構成し
ているかを設定スイッチ等から読取る。次にプロセッサ
９はレジスタ１２や内部レジスタ等のイニシやライズを
しだ後（ステップ８２）、ＣＰＵパスドライバ／レシー
バ５にコンピュータ１からのアクセスがあったか否かを
マルチプレクサ１３によりポーリングスキャンする（ス
テップＳ３）。この状態でコンピュータ１からのアクセ
スがあったことを１誠すると、ドライバ／レシーバ５を
介したアクセスの内科を判断しくステップＳ４）、ステ
ップ５で咳アクセス内容が磁気ディスク用アクセスレジ
スタからの胱出し要求の場合は、概当データをドライバ
／レシーバ５からコンピュータ１に対して送出した後に
ステップＳ３に戻る繰返しをし、該アクセス自答が磁気
ディスクの動作起動要求以外の書込み要求の場合はその
書込データをメモリ１４に収納し、ステップＳ３に戻る
。また、該°アクセス内容が磁気ディスクの動作起動豊
水の場合（ステップ８６）、プロセッサ９はコマンドレ
ジスタ（前述アクセスレジスタのうち動作起動ファンク
ション）のファンクション解析をしくステップ８７ ）
ｓ該コマンドが磁気ディスク装置特有のもの即ち半導
体ディスクには不要なコマンドのときには該コマンドに
対する無処理（ステップＳ８）で当該コマンドに対する
ファンクション終了処理をしくステップ８９）、この終
了処理にコンピュータ１への割込処理を必要とするとき
（ＩＥ）には１１１込処理でコンピュータ１への処理終
了を知らせるしくステップ８１０ ） 、割込処理不要
のときはそのままステップＳ３に戻る。なお、ステップ
Ｓ８におけるバスコマンドは、５ＥＬＥＣＴ、］）ＲＩ
ＶＥ、ＰＡＣＫＡＯＫＮＯＷｌ’ｔＩＤＧＥ、Ｄ）ＬＩ
ＶＥ Ｃ！ＬＥＡＩＬ。
ＵＮＬＯＡＤ、８’ｌ’ＡＲＴ８ＰＩＮＩ）ＬＥ、ＲＪ
＋；０ＡＬＩＥＲＡＩＩＩＥ、ＯＦＦ ＳＥＴ、’ＷＲ
ＩＴＥ ＨＥＡＩ）ＩＮ’Ｌ等力（ある。
＋；０ＡＬＩＥＲＡＩＩＩＥ、ＯＦＦ ＳＥＴ、’ＷＲ
ＩＴＥ ＨＥＡＩ）ＩＮ’Ｌ等力（ある。
ファンクション解析（ステップＳ７）において、コマン
ドファンクションがヘッドシーク（ＳＪＩ月ＮＫ）、デ
ータ 胱出しくＲＥＡＤ）、データ書込み（ＷＲＩ ’
ｌ’ Ｅ ）、ヘッダデータ読取シ（）ｔＥＡ、Ｄ Ｈ
ＥＡＩ） Ｅ Ｒ）、曹込みチェック（ＷＲＩＴＥ Ｃ
ＨＤＯＫ）の場合に（ステップ８１１）、該コマンドの
設定アドレス等の正当性チェックをしてその異割にはヘ
ッドシークと同じにファンクション終了処理（Ｓ９）に
戻り（ステップ８１２） 、ヘッダデータ読取りには磁
気ディスクのヘッダと同じ内科をプロセッサ９がｉ’、
ｎの一ヒ作り出してｃ ｐ ｕパスに１）ΔＩＡ動作で
送出しくステップ８１３）ファンクション終了処理（Ｓ
９）に戻る。
ドファンクションがヘッドシーク（ＳＪＩ月ＮＫ）、デ
ータ 胱出しくＲＥＡＤ）、データ書込み（ＷＲＩ ’
ｌ’ Ｅ ）、ヘッダデータ読取シ（）ｔＥＡ、Ｄ Ｈ
ＥＡＩ） Ｅ Ｒ）、曹込みチェック（ＷＲＩＴＥ Ｃ
ＨＤＯＫ）の場合に（ステップ８１１）、該コマンドの
設定アドレス等の正当性チェックをしてその異割にはヘ
ッドシークと同じにファンクション終了処理（Ｓ９）に
戻り（ステップ８１２） 、ヘッダデータ読取りには磁
気ディスクのヘッダと同じ内科をプロセッサ９がｉ’、
ｎの一ヒ作り出してｃ ｐ ｕパスに１）ΔＩＡ動作で
送出しくステップ８１３）ファンクション終了処理（Ｓ
９）に戻る。
ステップ８１２での正当性チェック終了した絖出し、畳
込み、書込みチェック命令についてはプロセッサ９はコ
ンピュータ１からの磁気ディスクアドレスをメモリユニ
ット４のメモリ実アドレスに変換する（ステップＳ １
４ ）。この変換はマイクロプログラムメモリ１１の内
容によってステップＳ１のメモリ構成から判断して行な
うもので、磁気ディスクアドレスにはプリアンプル、ポ
ストアンブルやＩＤフィールドのデータアドレス等のセ
クタ認ｉｉ４用データが存在するのに対してメモリユニ
ット４にはそれらのデータを年輩にした実データのみを
記録／再生すれば良いことに由る。
込み、書込みチェック命令についてはプロセッサ９はコ
ンピュータ１からの磁気ディスクアドレスをメモリユニ
ット４のメモリ実アドレスに変換する（ステップＳ １
４ ）。この変換はマイクロプログラムメモリ１１の内
容によってステップＳ１のメモリ構成から判断して行な
うもので、磁気ディスクアドレスにはプリアンプル、ポ
ストアンブルやＩＤフィールドのデータアドレス等のセ
クタ認ｉｉ４用データが存在するのに対してメモリユニ
ット４にはそれらのデータを年輩にした実データのみを
記録／再生すれば良いことに由る。
ステップ８１４で形成されたアドレスデータに従って、
プロセッサ９は転送データ数が１セクタ分より多いか少
ないかを判定しながら（ステップ５１５）、１セクタ分
のＤＭＡ転送によってコンピュータ１とメモリユニット
４間のデータ転送（胱出し、曹込み、畳込みチェック）
を行なわせる（ステップＳ ｌｔｊ ）。そして、■セ
クタ分のデータ転送が行なわれると、セクタ光足コント
ロールを行なつ（ステップＳ １７ ）。このステップ
８１７は、磁気ディスクへの杏込み時に１セクタ全部に
データ畳込みをしないで一部査込みする場合があり、こ
の一部男込みに残りの部分に論ｊ、ｔ１！“（）″を充
足する。
プロセッサ９は転送データ数が１セクタ分より多いか少
ないかを判定しながら（ステップ５１５）、１セクタ分
のＤＭＡ転送によってコンピュータ１とメモリユニット
４間のデータ転送（胱出し、曹込み、畳込みチェック）
を行なわせる（ステップＳ ｌｔｊ ）。そして、■セ
クタ分のデータ転送が行なわれると、セクタ光足コント
ロールを行なつ（ステップＳ １７ ）。このステップ
８１７は、磁気ディスクへの杏込み時に１セクタ全部に
データ畳込みをしないで一部査込みする場合があり、こ
の一部男込みに残りの部分に論ｊ、ｔ１！“（）″を充
足する。
１セクタ分のデータ転送佼、プロセッサ９は岨り訂正コ
ードコントローラ８による１ｃ ｃ ｃデータの付加（
書込みの場合）父は１６０ Ｃデータのチェック（胱出
しの場合）を行なわせ（ステップ５１８）、該ｈｉ ０
０ ｙ−夕についての囮りのイＪ無をチェックしくステ
ップ８１９ ） 、エラー包ｔしのときには転送データ
のワードカウンタが零か否かをチェックしくステップｓ
２０ ） 、苓でないときにはステップＳ１５に戻っ
て次のセクタに相当するデータ転送を行なわせ、零のと
きには転送終了の終了処理（Ｓ９）に入る。エラーチェ
ック（８１９）でＥＯＯデータによるエラーがあるとき
、データ転送を停止して再転送の終了処理（Ｓ９）に戻
す（ステップ５２１）。
ードコントローラ８による１ｃ ｃ ｃデータの付加（
書込みの場合）父は１６０ Ｃデータのチェック（胱出
しの場合）を行なわせ（ステップ５１８）、該ｈｉ ０
０ ｙ−夕についての囮りのイＪ無をチェックしくステ
ップ８１９ ） 、エラー包ｔしのときには転送データ
のワードカウンタが零か否かをチェックしくステップｓ
２０ ） 、苓でないときにはステップＳ１５に戻っ
て次のセクタに相当するデータ転送を行なわせ、零のと
きには転送終了の終了処理（Ｓ９）に入る。エラーチェ
ック（８１９）でＥＯＯデータによるエラーがあるとき
、データ転送を停止して再転送の終了処理（Ｓ９）に戻
す（ステップ５２１）。
以上壕での処理から、コンピュータからは（ｆｌ気ディ
スク装置に対するものと同じアクセスモードで情報授受
の要求を行なわせるが、コントローラ３によってディス
クに固有のコントロールを省略して）Ｕちにデータ転送
を可能にする。
スク装置に対するものと同じアクセスモードで情報授受
の要求を行なわせるが、コントローラ３によってディス
クに固有のコントロールを省略して）Ｕちにデータ転送
を可能にする。
次に、メモリユニット４を旺ａＩに説明する。ユニット
４はメモリユニットコントローラ１５トメモリパス１６
と該バス１６でコントローラ１５と結合される複数の半
導体メモリアレー１７＋〜１７ｎで構成される。
４はメモリユニットコントローラ１５トメモリパス１６
と該バス１６でコントローラ１５と結合される複数の半
導体メモリアレー１７＋〜１７ｎで構成される。
第４図はメモリユニットコントローラｌｉ５のブロック
図を示す。コントローラ３がら与えるアドレスデータは
アドレスコントローラ】８に与えられ、絖出し、書込み
データはワード岨シ訂正コードコントローラ１９に与え
られる。アドレスコントローラ１８は該アドレスデータ
からメモリアレー１７＋〜１７ｎに割振られる。エリア
を該アレーボードから選択する信号を形成してアドレス
データと共に発生する。コントローラ１９は転送データ
（胱出し、讐（込み、曹込みチェック）にワード削正コ
ード（ｗ Ｏ１１，］） ｐ、 ００ ）を付加又はチ
ェック［７て岨りが発生した場合は自動ｄｊ止処理をし
てメモリアレ−１７＋ −１７ｎ又はコントローラ３と
の間のデータ転送イし−する。制御イぽ呼発生）；診２
（１はメモリアレ−１７１〜１７ｎへのデータ書込み、
読出しに必要なコントロール信号を発生し、例えばメモ
リにダイナミックＲＡＭを使用した時の行アドレススト
ローブ（ＲＡＳ）、列アドレスストローブ（ＯＡ８）、
ライトイネーブル（ＷＥ）％ ドライブイネーブル（Ｄ
ＲＥＮ）を発生する。シーケンスコントローラ２１は１
８〜２０の各部の入出力動作順序、タイミング発生のた
めのシーケンス制御を行なう。
図を示す。コントローラ３がら与えるアドレスデータは
アドレスコントローラ】８に与えられ、絖出し、書込み
データはワード岨シ訂正コードコントローラ１９に与え
られる。アドレスコントローラ１８は該アドレスデータ
からメモリアレー１７＋〜１７ｎに割振られる。エリア
を該アレーボードから選択する信号を形成してアドレス
データと共に発生する。コントローラ１９は転送データ
（胱出し、讐（込み、曹込みチェック）にワード削正コ
ード（ｗ Ｏ１１，］） ｐ、 ００ ）を付加又はチ
ェック［７て岨りが発生した場合は自動ｄｊ止処理をし
てメモリアレ−１７＋ −１７ｎ又はコントローラ３と
の間のデータ転送イし−する。制御イぽ呼発生）；診２
（１はメモリアレ−１７１〜１７ｎへのデータ書込み、
読出しに必要なコントロール信号を発生し、例えばメモ
リにダイナミックＲＡＭを使用した時の行アドレススト
ローブ（ＲＡＳ）、列アドレスストローブ（ＯＡ８）、
ライトイネーブル（ＷＥ）％ ドライブイネーブル（Ｄ
ＲＥＮ）を発生する。シーケンスコントローラ２１は１
８〜２０の各部の入出力動作順序、タイミング発生のた
めのシーケンス制御を行なう。
これら１８〜２１から成るメモリコントローラ１５はメ
モリユニットのメモリパス１６を介してメモリアレー１
７１〜１７ｎと結合され各メモリアレーのアドレス指定
とデータ書込み、続出しの制＠１をする。
モリユニットのメモリパス１６を介してメモリアレー１
７１〜１７ｎと結合され各メモリアレーのアドレス指定
とデータ書込み、続出しの制＠１をする。
ここで、コントローラ１９にもｉ＠２図に示すようなデ
ータバッファを１ワード分有し、メモリアレー１７１〜
１７ｎから読出したデータの一時記憶又はコントローラ
３側からの書込みデータの一時記憶をし、読出し、誉込
み指令に応じて人出力制御される。
ータバッファを１ワード分有し、メモリアレー１７１〜
１７ｎから読出したデータの一時記憶又はコントローラ
３側からの書込みデータの一時記憶をし、読出し、誉込
み指令に応じて人出力制御される。
従って、コンピュータｌからメモリユニット４へのデー
タ書込み又はメモリユニット４からコンピュータ１への
データ続出しに、メモリユニット４及びコントローラ３
に１ワ一ド分のデータバッファ（第２図）を有して該バ
ッファでの一時記憶がなされ、これによＦ）ＤＭＡデー
タ続出しに同型ｊ性を確保しながら高速転送を可能にす
る。これを以下に詳細に説明する。
タ書込み又はメモリユニット４からコンピュータ１への
データ続出しに、メモリユニット４及びコントローラ３
に１ワ一ド分のデータバッファ（第２図）を有して該バ
ッファでの一時記憶がなされ、これによＦ）ＤＭＡデー
タ続出しに同型ｊ性を確保しながら高速転送を可能にす
る。これを以下に詳細に説明する。
データ転送は前述゛までのことからコンピュータ１とコ
ントローラ３とメモリユニット４の経路で行なわれるが
、コントローラ３ｔまデークシ４込み、ｌｉｒ。
ントローラ３とメモリユニット４の経路で行なわれるが
、コントローラ３ｔまデークシ４込み、ｌｉｒ。
出しに飾気ディスク装置のアドレスからメモリユニット
の実アドレスに変換（第２図のステップＳ１４ ）する
ことからメモリユニット４にはデータは必ずシーケンシ
ャルなメモリアドレスへのアクセスで行なわれる。この
ため、コンピュータ１側へのデータ続出しには毎回のデ
ータ転送に先立って半導体メモリユニットに対して１つ
先のアドレスへリードアクセスするアドレス変換をし、
その前に読出されたデータはコントローラ３に設けるバ
ッファに一時記憶しておくことでコントローラがリード
アクセス中に該バッファのデータをコンピュータ１側が
胱出すという並行処理によってデータ転送速度を向上さ
せる。このようすは第５図（Ａ）にバッファを持たない
場合、第５嫡出）にバッファを持つ場合で示し、第５図
Ｃ）ではコンピュータ側のアクセス（矢印）で半導体メ
モリユニットからｌワード（データＮ）続出しく同図ｂ
）、該データＮをコンピュータ側に転送してコンピュー
タ側に読取る（同図ａ）という１ｊ返しで転送時間Ｉｌ
＋、はメモリユニットとコンピュータの両方のル°ｃ出
しに必沙な時間和になる。これに対して、本発明てはコ
ントローラとメモリユニットに１ワードバツフアを南す
るため、第５図山）に示すように胱出しアクセスにメモ
リユニットからの続出し中にその前にコント１−ラパッ
ファに続出している１つ前のデータをコンピュータに読
取ることができ、転送時間Ｔ２はメモリユニットからコ
ントローラへの転送又はコントローラからコンピュータ
への転送のうち長い方の時間にまで低減、シ、例えば時
間り蔦のＰＬ＃ま半分に低減できる。
の実アドレスに変換（第２図のステップＳ１４ ）する
ことからメモリユニット４にはデータは必ずシーケンシ
ャルなメモリアドレスへのアクセスで行なわれる。この
ため、コンピュータ１側へのデータ続出しには毎回のデ
ータ転送に先立って半導体メモリユニットに対して１つ
先のアドレスへリードアクセスするアドレス変換をし、
その前に読出されたデータはコントローラ３に設けるバ
ッファに一時記憶しておくことでコントローラがリード
アクセス中に該バッファのデータをコンピュータ１側が
胱出すという並行処理によってデータ転送速度を向上さ
せる。このようすは第５図（Ａ）にバッファを持たない
場合、第５嫡出）にバッファを持つ場合で示し、第５図
Ｃ）ではコンピュータ側のアクセス（矢印）で半導体メ
モリユニットからｌワード（データＮ）続出しく同図ｂ
）、該データＮをコンピュータ側に転送してコンピュー
タ側に読取る（同図ａ）という１ｊ返しで転送時間Ｉｌ
＋、はメモリユニットとコンピュータの両方のル°ｃ出
しに必沙な時間和になる。これに対して、本発明てはコ
ントローラとメモリユニットに１ワードバツフアを南す
るため、第５図山）に示すように胱出しアクセスにメモ
リユニットからの続出し中にその前にコント１−ラパッ
ファに続出している１つ前のデータをコンピュータに読
取ることができ、転送時間Ｔ２はメモリユニットからコ
ントローラへの転送又はコントローラからコンピュータ
への転送のうち長い方の時間にまで低減、シ、例えば時
間り蔦のＰＬ＃ま半分に低減できる。
ナオ、コントローラ３に設ける１ワードバッツアは複数
ワードの容量を持つＦＩＦＯバッファ方式も考えられる
が、メモリュニツ） １（１１での制御が複雑になるた
め、１ワ一ドバツフア方式の方が好ましい。
ワードの容量を持つＦＩＦＯバッファ方式も考えられる
が、メモリュニツ） １（１１での制御が複雑になるた
め、１ワ一ドバツフア方式の方が好ましい。
また、実施例において、半導体ディスク装置を複数のコ
ンピュータの共有メモリとしてシステム構成する場合、
この場合にメモリユニットコントローラ１５にクロスコ
ール機能を付加して実現され、各メモリコントローラ３
に夫々１ワードバツフアを具えて実施例と同様の転送処
理による転送速度向上を図ることができる。
ンピュータの共有メモリとしてシステム構成する場合、
この場合にメモリユニットコントローラ１５にクロスコ
ール機能を付加して実現され、各メモリコントローラ３
に夫々１ワードバツフアを具えて実施例と同様の転送処
理による転送速度向上を図ることができる。
（発明の効果）
以上のとおり、本発明はコンピュータは磁気ディスク装
置に対するアクセスと同じにしなから磁気ディスクに固
有の各種処理を省略したデータ授受を可能としてアクセ
スタイムを低減し、これに加えてコントローラ３とメモ
リユニット４に夫々１ワードバツフアを設けてデータ読
出しにコンピュータメモリユニットの並列処理をｅｉｆ
能にして簡単な副側１でアクセスタイムの一層の低減を
図ることができる。
置に対するアクセスと同じにしなから磁気ディスクに固
有の各種処理を省略したデータ授受を可能としてアクセ
スタイムを低減し、これに加えてコントローラ３とメモ
リユニット４に夫々１ワードバツフアを設けてデータ読
出しにコンピュータメモリユニットの並列処理をｅｉｆ
能にして簡単な副側１でアクセスタイムの一層の低減を
図ることができる。
第１図は本発明の一実施例を示すブロック図、第２図は
第１図におけるコントローラ５，７に持つバッファ回路
図、第３図は第１図におけるコントローラ３の制ＴＩ＠
１フローチャート、第４図は第１のデータ絖出処月」を
説明するだめのタイムチャートである。 １・・・中央処理装置（コンピュータ）、２・・・ＣＰ
Ｕバス、３Φ・・コントローラ、４・・・半導体メモリ
ユニット、５・・・ＯＰＵバスドライバ／レシーバ、６
・・・内部データバス、７・・・メモリユニットトライ
バ／レシーバコントローラ、８・・・誤り１丁正コート
°コントローラ、９・・・マイクロプロセッサ、１０・
・・マイクロプログラムシーケンサ、１１−１トマイク
ロプログラムメモリ、１２−・・レジスタ、１３・・・
コンディションコード入力マルチプレクサ、１４・・・
パラメータ用メモリ、１５・・拳メモリユニットコント
ローラ、１６・・・メモリバス、１７＋。 １７ｎ・・・半導体メモリアレー、 １８・・・アドレ
スコントローラ、１９・・・ワード誤シ訂正コードコン
トローラ、２０・・・制御信号発生器、２１・・争シー
ケンスコントローラ。 第４図 第５図（Ａ）
第１図におけるコントローラ５，７に持つバッファ回路
図、第３図は第１図におけるコントローラ３の制ＴＩ＠
１フローチャート、第４図は第１のデータ絖出処月」を
説明するだめのタイムチャートである。 １・・・中央処理装置（コンピュータ）、２・・・ＣＰ
Ｕバス、３Φ・・コントローラ、４・・・半導体メモリ
ユニット、５・・・ＯＰＵバスドライバ／レシーバ、６
・・・内部データバス、７・・・メモリユニットトライ
バ／レシーバコントローラ、８・・・誤り１丁正コート
°コントローラ、９・・・マイクロプロセッサ、１０・
・・マイクロプログラムシーケンサ、１１−１トマイク
ロプログラムメモリ、１２−・・レジスタ、１３・・・
コンディションコード入力マルチプレクサ、１４・・・
パラメータ用メモリ、１５・・拳メモリユニットコント
ローラ、１６・・・メモリバス、１７＋。 １７ｎ・・・半導体メモリアレー、 １８・・・アドレ
スコントローラ、１９・・・ワード誤シ訂正コードコン
トローラ、２０・・・制御信号発生器、２１・・争シー
ケンスコントローラ。 第４図 第５図（Ａ）
Claims (1)
- 中央処理装置にバス結合されたメモリコントローラと、
記憶袋累として半導体メモリを持ち上目Ｕ２メモリコン
トローラにバス結合された半畳体メモリユニットとを含
み、上Ｖピ中央処理装置ａからは磁気ディスク装（イに
ｋＪするのと同じアクセスモードで上記メモリユニット
との間の情報４父受要求を出力させ、この要求に一ト記
メモリコントローラは中火処」」装置に固翁のアクセス
コントロール信−けに対する応答情報を与え半導体メモ
リユニットには半導体メモリの畳込み、抗出しに必安な
データのみを与えて該メモリユニットと中央処理装置間
のデータ転送制御をする構成の補助記憶装置にνいて、
上６己メモリコントローラには中央処理装置と半導体メ
モリユニット間のデータ転送に少なくとも１ワードのデ
ータバッファを設け、上記半導体メモリユニットは読出
し／書込みデータの１ワ一ド分データバッファを設け、
該メモリユニットがナー タ続出し中にメモリコントロ
ーラのデータバッファ記憶するデータを中央処理装（ｄ
に睡出す並列転送制御をすることを特徴とする補助記憶
装置６゜
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59033801A JPS60178564A (ja) | 1984-02-24 | 1984-02-24 | 補助記憶装置 |
| US06/704,520 US4896262A (en) | 1984-02-24 | 1985-02-22 | Emulation device for converting magnetic disc memory mode signal from computer into semiconductor memory access mode signal for semiconductor memory |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59033801A JPS60178564A (ja) | 1984-02-24 | 1984-02-24 | 補助記憶装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60178564A true JPS60178564A (ja) | 1985-09-12 |
Family
ID=12396574
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59033801A Pending JPS60178564A (ja) | 1984-02-24 | 1984-02-24 | 補助記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60178564A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62298827A (ja) * | 1986-06-19 | 1987-12-25 | Hitachi Maxell Ltd | 半導体フアイルメモリ制御装置 |
| JPS63101942A (ja) * | 1986-10-20 | 1988-05-06 | Hitachi Ltd | 情報処理装置 |
| EP0618535A3 (en) * | 1989-04-13 | 1995-03-08 | Sundisk Corp | EEPROM card with replacement of faulty memory cells. |
| JPH0844504A (ja) * | 1995-07-13 | 1996-02-16 | Hitachi Maxell Ltd | 半導体ファイルメモリ装置 |
| US7190617B1 (en) | 1989-04-13 | 2007-03-13 | Sandisk Corporation | Flash EEprom system |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4953342A (ja) * | 1972-09-27 | 1974-05-23 | ||
| JPS5745639A (en) * | 1980-08-29 | 1982-03-15 | Fujitsu Ltd | Data transfer control system |
| JPS58189750A (ja) * | 1982-04-27 | 1983-11-05 | Sony Corp | メモリ装置 |
-
1984
- 1984-02-24 JP JP59033801A patent/JPS60178564A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4953342A (ja) * | 1972-09-27 | 1974-05-23 | ||
| JPS5745639A (en) * | 1980-08-29 | 1982-03-15 | Fujitsu Ltd | Data transfer control system |
| JPS58189750A (ja) * | 1982-04-27 | 1983-11-05 | Sony Corp | メモリ装置 |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62298827A (ja) * | 1986-06-19 | 1987-12-25 | Hitachi Maxell Ltd | 半導体フアイルメモリ制御装置 |
| JPS63101942A (ja) * | 1986-10-20 | 1988-05-06 | Hitachi Ltd | 情報処理装置 |
| EP1031992A2 (en) * | 1989-04-13 | 2000-08-30 | SanDisk Corporation | Flash EEPROM system |
| US5602987A (en) * | 1989-04-13 | 1997-02-11 | Sandisk Corporation | Flash EEprom system |
| US5671229A (en) * | 1989-04-13 | 1997-09-23 | Sandisk Corporation | Flash eeprom system with defect handling |
| US5862080A (en) * | 1989-04-13 | 1999-01-19 | Sandisk Corporation | Multi-state flash EEprom system with defect handling |
| US5877986A (en) * | 1989-04-13 | 1999-03-02 | Sandisk Corporation | Multi-state Flash EEprom system on a card that includes defective cell substitution |
| US5936971A (en) * | 1989-04-13 | 1999-08-10 | Sandisk Corporation | Multi-state flash EEprom system with cache memory |
| EP0618535A3 (en) * | 1989-04-13 | 1995-03-08 | Sundisk Corp | EEPROM card with replacement of faulty memory cells. |
| US6373747B1 (en) | 1989-04-13 | 2002-04-16 | Sandisk Corporation | Flash EEprom system |
| EP1031992A3 (en) * | 1989-04-13 | 2003-08-13 | SanDisk Corporation | Flash EEPROM system |
| US7190617B1 (en) | 1989-04-13 | 2007-03-13 | Sandisk Corporation | Flash EEprom system |
| JPH0844504A (ja) * | 1995-07-13 | 1996-02-16 | Hitachi Maxell Ltd | 半導体ファイルメモリ装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4896262A (en) | Emulation device for converting magnetic disc memory mode signal from computer into semiconductor memory access mode signal for semiconductor memory | |
| EP0375121A2 (en) | Method and apparatus for efficient DRAM control | |
| JPS60178564A (ja) | 補助記憶装置 | |
| JP2523715B2 (ja) | 磁気ディスク装置 | |
| EP0982661B1 (en) | System for connecting a computer to a plurality of I/O means | |
| US20010002481A1 (en) | Data access unit and method therefor | |
| JPS6331806B2 (ja) | ||
| US6269430B1 (en) | Method for controlling a process of writing data sent by a central processing unit to a memory by using a central processing unit interface | |
| JPS60178565A (ja) | 補助記憶装置 | |
| JPS63223822A (ja) | デイスク装置の制御方式 | |
| JP2768022B2 (ja) | メモリコントローラ | |
| JPH0370258B2 (ja) | ||
| JPS5985564A (ja) | デイスクコントロ−ル装置 | |
| JPS63157255A (ja) | 情報処理装置 | |
| JPH0571116B2 (ja) | ||
| JPS63228359A (ja) | デ−タ転送制御方式 | |
| JPS623455B2 (ja) | ||
| JPS61127025A (ja) | 光デイスク制御装置 | |
| JPS6068461A (ja) | メモリ多重アクセス装置 | |
| JPS61201368A (ja) | 画像情報転送装置 | |
| JPS6054050A (ja) | 情報処理装置 | |
| JPS5858757B2 (ja) | デ−タ記憶装置 | |
| JPS5855587B2 (ja) | 磁気バブル記憶装置のデ−タ転送方式 | |
| JPH0652516B2 (ja) | バス・インターフェース装置 | |
| JPS59117717A (ja) | 記憶装置の制御装置 |