JPH0844504A - 半導体ファイルメモリ装置 - Google Patents

半導体ファイルメモリ装置

Info

Publication number
JPH0844504A
JPH0844504A JP17727095A JP17727095A JPH0844504A JP H0844504 A JPH0844504 A JP H0844504A JP 17727095 A JP17727095 A JP 17727095A JP 17727095 A JP17727095 A JP 17727095A JP H0844504 A JPH0844504 A JP H0844504A
Authority
JP
Japan
Prior art keywords
control circuit
semiconductor memory
data
semiconductor
read
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP17727095A
Other languages
English (en)
Other versions
JP2857602B2 (ja
Inventor
Toshio Oshima
敏夫 大嶋
Yuji Akagi
祐司 赤木
Akito Sakamoto
章人 酒本
Kimitaka Koseki
公崇 小関
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Maxell Holdings Ltd
Original Assignee
Hitachi Maxell Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Maxell Ltd filed Critical Hitachi Maxell Ltd
Priority to JP7177270A priority Critical patent/JP2857602B2/ja
Publication of JPH0844504A publication Critical patent/JPH0844504A/ja
Application granted granted Critical
Publication of JP2857602B2 publication Critical patent/JP2857602B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

(57)【要約】 【目的】 異種システム間での互換性を高くし、アクセ
スタイムやデータ転送速度がともに高速でかつ耐環境性
に優れたものとする。 【構成】 半導体ファイルメモリ装置2はSCSIイン
ターフエースバス4によってホスト1と接続され、ホス
ト1からのSCSI標準コマンドで動作する。受信した
リード/ライトコマンドをマイクロプロセッサ6が解析
してDMAコントロール回路8に先頭アドレスと転送語
数を指示し、これに基づいてDMAコントロール回路8
は半導体メモリカード13でのリードまたはライトしよ
うとする領域での先頭から順次のセクタのアドレス情報
を発生する。このアドレス情報に基づいて、半導体メモ
リカード13でのリードまたはライトしょうとする領域
が先頭セクタからアクセスされ、この領域でのデータの
リードまたはライトが行なわれる。ホスト1,半導体メ
モリカード13間でデータはパラレル転送される。

Description

【発明の詳細な説明】 【0001】 【産業上の利用分野】本発明は、半導体メモリを用いた
ファイルメモリ装置に係り、特に、コンピュータの補助
記憶装置として使用されるフロッピーディスク装置やハ
ードディスク装置,磁気テープ記憶装置などと互換性を
保つことができるようにした半導体ファイルメモリ装置
に関する。 【0002】 【従来の技術】各種コンピュータシステムにおいては、
その補助記憶装置(外部記憶装置)として、フロッピー
ディスク装置やハードディスク装置,磁気テープ記憶装
置などが用いられている。これら記憶装置は、高温,高
湿あるいは振動などのある環境下では使用できないとい
う欠点がある。また、記憶媒体を移動または回転させ、
あるいはヘッドを移動させるためにモータなどの駆動部
を必要とするし、そのための消費電力も大きい。 【0003】また、データの書込みや読出しに要する時
間も大きく、例えば、フロッピーディスクでの平均アク
セス時間(=平均トラック移動時間+平均回転待ち時
間)は数十ミリ秒〜百数十ミリ秒、ハードディスクで
は、十数ミリ秒〜数十ミリ秒とかなりの長時間となって
いる。また、データ転送速度は、フロッピーディスクの
場合では、250Kbpsまたは500Kbps、ハードディス
クの場合では、現在最も広く使用されているドライブイ
ンタフェイスであるST506で5Mbpsである。 【0004】さらに、半導体メモリを実装したRAMデ
ィスク(半導体ディスク)は、アクセスタイムが数十マ
イクロ秒と上記フロッピーディスク装置やハードディス
ク装置と比べて格段に高速であるが、それが使用される
コンピュータシステムのハードウェア及びソフトウェア
に対して独立していない(固定されている)ため、異種
システム間の互換性がない(汎用性がない)という問題
があり、また、フロッピーディスクや磁気テープのよう
にコンピュータシステムから取り外して記憶内容を保持
するということができない。 【0005】一方、外部記憶装置やプリンタ,その他の
周辺機器とホストコンピュータとのインターフェースと
して、マルチタスク処理が簡単にできるSCSI(Small
Computer System Interface)が標準化され、このSC
SI対応の周辺機器が登場し始めている。これについて
は、「日経エレクトロニクス」1986.10.6(no.405)pp.
102-114で詳しく論じられている。 【0006】 【発明が解決しようとする課題】上記したように、コン
ピュータシステムの補助記憶装置として、フロッピーデ
ィスク装置やハードディスク装置はアクセスタイムが長
く、かつ使用条件にも制限があり、また、コンピュータ
システムとハードウェア的及びソフトウェア的に固定さ
れたRAMディスクでは、異種システム間での互換性と
保存性に欠けるという問題点があった。 【0007】本発明の目的は、かかる問題を解消し、異
種システム間でのハードウェア及びソフトウェアの互換
性が高く、アクセスタイムやデータ転送速度がともに高
速でかつ耐環境性に優れた半導体ファイルメモリ装置を
提供することにある。 【0008】 【課題を解決するための手段】上記目的を達成するため
に、本発明は、半導体メモリをメモリ手段とし、コンピ
ュータシステムとSCSIインターフェースバスを介し
て接続されており、該コンピュータシステムとの間でコ
マンドやデータの送受信を行なうSCSIプロトコルコ
ントロール回路と、該SCSIプロトコルコントロール
回路で受信された該コンピュータシステムからのコマン
ドを解析して該半導体メモリでの書込または読出領域の
先頭アドレスとセクタ数を指示するマイクロプロセッサ
と、該マイクロプロセッサからの該先頭アドレスとセク
タ数の指示情報に応じて該半導体メモリでの該書込また
は読出領域の順次のセクタのアドレス情報と書込または
読出制御信号を発生するDMAコントロール回路と、該
SCSIプロトコルコントロール回路と該半導体メモリ
との間に接続されたバスドライバと、該DMAコントロ
ール回路から該バスドライバを介して供給される該アド
レス情報に応じて該半導体メモリの書込アドレスまたは
読出アドレスを指定するアドレスデコード回路とを備え
ており、該DMAコントロール回路により、該半導体メ
モリのデータの書込み,読出しを行ない、かつ、該コン
ピュータシステムからのデータを該SCSIプロトコル
コントロール回路から該バスドライバを介して該半導体
メモリに転送し、該半導体メモリからの読出データを該
バスドライバを介して該SCSIプロトコルコントロー
ル回路に転送するようにする。 【0009】 【作用】ホストコンピュータと半導体ファイルメモリ装
置とのインターフェイスをSCSIに準拠したものとす
るとともに、SCSIプロトコル制御回路と半導体メモ
リ及び半導体メモリ制御回路でファイルメモリ装置を構
成することにより、互換性のある外部記憶装置を提供で
きる。 【0010】 【実施例】以下、本発明の実施例を図面を用いて説明す
る。 【0011】図1は本発明による半導体ファイルメモリ
装置の一実施例を説明するブロック図であって、1はホ
ストコンピュータ、2は半導体ファイルメモリ装置、3
は半導体ファイルメモリ装置用電源、4はSCSIイン
ターフェースバス、5はSCSIプロトコルコントロー
ル回路、6はマイクロプロセッサ、7はバスドライバ、
8はDMAコントロール回路、9は内部バス、10はデ
ータバス、11はアドレスバス、12は制御信号、13
は半導体メモリカード、14はアドレスデコード回路、
15は停電検出回路、16はメモリバックアップ電池で
ある。 【0012】同図において、ホストコンピュータ1と半
導体ファイルメモリ装置2とはSCSIインターフェー
スバス4により接続されており、半導体ファイルメモリ
装置2はホストコンピュータ1から送られてくるコマン
ドによって動作し、アドレスデコード回路14のアドレ
ス指定により、RAMボードRAM1〜RAMnが実装
された半導体メモリカード13をアクセスする。 【0013】上記コマンドはSCSIの標準コマンドで
あって、フォーマット(デバイスの初期化),ライト
(データの書込み),リード(データの読出し)などで
ある。 【0014】SCSIプロトコルコントロール回路5
は、ホストコンピュータ1とハンドシェイクを行ないな
がら、これらのコマンドを受信し、内部バス9を介して
マイクロプロセッサ6に与える。マイクロプロセッサ6
は受信したコマンドを解析し、アドレスデコード回路1
4を介して半導体メモリカード13のRAMをアクセス
するように制御する。 【0015】半導体メモリカード13への書込みデータ
の転送やこの半導体メモリカード13からの読出しデー
タの転送は、バスドライバ7を介して行なわれる。 【0016】また、停電検出回路15は、ホストコンピ
ュータ1側にある電源3からの給電が停止したときに、
これを検出し、半導体ファイルメモリ装置2側に備えた
バックアップ用の電池16への切換えを行なうものであ
る。 【0017】ここで、上記SCSIコマンドについて代
表例により概略を説明する。 【0018】(1)フォーマットコマンド ホストコンピュータ1を管理しているOS(オペレーテ
ィング・システム)にあったフォーマットに従って半導
体メモリカード13を初期化する命令であり、具体的に
は、ホストコンピュータ1からのフォーマットコマンド
を受けてマイクロプロセッサ6が初期化データを発生
し、このデータをバスドライバ7を経由して半導体メモ
リカード13に書込みを行なう。 【0019】(2)ライトコマンド データの書込みコマンドであり、ホストコンピュータ1
からの上記ライトコマンドに続いて送られてくるライト
データを半導体メモリカード13の所定のアドレスに書
き込む。この場合、この半導体ファイルメモリ装置2
は、フロッピーディスクドライブ、あるいはハードディ
スクドライブと同様の制御コマンドで動作するように構
成される。従って、半導体ファイルメモリ装置2は、上
記ディスク装置と同様のセクタ相当の単位でアドレスを
分割する。そして、書込みは、上記セクタ単位で連続書
込みを行なう。 【0020】この書込みを高速に行なうためには、DM
A(ダイレクト・メモリ・アクセス)転送を使用する。
このDMA転送を制御するのがDMAコントロール回路
8であり、マイクロプロセッサ6は、転送を行なう先頭
アドレスと転送語数をDMAコントロール回路8に指示
すると、これに基づいてDMAコントロール回路8が半
導体メモリカード13での書込領域の順次のセクタのア
ドレス情報と書込制御信号12とを発生し、バスドライ
バ7を介して半導体メモリカード13とアドレスデコー
ド回路14とに送る。アドレスデコード回路14は、こ
のアドレス情報により、半導体メモリカード13での書
込領域の順次のセクタのアドレスを指定し、これによ
り、ホストコンピュータ1からSCSIインターフェー
スバス4,SCSIプロトコルコントロール回路5,内
部バス9及びバスドライバ7を介してセクタ単位で順次
転送されるパラレルデータが、半導体メモリカード13
のアドレス指定されるセクタに順次書き込まれる。 【0021】(3)リードコマンド データの読出しコマンドであり、上記(2)で説明した
ライトコマンドとは逆に、半導体メモリカード13の記
憶データをDMA転送で、即ち、DMAコントロール回
路8で発生する半導体メモリカード13の読出領域の順
次のセクタのアドレス情報と読出制御信号12とによ
り、半導体メモリカード13のこの読出領域の順次のセ
クタからセクタ単位でパラレルにデータが読み出され、
バスドライバ7,内部バス9,SCSIプロトコルコン
トロール回路5及びSCSIインターフェースバス4を
介してダイレクトにホストコンピュータ1に転送する。 【0022】このようにして、半導体メモリカード13
のアクセスを高速にでき、その結果、ホストコンピュー
タ1と半導体メモリカード13との間のデータ転送もS
CSIにあわせて高速化できる。 【0023】図2は本発明による半導体ファイルメモリ
装置の他の実施例を示すブロック図であって、17はコ
ネクタ、17aは半導体メモリ制御回路側コンタクト、
17bは半導体メモリ側コンタクト、18は半導体ファ
イルメモリ、19は半導体メモリ制御回路、20は半導
体ファイルメモリ制御回路であり、図1に対応する部分
には同一符号をつけて重複する説明を省略する。 【0024】図2に示す半導体ファイルメモリ装置2
は、半導体メモリ制御回路19と半導体ファイルメモリ
18とをコネクタ17により分離可能にしたものであ
り、これ以外の点については、図1に示した実施例と同
様である。 【0025】この実施例は、半導体ファイルメモリ装置
2を構成するSCSIプロトコル制御回路5と、マイク
ロプロセッサ6とバスドライバ7及びDMAコントロー
ル回路8とからなる半導体メモリ制御回路19と、半導
体メモリカード13とアドレスデコード回路14と停電
検出回路15及びバックアップ電池16とからなる半導
体ファイルメモリ18とのうち、半導体ファイルメモリ
18をコネクタ17によりSCSIプロトコル制御回路
5と半導体メモリ制御回路19とからなる半導体ファイ
ルメモリ制御回路20に対してハードウェア的に分離
し、着脱可能にしたものである。 【0026】なお、このとき、電池16は半導体ファイ
ルメモリ18に設けられて、メモリバックアップとして
機能する。 【0027】このように構成することにより、1つの半
導体ファイルメモリ制御装置20に対して複数の半導体
ファイルメモリ18を使用することができるようにな
り、従来のフロッピーディスクのように、半導体ファイ
ルメモリ18を差し換え使用することができる。 【0028】図3はSCSIバスを用いた小型コンピュ
ータシステムに本発明による半導体ファイルメモリ装置
を適用した一具体例を説明するためのシステムブロック
図であって、21はホストコンピュータ(ホストシステ
ム),22はSCSIインターフエースバス、23はI
/Oコントローラ、24はハードディスク装置、25は
フロッピーディスク装置、26は磁気テープ装置、27
は半導体ファイルメモリ装置、28はプリンタ、29は
端末装置である。 【0029】同図において、各種周辺装置はSCSIイ
ンターフエースバス22を介してデイジーチェイスバス
上で接続されており、各周辺装置のI/Oコントローラ
23同士の通信をホストコンピュータの介在なしに可能
とし、マルチタスク処理を容易に実現している。また、
ホストシステム21を複数接続して、これら複数のホス
トシステム間で周辺装置を共有できるようにしている。 【0030】このようなシステムにおいて、本発明の半
導体ファイルメモリ装置27は、ハードディスク装置2
4やフロッピーディスク装置25と同様に、同一コマン
ドでデータの書込み,読出しができ、ハードディスク装
置24やフロッピーディスク装置25と同じ感覚で使用
することができるものである。 【0031】また、上記実施例では、半導体メモリカー
ドとして、RAMを用いたものを説明したが、本発明
は、これに限らず、ROMを用いた読出し専用のファイ
ルメモリを構成してもよいことはいうまでもない。 【0032】 【発明の効果】以上説明したように、本発明によれば、
従来採用されていたSASI(ShugartAssociates Syste
m Interface)によるもののようなホストバスの負担を
軽減するSCSIを小型コンピュータシステムの周辺装
置インターフェイスとするシステムにハードディスク,
フロッピーディスクの感覚で接続することができ、ファ
イルメモリ装置としての互換性が得られ、使い勝手のよ
い大容量のファイルメモリ装置として汎用性の高い外部
記憶装置を提供できる。 【0033】また、そのアクセスタイムも、DMAコン
トロール回路により、ハードディスクやフロッピーディ
スクと比べて高速(数十マイクロ秒)で、かつデータ転
送速度もSCSIに合わせて最大1.5MBPS(非同期),
4MBPS(同期)が可能となり、耐環境性の向上、低消費
電力化が実現できる。
【図面の簡単な説明】 【図1】本発明による半導体ファイルメモリ装置の一実
施例を説明するブロック図である。 【図2】本発明による半導体ファイルメモリ装置の他の
実施例を説明するブロック図である。 【図3】SCSIバスを用いた小型コンピュータシステ
ムに本発明による半導体ファイルメモリ装置を適用した
例を説明するためのシステムブロック図である。 【符号の説明】 1 ホストコンピュータ 2 半導体ファイルメモリ装置 3 電源 4 SCSIインターフエースバス 5 SCSIプロトコルコントロール回路 6 マイクロプロセッサ 7 バスドライバ 8 DMAコントロール回路 9 内部バス 10 データバス 11 アドレスバス 13 半導体メモリカード 14 アドレスデコード回路 15 停電検出回路 16 電池 17 コネクタ 18 半導体ファイルメモリ 19 半導体メモリ制御回路 20 半導体ファイルメモリ制御回路 23 I/Oコントローラ 24 ハードディスク装置 25 フロッピーディスク装置 26 磁気テープ装置 27 半導体ファイルメモリ装置 28 プリンタ 29 端末装置
───────────────────────────────────────────────────── フロントページの続き (72)発明者 小関 公崇 大阪府茨木市丑寅一丁目1番88号 日立マ クセル株式会社内

Claims (1)

  1. 【特許請求の範囲】 1.データのメモリ手段として半導体メモリを備え、コ
    ンピュータシステムに接続して、該コンピュータシステ
    ムからのデータを該半導体メモリに書き込み、また、該
    半導体メモリからデータを読み出して該コンピュータシ
    ステムに送るようにした半導体フアイルメモリ装置であ
    って、 該コンピュータシステムとSCSIインターフェースバ
    スを介して接続され、該コンピュータシステムとの間で
    コマンドやデータの送受信を行なうSCSIプロトコル
    コントロール回路と、 該SCSIプロトコルコントロール回路で受信された該
    コンピュータシステムからのコマンドを解析して、該半
    導体メモリでの書込または読出領域の先頭アドレスとセ
    クタ数を指示するマイクロプロセッサと、 該マイクロプロセッサからの該先頭アドレスとセクタ数
    の指示情報に応じて該半導体メモリでの該書込または読
    出領域の順次のセクタのアドレス情報と書込または読出
    制御信号を発生するDMAコントロール回路と、 該SCSIプロトコルコントロール回路と該半導体メモ
    リとの間に接続されたバスドライバと、 該DMAコントロール回路から該バスドライバを介して
    供給される該アドレス情報に応じて該半導体メモリの書
    込または読出アドレスを指定するアドレスデコード回路
    とを備えており、 該DMAコントロール回路により、該半導体メモリのデ
    ータの書込み,読出しを行ない、かつ、該コンピュータ
    システムからのデータを該SCSIプロトコルコントロ
    ール回路から該バスドライバを介して該半導体メモリに
    転送し、該半導体メモリからの読出データを該バスドラ
    イバを介して該SCSIプロトコルコントロール回路に
    転送することを特徴とする半導体フアイルメモリ装置。
JP7177270A 1995-07-13 1995-07-13 半導体ファイルメモリ装置 Expired - Fee Related JP2857602B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7177270A JP2857602B2 (ja) 1995-07-13 1995-07-13 半導体ファイルメモリ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7177270A JP2857602B2 (ja) 1995-07-13 1995-07-13 半導体ファイルメモリ装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP25089586A Division JPS63106035A (ja) 1986-10-23 1986-10-23 半導体フアイルメモリ装置

Publications (2)

Publication Number Publication Date
JPH0844504A true JPH0844504A (ja) 1996-02-16
JP2857602B2 JP2857602B2 (ja) 1999-02-17

Family

ID=16028126

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7177270A Expired - Fee Related JP2857602B2 (ja) 1995-07-13 1995-07-13 半導体ファイルメモリ装置

Country Status (1)

Country Link
JP (1) JP2857602B2 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57132256A (en) * 1981-02-09 1982-08-16 Sony Corp Memory device
JPS60178564A (ja) * 1984-02-24 1985-09-12 Meidensha Electric Mfg Co Ltd 補助記憶装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57132256A (en) * 1981-02-09 1982-08-16 Sony Corp Memory device
JPS60178564A (ja) * 1984-02-24 1985-09-12 Meidensha Electric Mfg Co Ltd 補助記憶装置

Also Published As

Publication number Publication date
JP2857602B2 (ja) 1999-02-17

Similar Documents

Publication Publication Date Title
US6131132A (en) High performance peripheral interface
US5996045A (en) IDE disk drive arrangement that combines the capacity of a master drive and slave drive while hiding the presence of slave drive to a host computer
EP1517247B1 (en) Data transfer interface
JPS58211359A (ja) 磁気デイスク装置
KR100274742B1 (ko) 하드디스크드라이브의초기화복사방법및그복사장치
JP4846908B2 (ja) ディジタルデータプレーヤーの相対アドレス割り当て装置及びその割り当て方法
JP2857602B2 (ja) 半導体ファイルメモリ装置
JPH08221312A (ja) メモリカード装置
US20040128457A1 (en) Disk drive with copy function
JPH1185413A (ja) 記録装置
JPS63106035A (ja) 半導体フアイルメモリ装置
JP2918036B2 (ja) ポータブルストレージ装置
JPH11175261A (ja) ディスクの制御方法
JP2000306389A (ja) 不揮発性半導体メモリを用いた記憶装置
JPH1027154A (ja) 電子機器に内蔵されたscsi機器の制御方法
JPH1125571A (ja) デイスクアレイ装置及びデイスクアレイ装置の立ち上げ方法
JP3456234B2 (ja) ターゲット装置
JPH0863396A (ja) ディスクキャッシュ装置
JPH09282102A (ja) 磁気ディスク制御装置
JPH04367022A (ja) 端末装置のメモリ制御方法
JPH0719194B2 (ja) 端末装置の制御方式
JPH0329162A (ja) 光ディスク装置
JPH04247514A (ja) 端末装置の付加メモリ制御方式
JPH0272468U (ja)
JPH06251492A (ja) 磁気ディスク装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19981110

LAPS Cancellation because of no payment of annual fees