JPH09114674A - ハードディスク装置 - Google Patents
ハードディスク装置Info
- Publication number
- JPH09114674A JPH09114674A JP7292058A JP29205895A JPH09114674A JP H09114674 A JPH09114674 A JP H09114674A JP 7292058 A JP7292058 A JP 7292058A JP 29205895 A JP29205895 A JP 29205895A JP H09114674 A JPH09114674 A JP H09114674A
- Authority
- JP
- Japan
- Prior art keywords
- hard disk
- central processing
- processing unit
- disk device
- hdd
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Memory System (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Stored Programmes (AREA)
Abstract
(57)【要約】
【課題】 プログラムの修正・変更等に柔軟に対応可能
な低コストの情報処理システムを構築することができる
ハードディスク装置を提供する。 【解決手段】 ホストコンピュータとＨＤＤ１２との間
のインターフェースをハードディスクＩ／Ｆでなくメモ
リＩ／Ｆとして構成するとともに、ホストコンピュータ
のリセットアドレスをＨＤＤ１２のアドレス空間に割り
当て、リセット直後におけるホストコンピュータからの
アクセスに対して、ＨＤＤ１２の側ではディスク媒体２
４上に記録されたブート用プログラムをキャッシュメモ
リ２１上に移送し、ホストコンピュータからアクセス可
能となるように構成する。これにより、ホストコンピュ
ータはＨＤＤ１２のみを用いてブート動作を実行するこ
とが可能となる。
な低コストの情報処理システムを構築することができる
ハードディスク装置を提供する。 【解決手段】 ホストコンピュータとＨＤＤ１２との間
のインターフェースをハードディスクＩ／Ｆでなくメモ
リＩ／Ｆとして構成するとともに、ホストコンピュータ
のリセットアドレスをＨＤＤ１２のアドレス空間に割り
当て、リセット直後におけるホストコンピュータからの
アクセスに対して、ＨＤＤ１２の側ではディスク媒体２
４上に記録されたブート用プログラムをキャッシュメモ
リ２１上に移送し、ホストコンピュータからアクセス可
能となるように構成する。これにより、ホストコンピュ
ータはＨＤＤ１２のみを用いてブート動作を実行するこ
とが可能となる。
Description
【０００１】
【発明が属する技術分野】本発明は、バスインターフェ
ースを介して中央処理装置に接続されたハードディスク
装置に関する。
ースを介して中央処理装置に接続されたハードディスク
装置に関する。
【０００２】
【従来の技術】近年、ＣＰＵ（中央処理装置）とメモリ
部等からなる制御システムは極めて一般に見られる構成
となっているが、これらにシステムでは、データの大容
量化と低コストの要求がさらに高まっている。このよう
な要求に応えるため、従来は、システム立ち上げに必要
な最小限のプログラム（ＩＰＬ（イニシャル・プログラ
ム・ローダ）やブートプログラム、その他の各種の制御
プログラム）をマスクＲＯＭ（リード・オンリー・メモ
リ）に書き込んでおき、システム電源投入時あるいはリ
セット時に、ＣＰＵがこれらのＲＯＭにアクセスしてシ
ステムを起動する方式が多く採用されている。このよう
なシステムでは、システム内にＲＡＭ（ランダム・アク
セス・メモリ）を設けるとともに、大容量のデータやプ
ログラムはハードディスク装置等の外部記憶装置に格納
しておき、使用に際してこれをＲＡＭ（ランダム・アク
セス・メモリ）にロードして使用するようになってい
た。また、一般には、１チップＣＰＵ等を利用して、Ｃ
／Ｄを行うようにしているシステムもあった。
部等からなる制御システムは極めて一般に見られる構成
となっているが、これらにシステムでは、データの大容
量化と低コストの要求がさらに高まっている。このよう
な要求に応えるため、従来は、システム立ち上げに必要
な最小限のプログラム（ＩＰＬ（イニシャル・プログラ
ム・ローダ）やブートプログラム、その他の各種の制御
プログラム）をマスクＲＯＭ（リード・オンリー・メモ
リ）に書き込んでおき、システム電源投入時あるいはリ
セット時に、ＣＰＵがこれらのＲＯＭにアクセスしてシ
ステムを起動する方式が多く採用されている。このよう
なシステムでは、システム内にＲＡＭ（ランダム・アク
セス・メモリ）を設けるとともに、大容量のデータやプ
ログラムはハードディスク装置等の外部記憶装置に格納
しておき、使用に際してこれをＲＡＭ（ランダム・アク
セス・メモリ）にロードして使用するようになってい
た。また、一般には、１チップＣＰＵ等を利用して、Ｃ
／Ｄを行うようにしているシステムもあった。
【０００３】
【発明が解決しようとする課題】しかしながら、上記の
ようなシステムでは、大容量データを格納可能な外部記
憶装置を利用し、使用時に外部記憶装置から必要なプロ
グラム等をメモリにロードして使用するようになってい
たため、種々のメモリが必要になり、コストダウンを図
る上で障害となっていた。また、外部記憶装置とメモリ
との間のデータ転送制御等が複雑にならざるを得なかっ
た。さらに、システム起動のためのプログラムをマスク
ＲＯＭに格納するようにしていたので、プログラムの修
正・変更等に柔軟に対応することができないという問題
があった。
ようなシステムでは、大容量データを格納可能な外部記
憶装置を利用し、使用時に外部記憶装置から必要なプロ
グラム等をメモリにロードして使用するようになってい
たため、種々のメモリが必要になり、コストダウンを図
る上で障害となっていた。また、外部記憶装置とメモリ
との間のデータ転送制御等が複雑にならざるを得なかっ
た。さらに、システム起動のためのプログラムをマスク
ＲＯＭに格納するようにしていたので、プログラムの修
正・変更等に柔軟に対応することができないという問題
があった。
【０００４】そこで、本発明の目的は、プログラムの修
正・変更等に柔軟に対応可能な低コストの情報処理シス
テムを構築することができるハードディスク装置を提供
することにある。
正・変更等に柔軟に対応可能な低コストの情報処理シス
テムを構築することができるハードディスク装置を提供
することにある。
【０００５】
【課題を解決するための手段】請求項１記載のハードデ
ィスク装置は、バスインターフェースを介して中央処理
装置に接続されたハードディスク装置であって、システ
ムの立上げに必要なプログラムデータを記録したディス
ク媒体と、前記中央処理装置からのリセット信号に応じ
て、前記ディスク媒体に記録されたプログラムデータを
読み出す読出手段と、この読出手段によって読み出され
たプログラムデータを一旦格納するためのキャッシュメ
モリとを備え、前記中央処理装置から前記キャッシュメ
モリにアクセスしてそこに格納されたプログラムデータ
を実行することによりシステムの立上げが可能になるよ
うに構成して前記目的を達成する。
ィスク装置は、バスインターフェースを介して中央処理
装置に接続されたハードディスク装置であって、システ
ムの立上げに必要なプログラムデータを記録したディス
ク媒体と、前記中央処理装置からのリセット信号に応じ
て、前記ディスク媒体に記録されたプログラムデータを
読み出す読出手段と、この読出手段によって読み出され
たプログラムデータを一旦格納するためのキャッシュメ
モリとを備え、前記中央処理装置から前記キャッシュメ
モリにアクセスしてそこに格納されたプログラムデータ
を実行することによりシステムの立上げが可能になるよ
うに構成して前記目的を達成する。
【０００６】このハードディスク装置では、中央処理装
置からのリセット信号に応じて、ディスク媒体に記録さ
れたプログラムデータがキャッシュメモリに移送され、
中央処理装置がキャッシュメモリのプログラムデータを
取り込んで実行することによりシステムの立上げが可能
となる。
置からのリセット信号に応じて、ディスク媒体に記録さ
れたプログラムデータがキャッシュメモリに移送され、
中央処理装置がキャッシュメモリのプログラムデータを
取り込んで実行することによりシステムの立上げが可能
となる。
【０００７】請求項２記載のハードディスク装置は、請
求項１記載のハードディスク装置において、前記ハード
ディスク装置のアドレス空間を広く取って、前記中央処
理装置のアドレス空間のうちメモリ空間に割り当てるべ
き領域のすべてまたは大部分を割り当てることにより、
中央処理装置からのアクセスによってシステム立ち上げ
可能にしたものである。このハードディスク装置では、
情報処理システムにおけるすべてのメモリの代替として
機能することが可能となる。
求項１記載のハードディスク装置において、前記ハード
ディスク装置のアドレス空間を広く取って、前記中央処
理装置のアドレス空間のうちメモリ空間に割り当てるべ
き領域のすべてまたは大部分を割り当てることにより、
中央処理装置からのアクセスによってシステム立ち上げ
可能にしたものである。このハードディスク装置では、
情報処理システムにおけるすべてのメモリの代替として
機能することが可能となる。
【０００８】請求項３記載のハードディスク装置は、請
求項２記載のハードディスク装置において、前記中央処
理装置からの書込みおよび読出し要求に対してキャッシ
ュ動作を行うように構成したものである。このハードデ
ィスク装置では、中央処理装置からのアクセスに対して
高速に応答可能となる。
求項２記載のハードディスク装置において、前記中央処
理装置からの書込みおよび読出し要求に対してキャッシ
ュ動作を行うように構成したものである。このハードデ
ィスク装置では、中央処理装置からのアクセスに対して
高速に応答可能となる。
【０００９】請求項４記載のハードディスク装置は、請
求項１ないし請求項３のいずれか１に記載のハードディ
スク装置において、前記キャッシュメモリの一部領域を
前記中央処理装置のみが自由に使用できるように、当該
領域を中央処理装置のアドレス空間の一部に割り当て
て、中央処理装置からの高頻度かつ高速のアクセスが可
能になるように構成したものである。
求項１ないし請求項３のいずれか１に記載のハードディ
スク装置において、前記キャッシュメモリの一部領域を
前記中央処理装置のみが自由に使用できるように、当該
領域を中央処理装置のアドレス空間の一部に割り当て
て、中央処理装置からの高頻度かつ高速のアクセスが可
能になるように構成したものである。
【００１０】請求項５記載のハードディスク装置は、請
求項４記載のハードディスク装置において、前記領域の
サイズが任意に設定可能であるように構成したものであ
る。
求項４記載のハードディスク装置において、前記領域の
サイズが任意に設定可能であるように構成したものであ
る。
【００１１】
【実施の形態】以下、本発明の好適な実施の形態を図１
ないし図５を参照して詳細に説明する。図１は、本発明
の一実施の形態に係るハードディスク装置が適用される
情報処理システムの概略構成を表すブロック図である。
このシステムは、ホストコンピュータとしてのＣＰＵ１
１と、本発明の対象となるハードディスク（ＨＤＤ）装
置１２と、制御ロジック部１３と、ＲＡＭ（ランダム・
アクセス・メモリ）等のメモリからなるメモリ部１４と
を備え、相互にシステムバス１５によって接続されてい
る。
ないし図５を参照して詳細に説明する。図１は、本発明
の一実施の形態に係るハードディスク装置が適用される
情報処理システムの概略構成を表すブロック図である。
このシステムは、ホストコンピュータとしてのＣＰＵ１
１と、本発明の対象となるハードディスク（ＨＤＤ）装
置１２と、制御ロジック部１３と、ＲＡＭ（ランダム・
アクセス・メモリ）等のメモリからなるメモリ部１４と
を備え、相互にシステムバス１５によって接続されてい
る。
【００１２】図２は、ハードディスク装置１２の概略構
成を表す図である。このハードディスク装置１２は、Ｓ
ＲＡＭ等で構成されたキャッシュメモリ２１と、このハ
ードディスク装置全体の制御を行うＣＰＵ２２と、ＣＰ
Ｕ２２による制御に必要な制御回路からなる制御ロジッ
ク部２３と、データを記録するためのディスク媒体２４
と、ディスク媒体２４を回転駆動させるスピンドルモー
タ（図示せず）を駆動制御するためのモータ制御部２５
とを具備している。さらに、このハードディスク装置１
２は、ディスク媒体２４に対するデータの記録・再生を
行うための記録再生ヘッド２６と、この記録再生ヘッド
２６をディスク媒体２４上で移動させるステッピングモ
ータ（図示せず）を制御するためのステッピングモータ
制御部２７と、記録再生ヘッド２５によるデータ読み取
りを制御するための読み取り制御部２８とを具備してい
る。そして、後述するようなホストＩ／Ｆ（インターフ
ェース）によってホストコンピュータ（すなわち、図１
のＣＰＵ１１）と接続されている。
成を表す図である。このハードディスク装置１２は、Ｓ
ＲＡＭ等で構成されたキャッシュメモリ２１と、このハ
ードディスク装置全体の制御を行うＣＰＵ２２と、ＣＰ
Ｕ２２による制御に必要な制御回路からなる制御ロジッ
ク部２３と、データを記録するためのディスク媒体２４
と、ディスク媒体２４を回転駆動させるスピンドルモー
タ（図示せず）を駆動制御するためのモータ制御部２５
とを具備している。さらに、このハードディスク装置１
２は、ディスク媒体２４に対するデータの記録・再生を
行うための記録再生ヘッド２６と、この記録再生ヘッド
２６をディスク媒体２４上で移動させるステッピングモ
ータ（図示せず）を制御するためのステッピングモータ
制御部２７と、記録再生ヘッド２５によるデータ読み取
りを制御するための読み取り制御部２８とを具備してい
る。そして、後述するようなホストＩ／Ｆ（インターフ
ェース）によってホストコンピュータ（すなわち、図１
のＣＰＵ１１）と接続されている。
【００１３】図３は、ホストコンピュータ（ＣＰＵ１
１）側とＨＤＤ（ハードディスク装置１２）側との間で
やりとりされる各種の信号を表す図である。この図に示
したように、ＨＤＤ１２とＣＰＵ１１との間は、通常の
メモリインターフェースと同様のインターフェース接続
となっている。すなわち、ホストコンピュータ側から
は、所定のビット幅のアドレス信号のほか、システム立
ち上がり時のリセット信号、装置選択のためのセレクト
信号、データ読出を行うためのリード信号およびデータ
書込を行うためのライト信号等の制御信号が出力され、
ＨＤＤ側に供給されるようになっている。一方、ＨＤＤ
側からはデータの準備ができたことを示すアクノレッジ
信号が出力され、ホストコンピュータ側に入力されるよ
うになっている。また、所定のビット幅のデータが双方
向にやりとり可能になっている。
１）側とＨＤＤ（ハードディスク装置１２）側との間で
やりとりされる各種の信号を表す図である。この図に示
したように、ＨＤＤ１２とＣＰＵ１１との間は、通常の
メモリインターフェースと同様のインターフェース接続
となっている。すなわち、ホストコンピュータ側から
は、所定のビット幅のアドレス信号のほか、システム立
ち上がり時のリセット信号、装置選択のためのセレクト
信号、データ読出を行うためのリード信号およびデータ
書込を行うためのライト信号等の制御信号が出力され、
ＨＤＤ側に供給されるようになっている。一方、ＨＤＤ
側からはデータの準備ができたことを示すアクノレッジ
信号が出力され、ホストコンピュータ側に入力されるよ
うになっている。また、所定のビット幅のデータが双方
向にやりとり可能になっている。
【００１４】次に、図４のフローチャートを参照して以
上のような構成の情報処理システムの立ち上がり時の動
作を説明する。まず、図示しない主電源スイッチの操作
により、ＣＰＵ１１およびＨＤＤ１２双方の電源が投入
されると（ステップ１０１、ステップ１０２）、ＣＰＵ
１１は、まずリセット信号を出力し（ステップ１０
３）、ＨＤＤ１２はこのリセット信号を受信する（ステ
ップ１０４）。
上のような構成の情報処理システムの立ち上がり時の動
作を説明する。まず、図示しない主電源スイッチの操作
により、ＣＰＵ１１およびＨＤＤ１２双方の電源が投入
されると（ステップ１０１、ステップ１０２）、ＣＰＵ
１１は、まずリセット信号を出力し（ステップ１０
３）、ＨＤＤ１２はこのリセット信号を受信する（ステ
ップ１０４）。
【００１５】次に、ＣＰＵ１１は、リセットアドレス
（すなわち、ＣＰＵのアドレス空間のうち、初期動作プ
ログラムが格納されたアドレス領域）に対するアクセス
を行う（ステップ１０５）。具体的には、リード信号
（図３）をアクティブにするとともに、アドレス信号と
してリセットアドレスを送出する。リセットアドレスへ
のアクセス要求を受けたＨＤＤ１２のＣＰＵ２２は、ス
テッピングモータ制御部２７や読み取り制御部２８等を
制御し、ＣＰＵ１１から受け取ったリセットアドレスが
示すディスク媒体２４（図２）上の領域にアクセスし
て、そこに書かれたデータを読み出す（ステップ１０
６）。そして、これをキャッシュメモリ２１に書き込む
（ステップ１０７）。
（すなわち、ＣＰＵのアドレス空間のうち、初期動作プ
ログラムが格納されたアドレス領域）に対するアクセス
を行う（ステップ１０５）。具体的には、リード信号
（図３）をアクティブにするとともに、アドレス信号と
してリセットアドレスを送出する。リセットアドレスへ
のアクセス要求を受けたＨＤＤ１２のＣＰＵ２２は、ス
テッピングモータ制御部２７や読み取り制御部２８等を
制御し、ＣＰＵ１１から受け取ったリセットアドレスが
示すディスク媒体２４（図２）上の領域にアクセスし
て、そこに書かれたデータを読み出す（ステップ１０
６）。そして、これをキャッシュメモリ２１に書き込む
（ステップ１０７）。
【００１６】続いて、ＣＰＵ１１に対してデータの準備
ができたことを示すアクノレッジ信号（図３）を送出す
る（ステップ１０８）。そして、ＨＤＤ１２からのアク
ノレッジ信号を受け取ったＣＰＵ１１は、ＨＤＤ１２の
キャッシュメモリ２１からデータを取り込み（ステップ
１０９）、これを実行してブート動作を行う（ステップ
１１０）。このように、本実施の形態では、ＣＰＵ１１
とＨＤＤ１２との間のインターフェースをハードディス
クＩ／ＦでなくメモリＩ／Ｆとして構成するとともに、
ＣＰＵ１１のリセットアドレスをＨＤＤ１２のアドレス
空間に割り当て、リセット直後におけるＣＰＵ１１から
のアクセスに対して、ＨＤＤ１２の側ではディスク媒体
２４上に記録されたブート用プログラムをキャッシュメ
モリ２１上に移送し、ＣＰＵ１１からアクセス可能とな
るように構成したので、ＨＤＤ１２のみを用いてＣＰＵ
１１のブート動作を実行することが可能となる。
ができたことを示すアクノレッジ信号（図３）を送出す
る（ステップ１０８）。そして、ＨＤＤ１２からのアク
ノレッジ信号を受け取ったＣＰＵ１１は、ＨＤＤ１２の
キャッシュメモリ２１からデータを取り込み（ステップ
１０９）、これを実行してブート動作を行う（ステップ
１１０）。このように、本実施の形態では、ＣＰＵ１１
とＨＤＤ１２との間のインターフェースをハードディス
クＩ／ＦでなくメモリＩ／Ｆとして構成するとともに、
ＣＰＵ１１のリセットアドレスをＨＤＤ１２のアドレス
空間に割り当て、リセット直後におけるＣＰＵ１１から
のアクセスに対して、ＨＤＤ１２の側ではディスク媒体
２４上に記録されたブート用プログラムをキャッシュメ
モリ２１上に移送し、ＣＰＵ１１からアクセス可能とな
るように構成したので、ＨＤＤ１２のみを用いてＣＰＵ
１１のブート動作を実行することが可能となる。
【００１７】また、ＨＤＤ１２のアドレス空間を拡げて
ＣＰＵ１１のシステムメモリとしてＨＤＤ１２を利用で
きるように変更すれば、アクセス制御が簡単になるとと
もに、本情報処理システムのメモリ部をＨＤＤ１２のみ
で実現可能となり、この場合、図１におけるメモリ部１
４は不要となる。
ＣＰＵ１１のシステムメモリとしてＨＤＤ１２を利用で
きるように変更すれば、アクセス制御が簡単になるとと
もに、本情報処理システムのメモリ部をＨＤＤ１２のみ
で実現可能となり、この場合、図１におけるメモリ部１
４は不要となる。
【００１８】また、ＣＰＵ１１がメモリＩ／Ｆを介して
ＨＤＤ１２にデータ書込みを行う場合、ＨＤＤ１２のブ
ロック単位（セクタ）内に書込みが行われている間はＨ
ＤＤ１２のディスク媒体２４上に書込みを行わず、ブロ
ックを越えたときに初めて書き込むように構成してキャ
ッシュ動作を行わせることにより、アクセス性能を高め
ることができる。なお、この場合、ブロックのサイズは
ＨＤＤ１２内のキャッシュメモリ２１の容量に応じて決
定する。
ＨＤＤ１２にデータ書込みを行う場合、ＨＤＤ１２のブ
ロック単位（セクタ）内に書込みが行われている間はＨ
ＤＤ１２のディスク媒体２４上に書込みを行わず、ブロ
ックを越えたときに初めて書き込むように構成してキャ
ッシュ動作を行わせることにより、アクセス性能を高め
ることができる。なお、この場合、ブロックのサイズは
ＨＤＤ１２内のキャッシュメモリ２１の容量に応じて決
定する。
【００１９】なお、本実施の形態では、ＨＤＤ１２内の
キャッシュメモリ２１を、ＨＤＤ１２のディスク媒体２
４とＣＰＵ１１との間のやりとりにのみ使用するように
構成したが、そうではなく、例えば図５に示したよう
に、キャッシュメモリ１２１上にＣＰＵ１１のみが自由
に使用可能であって高頻度にアクセス可能なデータエリ
アやコードエリア等の専用エリアＡを確保するように構
成することも可能である。この場合、キャッシュメモリ
１２１の残りのエリアＢは、上記したようなＨＤＤ１２
のディスク媒体２４とＣＰＵ１１との間のやりとりに使
用するように構成する。また、ＨＤＤ１２のＣＰＵ２２
は、ＣＰＵ１１からキャッシュメモリ１２１の専用エリ
アＡに対してアクセスがあっても何もせず、専用エリア
Ａに対するアクセスを行わないように構成する。
キャッシュメモリ２１を、ＨＤＤ１２のディスク媒体２
４とＣＰＵ１１との間のやりとりにのみ使用するように
構成したが、そうではなく、例えば図５に示したよう
に、キャッシュメモリ１２１上にＣＰＵ１１のみが自由
に使用可能であって高頻度にアクセス可能なデータエリ
アやコードエリア等の専用エリアＡを確保するように構
成することも可能である。この場合、キャッシュメモリ
１２１の残りのエリアＢは、上記したようなＨＤＤ１２
のディスク媒体２４とＣＰＵ１１との間のやりとりに使
用するように構成する。また、ＨＤＤ１２のＣＰＵ２２
は、ＣＰＵ１１からキャッシュメモリ１２１の専用エリ
アＡに対してアクセスがあっても何もせず、専用エリア
Ａに対するアクセスを行わないように構成する。
【００２０】さらに、図５において、キャッシュメモリ
１２１上の専用エリアＡのサイズを、ＨＤＤ１２のディ
スク媒体２４とＣＰＵ１１との間のやりとりに必要なエ
リアを除いて、任意に設定できるように構成してもよ
い。これにより、より自由度の高いシステムとすること
ができる。
１２１上の専用エリアＡのサイズを、ＨＤＤ１２のディ
スク媒体２４とＣＰＵ１１との間のやりとりに必要なエ
リアを除いて、任意に設定できるように構成してもよ
い。これにより、より自由度の高いシステムとすること
ができる。
【００２１】
【発明の効果】以上説明したように、請求項１記載のハ
ードディスク装置によれば、中央処理装置からのリセッ
ト信号に応じて、ディスク媒体に記録されたプログラム
データをキャッシュメモリに移送し、中央処理装置がキ
ャッシュメモリのプログラムデータを取り込んで実行す
ることでシステムが立ち上がるようにしたので、従来の
システムで必要としていたマスクＲＯＭやプログラムＲ
ＯＭが不要となり、低コストのシステム構築が可能にな
るとともに、従来システムの中央処理装置が行っていた
複雑なシステム立上げ制御が不要となり、中央処理装置
の負担が軽減される。
ードディスク装置によれば、中央処理装置からのリセッ
ト信号に応じて、ディスク媒体に記録されたプログラム
データをキャッシュメモリに移送し、中央処理装置がキ
ャッシュメモリのプログラムデータを取り込んで実行す
ることでシステムが立ち上がるようにしたので、従来の
システムで必要としていたマスクＲＯＭやプログラムＲ
ＯＭが不要となり、低コストのシステム構築が可能にな
るとともに、従来システムの中央処理装置が行っていた
複雑なシステム立上げ制御が不要となり、中央処理装置
の負担が軽減される。
【００２２】請求項２記載のハードディスク装置によれ
ば、ハードディスク装置のアドレス空間を広く取って、
前記中央処理装置のアドレス空間のうちメモリ空間に割
り当てるべき領域のすべてまたは大部分を割り当てて、
中央処理装置からのアクセスによってシステム立上げ可
能にしたので、ハードディスク装置が情報処理システム
におけるすべてのメモリの代替となることができる。
ば、ハードディスク装置のアドレス空間を広く取って、
前記中央処理装置のアドレス空間のうちメモリ空間に割
り当てるべき領域のすべてまたは大部分を割り当てて、
中央処理装置からのアクセスによってシステム立上げ可
能にしたので、ハードディスク装置が情報処理システム
におけるすべてのメモリの代替となることができる。
【００２３】請求項３記載のハードディスク装置によれ
ば、キャッシュメモリを用いてキャッシュ動作を行うよ
うにしたので、ハードディスク装置を情報処理システム
におけるすべてのメモリの代替として使用する場合に、
中央処理装置からのアクセスに対して高速の応答処理が
可能となる。
ば、キャッシュメモリを用いてキャッシュ動作を行うよ
うにしたので、ハードディスク装置を情報処理システム
におけるすべてのメモリの代替として使用する場合に、
中央処理装置からのアクセスに対して高速の応答処理が
可能となる。
【００２４】請求項４記載のハードディスク装置によれ
ば、キャッシュメモリの一部領域を中央処理装置のみが
自由にアクセスできる専用領域に割り当てるようにした
ので、中央処理装置からの高頻度かつより高速のアクセ
スが可能になる。
ば、キャッシュメモリの一部領域を中央処理装置のみが
自由にアクセスできる専用領域に割り当てるようにした
ので、中央処理装置からの高頻度かつより高速のアクセ
スが可能になる。
【００２５】請求項５記載のハードディスク装置によれ
ば、中央処理装置のみが自由にアクセスできる専用領域
のサイズを任意に設定可能にしたので、自由度の高いシ
ステムを構築できる。
ば、中央処理装置のみが自由にアクセスできる専用領域
のサイズを任意に設定可能にしたので、自由度の高いシ
ステムを構築できる。
【図１】本発明の一実施の形態に係るハードディスク装
置が適用される情報処理システムの概略構成を表す図で
ある。
置が適用される情報処理システムの概略構成を表す図で
ある。
【図２】図１におけるハードディスク装置の概略構成の
一例を表すブロック図である。
一例を表すブロック図である。
【図３】図１におけるＣＰＵとハードディスク装置との
間でやりとりされる信号を表す図である。
間でやりとりされる信号を表す図である。
【図４】図１におけるＣＰＵおよびハードディスク装置
の動作を説明するためのフローチャートである。
の動作を説明するためのフローチャートである。
【図５】図１におけるハードディスク装置の概略構成の
他の例を表すブロック図である。
他の例を表すブロック図である。
１１ ＣＰＵ １２ ハードディスク装置 １４ メモリ部 １５ システムバス ２１ キャッシュメモリ ２２ ＣＰＵ ２３ 制御ロジック部 ２４ ディスク媒体 ２５ モータ制御部 ２６ 記録再生ヘッド ２７ ステッピングモータ制御部 ２８ 読み取り制御部
Claims (5)
- 【請求項１】 バスインターフェースを介して中央処理
装置に接続されたハードディスク装置であって、 システムの立上げに必要なプログラムデータを記録した
ディスク媒体と、 前記中央処理装置からのリセット信号に応じて、前記デ
ィスク媒体に記録されたプログラムデータを読み出す読
出手段と、 この読出手段によって読み出されたプログラムデータを
一旦格納するためのキャッシュメモリとを備え、 前記中央処理装置から前記キャッシュメモリにアクセス
してそこに格納されたプログラムデータを実行すること
によりシステムの立上げを可能にしたことを特徴とする
ハードディスク装置。 - 【請求項２】 前記ハードディスク装置のアドレス空間
を広く取って、前記中央処理装置のアドレス空間のうち
メモリ空間に割り当てるべき領域のすべてまたは大部分
を割り当てることにより、中央処理装置からのアクセス
によってシステム立ち上げ可能にしたことを特徴とする
請求項１記載のハードディスク装置。 - 【請求項３】 前記中央処理装置からの書込みおよび読
出し要求に対してキャッシュ動作を行うように構成した
ことを特徴とする請求項２記載のハードディスク装置。 - 【請求項４】 前記キャッシュメモリの一部領域を前記
中央処理装置のみが自由に使用できるように、当該領域
を中央処理装置のアドレス空間の一部に割り当てて、中
央処理装置からの高頻度かつ高速のアクセスを可能にし
たことを特徴とする請求項１ないし請求項３のいずれか
１に記載のハードディスク装置。 - 【請求項５】 前記領域のサイズは任意に設定可能であ
ることを特徴とする請求項４記載のハードディスク装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7292058A JPH09114674A (ja) | 1995-10-13 | 1995-10-13 | ハードディスク装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7292058A JPH09114674A (ja) | 1995-10-13 | 1995-10-13 | ハードディスク装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09114674A true JPH09114674A (ja) | 1997-05-02 |
Family
ID=17777002
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7292058A Pending JPH09114674A (ja) | 1995-10-13 | 1995-10-13 | ハードディスク装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09114674A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005103859A1 (ja) * | 2004-04-23 | 2005-11-03 | Teruhide Kikuchi | 外部記憶装置及び外部記憶装置優先型コンピュータ端末 |
| WO2007013191A1 (ja) * | 2005-07-29 | 2007-02-01 | Matsushita Electric Industrial Co., Ltd. | メモリ書き込み装置 |
-
1995
- 1995-10-13 JP JP7292058A patent/JPH09114674A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005103859A1 (ja) * | 2004-04-23 | 2005-11-03 | Teruhide Kikuchi | 外部記憶装置及び外部記憶装置優先型コンピュータ端末 |
| WO2007013191A1 (ja) * | 2005-07-29 | 2007-02-01 | Matsushita Electric Industrial Co., Ltd. | メモリ書き込み装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4984149A (en) | Memory access control apparatus | |
| US5968141A (en) | System for selectively upgrading firmware code for optical disk drive via ATA/IDE interface based on host system programming enable signal | |
| JPH05289854A (ja) | 外部記憶装置のアクセス装置 | |
| US5968139A (en) | Method of redirecting I/O operations to memory | |
| JP3568110B2 (ja) | キャッシュメモリの制御方法、コンピュータシステム、ハードディスクドライブ装置およびハードディスク制御装置 | |
| US4423479A (en) | Cache/disk subsystem with acquire write command | |
| JPH0719426B2 (ja) | デイスク制御装置 | |
| JPH07281840A (ja) | ２重化ディスク記録装置 | |
| JP2737562B2 (ja) | 高密度磁気ディスク装置のパトロールシーク方式 | |
| JP2759920B2 (ja) | Ｄａｓｄ周辺データ記憶サブシステムの作動方法及び装置 | |
| JPH01235075A (ja) | ディスクメモリ制御装置 | |
| JPH09114674A (ja) | ハードディスク装置 | |
| KR100445182B1 (ko) | 데이터 복사장치 | |
| JPH04111113A (ja) | ハードディスクエミュレータ | |
| US5359623A (en) | Magneto-optical disc control system and method for avoiding the need to initialize an entire surface of a storage medium on commencement of use | |
| JPH03290873A (ja) | ディスク型記憶装置、ディスク型記憶装置の制御装置、及びディスク型記憶装置の制御方法 | |
| JPS6331806B2 (ja) | ||
| JP2002236559A (ja) | 多機能周辺記憶装置バッファシステムおよび該システム内にバッファメモリを提供する方法 | |
| JP3843189B2 (ja) | 光ディスクシステム制御チップおよび光ディスクシステムに使用される更新方法 | |
| JPH0520196A (ja) | デイスク・キヤツシユ制御装置 | |
| JPH09160839A (ja) | 半導体記憶装置 | |
| JPH10254781A (ja) | 補助記憶装置 | |
| JP2904077B2 (ja) | 磁気ディスク装置 | |
| JPH07334278A (ja) | データ処理装置及びそのパワーセーブ方法 | |
| JP2002150697A (ja) | 磁気ディスク制御方式及びそれを用いた磁気ディスク装置 |