WO2007013191A1 - メモリ書き込み装置 - Google Patents

メモリ書き込み装置 Download PDF

Info

Publication number
WO2007013191A1
WO2007013191A1 PCT/JP2005/023068 JP2005023068W WO2007013191A1 WO 2007013191 A1 WO2007013191 A1 WO 2007013191A1 JP 2005023068 W JP2005023068 W JP 2005023068W WO 2007013191 A1 WO2007013191 A1 WO 2007013191A1
Authority
WO
WIPO (PCT)
Prior art keywords
cpu
program
dma
memory
written
Prior art date
Application number
PCT/JP2005/023068
Other languages
English (en)
French (fr)
Inventor
Masataka Osaka
Original Assignee
Matsushita Electric Industrial Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co., Ltd. filed Critical Matsushita Electric Industrial Co., Ltd.
Priority to EP05816513A priority Critical patent/EP1912120A4/en
Priority to JP2007526812A priority patent/JPWO2007013191A1/ja
Priority to US11/995,892 priority patent/US20090094408A1/en
Publication of WO2007013191A1 publication Critical patent/WO2007013191A1/ja

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F8/00—Arrangements for software engineering
    • G06F8/60—Software deployment
    • G06F8/65—Updates
    • G06F8/654—Updates using techniques specially adapted for alterable solid state memories, e.g. for EEPROM or flash memories

Definitions

  • the present invention relates to a memory writing device for downloading a program to a blank writable ROM that is mounted on a board in a manufacturing stage.
  • the ROM was mounted on the board.
  • Patent Document 1 discloses a method for booting from a NAND-type memory device, in which a program is previously incorporated in a connected device.
  • Patent Document 1 Japanese Patent Laid-Open No. 2003-271391
  • the mask ROM It is possible to prepare a boot program and a writable ROM program using a part of the program.
  • the present invention has been made in view of the strong point, and an object of the present invention is to provide a necessary programmer for a blank writable ROM mounted on a substrate while suppressing an increase in cost. Is to make it available for download.
  • the present invention is a memory writing device for writing a program executed by a CPU to a blank writable ROM mounted on a substrate,
  • a memory card I / F device that reads the program recorded in advance on an external memory card
  • FIG. 1 is a block diagram showing a configuration of a memory writing device according to Embodiment 1 of the present invention.
  • FIG. 2 is a diagram illustrating a program writing procedure using the memory writing device according to the first embodiment.
  • FIG. 3 is a block diagram showing the configuration of the memory writing device according to the second embodiment.
  • FIG. 4 is a block diagram showing the configuration of the memory writing device according to the third embodiment.
  • FIG. 5 is a diagram showing a program writing procedure using the memory writing device according to the third embodiment.
  • FIG. 6 is a block diagram showing the configuration of the memory writing device according to the fourth embodiment.
  • FIG. 7 is a block diagram showing the configuration of the memory writing device according to the fifth embodiment.
  • FIG. 8 is a block diagram showing the configuration of the memory writing device according to the sixth embodiment.
  • FIG. 9 is a block diagram showing the configuration of the memory writing device according to the seventh embodiment.
  • FIG. 10 is a block diagram showing a configuration of a memory writing device according to the eighth embodiment.
  • FIG. 12 is a diagram illustrating a program writing procedure using the memory writing device according to the ninth embodiment.
  • FIG. 13 is a block diagram showing a configuration of a memory writing device according to the tenth embodiment.
  • FIG. 1 is a block diagram showing the configuration of the memory writing device according to Embodiment 1 of the present invention.
  • the memory writing device in FIG. 1 includes a microcomputer activation suppression DMA activation control device 101, a DMA control device 102, a memory card I / F 103 that passes data between the inserted external memory card 104, a memory A bus controller 110 that controls transfer of data read by the card I / F 103 to the writable ROM 105, a data cache memory 111, a CPU 112 that executes instructions, and an instruction cache memory 113 are provided.
  • the microcomputer activation suppression DMA activation control device 101 suppresses activation of the CPU 112 and instructs the DMA control device 102 to activate DMA.
  • the DMA control device 102 transfers data of necessary programs such as a startup program and application program recorded in the external memory card 104.
  • the writable ROM 105 has a boot activation program (BOOT code) 106, various programs 107, and kanji font data 108 already written, and is initially blank. It shall be.
  • BOOT code boot activation program
  • the CPU 112 enters a state 206 in which activation is suppressed by the microcomputer activation suppression DMA activation control device 101.
  • the inside of the writable ROM 105 arranged in the address space from which the activation program of the CPU 112 is to be read is in a blank state 205 where no activation program is written.
  • microcomputer activation suppression DMA activation control device 101 instructs the DMA control device 102 to activate DMA, and starts downloading 209 of the activation program.
  • the DMA control device 102 performs data transfer to the writable ROM 105 from the external memory card 104 in which necessary programs such as a startup program and an application program are written in advance. It is necessary to set the read address and the write address as initial states in advance.
  • the DMA controller 102 When the DMA controller 102 is activated, data is transferred from the external memory card 104 to the writable ROM 105, and the writable ROM 105 includes a boot activation program 106, various programs 107, and kanji font data 108. Is transferred to 208.
  • the DMA controller 102 notifies the microcomputer activation suppression DMA activation controller 101 of the completion of the data transfer. Then, the microcomputer activation suppression DMA activation control device 101 cancels the activation suppression of the CPU 112 210, so that the CPU 112 boot activation starts state 207, and then the application software activation state starts. Les.
  • FIG. 3 is a diagram showing a program writing procedure using the memory writing device according to the second embodiment of the present invention.
  • the memory writing device used in the second embodiment is the same as that in the first embodiment.
  • the same parts as those in the first embodiment are denoted by the same reference numerals. Only the differences will be explained.
  • the CPU 112 enters a state 206 in which activation is suppressed by the microcomputer activation suppression DMA activation control device 101.
  • the inside of the writable ROM 105 arranged in the address space from which the activation program of the CPU 112 is to be read is in a blank state 205 where the activation program is not written.
  • microcomputer activation suppression DMA activation control device 101 instructs the DMA control device 102 to activate DMA and starts downloading 209 of the activation program.
  • the DMA control device 102 performs data transfer to the writable ROM 105 from the external memory card 104 in which necessary programs such as a startup program and an application program are written in advance. It is necessary to set the read address and the write address as initial states in advance. At that time, the DMA controller 102 is set to transfer only the download program 305.
  • the DMA controller 102 notifies the microcomputer activation suppression DMA activation controller 101 of the completion of the data transfer. Then, the microcomputer activation suppression DMA activation control device 101 cancels the activation inhibition 210 of the CPU 112 210, so that the activation state of the CPU 112 is started 301.
  • the CPU 112 is stored in the external memory card 104 based on the download program 305 written in the writable ROM 105, and the boot boot program 106, various programs 107, Kanji font data 108 can be read and written. R ⁇ By transferring it to M105, it becomes state 304 in which necessary data has been written to writable ROM105.
  • FIG. 4 is a block diagram showing the configuration of the memory writing device according to Embodiment 3 of the present invention. The difference from the first embodiment is that a data path for transferring the data read by the memory card I / F to the 2-port instruction cache memory is provided. Only the differences will be described.
  • reference numeral 413 denotes a 2-port control instruction cache memory in which data can be written and read by the CPU 112 and data can be written by the DMA controller 102.
  • the instruction cache memory 413 is connected to the memory card I / F 103 via the data path 401 so that data read by the memory card I / F 103 is transferred.
  • the CPU 112 enters a state 206 in which the activation is suppressed by the microcomputer activation suppression DMA activation control device 101.
  • the inside of the writable ROM 105 arranged in the address space from which the activation program of the CPU 112 is to be read is in a blank state 205 where the activation program is not written.
  • the instruction cache memory 413 is also in the blank state 501.
  • the DMA controller 102 is configured to transfer data from the external memory card 104 in which a necessary program such as a startup program or an application program is written in advance to the instruction cache memory 113 in advance. It is necessary to set the read address and write address as the initial state. At that time, the DMA control device 102 is set to transfer only the download program 305.
  • the CPU 112 is stored in the external memory card 104 based on the download program 305 written in the instruction cache memory 413, and the boot start program 106, various programs 107, kanji.
  • the font data 108 By reading the font data 108 and transferring it to the writable ROM 105, a state 208 in which necessary data is written in the writable ROM 105 is obtained.
  • FIG. 6 is a block diagram showing a configuration of the memory writing device according to Embodiment 4 of the present invention. Since the difference from the first embodiment is that an SRAM device is provided, the same parts as those of the first embodiment are denoted by the same reference numerals, and only the differences will be described.
  • the SRAM device 601 is connected to the bus controller 110 and is configured so that data can be written by the DMA control device 102.
  • the CPU 112 when the power is turned on and the reset is released after the power is turned on, the CPU 112 is in a state where the activation is suppressed by the microcomputer activation suppression DMA activation control device 101. At this time, the interior of the SRAM device 601 arranged in the address space from which the startup program of the CPU 112 is to be read is in a blank state where no startup program is written. Similarly, the writable ROM 105 arranged in another space is also blank.
  • microcomputer activation suppression DMA activation control device 101 instructs the DMA control device 102 to activate DMA, and starts downloading the activation program.
  • the DMA controller 102 is connected to the SRAM device 60 from the external memory card 104 in which necessary programs such as a startup program and an application program are written in advance. It is necessary to set the read address and write address as the initial state in advance so that data transfer can be performed for 1. At that time, the DMA control device 102 is set to transfer only the download program 305.
  • the DMA control device 102 notifies the microcomputer activation suppression DMA activation control device 101 of the completion of the transfer. Then, the microcomputer activation suppression DMA activation control device 101 cancels the activation suppression of the CPU 112, so that the activation of the CPU 112 is started.
  • the CPU 112 is stored in the external memory card 104 based on the download program 305 written in the SRAM device 601, and the boot boot program 106, various programs 107, kanji fonts stored in the external memory card 104 itself.
  • the necessary data is written in the writable ROM 105.
  • the CPU 112 shifts its control to the boot activation program again to start the boot activation, and subsequently the application software activation state. I'm starting to move on.
  • FIG. 7 is a block diagram showing a configuration of the memory writing device according to the fifth embodiment. Since the difference from the first embodiment is that a serial communication device is provided, the same parts as those in the first embodiment are denoted by the same reference numerals, and only the differences will be described.
  • reference numeral 702 denotes a serial communication device, which includes a download program memory 703 that records a download program, and a communication device 704 that transfers this download program via a serial IZF 705. Yes.
  • Reference numeral 701 denotes a serial I / F device that performs data communication with the serial communication device 702.
  • the download program transmitted from the serial communication device 702 via the serial I / F device 701 is sent to the instruction cache memory via the data path 401. 413 is written.
  • the CPU 112 when the power is turned on and the reset is released after the power is turned on, the CPU 112 is in a state where the activation is suppressed by the microcomputer activation suppression DMA activation control device 101. At this time, the instruction cache memory 413 arranged in the address space from which the activation program of the CPU 112 is to be read is in a blank state in which the activation program is not written. Similarly, the writable ROM 105 is also blank.
  • microcomputer activation suppression DMA activation control device 101 instructs the DMA control device 102 to activate DMA and starts downloading the activation program.
  • the DMA control device 102 sets the read address and write address in the initial state in advance so as to perform data transfer from the reception data buffer of the serial I / F device 701 to the instruction cache memory 413. It is necessary to set.
  • serial I / F device 701 data is transferred to the serial I / F device 701 via the program power communication device 704 and the serial I / F 705 on the download program memory 703 in the externally connected serial communication device 702.
  • the DMA control device 102 is set to transfer only the download program 305.
  • the CPU 112 is stored in the external memory card 104 based on the download program 305 written in the instruction cache memory 413, and the boot start program 106, various programs 107, and kanji.
  • the font data 108 By reading the font data 108 and transferring it to the writable ROM 105, the necessary data has been written to the writable ROM 105. It becomes a state.
  • FIG. 8 is a block diagram showing a configuration of the memory writing device according to Embodiment 6 of the present invention. Since the difference from the fifth embodiment is that an SRAM device is further provided, the same parts as those of the fifth embodiment are denoted by the same reference numerals, and only the differences will be described.
  • the SRAM device 601 is connected to the bus controller 110, and is configured so that data can be written by the DMA control device 102.
  • the CPU 112 when the power is turned on and the reset is released after the power is turned on, the CPU 112 is in a state where the activation is suppressed by the microcomputer activation suppression DMA activation control device 101. At this time, the interior of the SRAM device 601 arranged in the address space from which the startup program of the CPU 112 is to be read is in a blank state where no startup program is written. Similarly, the writable ROM 105 arranged in another space is also blank.
  • microcomputer activation suppression DMA activation control device 101 instructs the DMA control device 102 to activate DMA, and starts downloading the activation program.
  • the DMA control device 102 sets the read address and the write address in an initial state so as to transfer data from the reception data buffer of the serial I / F device 701 to the instruction cache memory 113. It is necessary to set.
  • serialore IZF device 701 data is transferred to the serialore IZF device 701 via the program power communication device 704 and the serial IZF 705 on the download program memory 703 in the externally connected serial communication device 702.
  • the DMA controller 102 is set to transfer only the download program 305.
  • the DMA control device 102 notifies the microcomputer activation suppression DMA activation control device 101 of the completion of the transfer. Then, the microcomputer activation suppression DMA activation control device 101 cancels the activation suppression of the CPU 112, so that the activation of the CPU 112 is started.
  • the CPU 112 stores the boot boot program 106, various programs 107, Kanji fonts stored in the external memory card 104 itself.
  • the necessary data is written in the writable ROM 105.
  • FIG. 9 is a block diagram showing a configuration of the memory writing device according to Embodiment 7 of the present invention. Since the difference from the first embodiment is that a network communication device is provided, the same parts as those in the first embodiment are denoted by the same reference numerals, and only the differences will be described.
  • 902 is a network communication device composed of a personal computer or the like, and transfers the download program memory 903 for recording the download program and the downloaded program via the network I / F 905. And a communication device 904.
  • the CPU 112 enters a state where the activation is suppressed by the microcomputer activation suppression DMA activation control device 101.
  • the instruction cache memory 413 arranged in the address space from which the activation program for the CPU 112 is to be read is in a blank state in which the activation program is not written.
  • the writable ROM 105 is also blank.
  • the DMA control device 102 sets the read address and the write address as initial states in advance so as to transfer data from the received data buffer of the network I / F device 901 to the instruction cache memory 413. It is necessary to keep.
  • the DMA control device 102 notifies the microcomputer activation suppression DMA activation control device 101 of the completion of the transfer. Then, the microcomputer activation suppression DMA activation control device 101 cancels the activation inhibition of the CPU 112, so that the activation of the CPU 112 is started.
  • the CPU 112 is stored in the external memory card 104 based on the download program 305 written in the instruction cache memory 413, and the boot start program 106, various programs 107, By reading the Kanji font data 108 and transferring it to the writable ROM 105, the necessary data is written to the writable ROM 105.
  • FIG. 10 is a block diagram showing the configuration of the memory writing device according to Embodiment 8 of the present invention. Since the difference from the seventh embodiment is that an SRAM device is further provided, the same parts as those of the seventh embodiment are denoted by the same reference numerals, and only the differences will be described.
  • the SRAM device 601 is connected to the bus controller 110 so that data can be written by the DMA control device 102.
  • the CPU 112 when the power is turned on and the reset is released after the power is turned on, the CPU 112 is in a state where the activation is suppressed by the microcomputer activation suppression DMA activation control device 101. At this time, the interior of the SRAM device 601 arranged in the address space from which the startup program of the CPU 112 is to be read is in a blank state where no startup program is written. Similarly, the writable ROM 105 arranged in another space is also blank.
  • microcomputer activation suppression DMA activation control device 101 instructs the DMA control device 102 to activate DMA, and starts downloading the activation program.
  • the DMA control device 102 sets the read address and the write address as initial states in advance so as to transfer data from the reception data buffer of the network I / F device 901 to the instruction cache memory 113. It is necessary to keep.
  • the DMA controller 102 is set to transfer only the download program 305.
  • the CPU 112 transfers the control to the boot activation program again to start the boot activation, and shifts to the application software activation state. It is like that.
  • FIG. 11 is a block diagram showing a configuration of the memory writing device according to the ninth embodiment of the present invention.
  • the memory writing device in FIG. 11 writes the data read by the memory card IZF103 and the memory card I / F103, which exchanges data between the DMA controller 102 and the inserted external memory force 104.
  • a bus controller 110 that controls to transfer to the ROM 105, a data cache memory 111, a CPU 112 that executes instructions, an instruction cache memory 113, and a built-in ROM 1201 connected to the bus controller 110.
  • the DMA control device 102 transfers data of necessary programs such as a startup program and application program recorded in the external memory card 104.
  • the internal ROM 1201 stores an initial startup program 1206 (initial startup code) and a download program 305.
  • a state 1306 in which the start is started by the initial start program 1206 stored in the built-in ROM 1201 arranged in the address space from which the twelve start programs are read out is obtained.
  • the CPU 112 that has started the initial startup is stored in the internal ROM 1201, and based on the download program 305, the CPU 112 itself stores various programs 107 and kanji font data stored in the external memory card 104. 108 can be read and written
  • the CPU 112 shifts its control from the built-in ROM 1201 to the writable ROM 105, and shifts to the activation state 207 of the application software. .
  • FIG. 13 is a block diagram showing a configuration of the memory writing device according to the tenth embodiment of the present invention. Since the difference from the third embodiment is that the built-in ROM 1201 is provided, the same parts as those of the third embodiment are denoted by the same reference numerals, and only the differences will be described.
  • the CPU 112 enters a state where the activation is suppressed by the microcomputer activation suppression DMA activation control device 101.
  • the writable ROM 105 is in a blank state in which a program to be read is not written.
  • the instruction cache memory 413 is also in a blank state.
  • the microcomputer activation suppression DMA activation control device 101 instructs the DMA control device 102 to activate DMA.
  • the DMA control device 102 previously transfers data to the instruction cache memory 113 from the external memory card 104 in which necessary programs such as the download program 305 and application program are written. The read address and write address must be set as the initial state. At that time, the DMA control device 102 is set to transfer only the download program 305.
  • the DMA control device 102 notifies the microcomputer activation suppression DMA activation control device 101 of the completion of the transfer. Then, the microcomputer activation suppression DMA activation control device 101 cancels the activation inhibition of the CPU 112, so that the CPU 112 is activated by the initial activation program 1206 stored in the built-in ROM 1201.
  • the CPU 112 that has started initial startup reads out the various programs 107 and kanji font data 108 stored in the external memory card 104 based on the download program 305 written in the instruction cache memory 413.
  • the necessary data is written to writable ROM 105
  • the device configuration of the memory writing device according to the eleventh embodiment is the same as that of the tenth embodiment, and will be described below with reference to FIG.
  • the CPU 112 is initialized by the initial startup program 1206 stored in the built-in ROM 1201 in the address space from which the startup program for the CPU 112 is to be read. Start-up is started. At this time, the writable ROM 105 is in a blank state in which the program to be read is not written. Similarly, the instruction cache memory 413 is also blank.
  • the CPU 112 that has started the initial activation performs initial setting for the DMA control device 102. Specifically, the read address and write address are set so that only the download program 305 is transferred to the instruction cache memory 413 from the external memory card 104 in which necessary programs such as the download program 305 and application program are written in advance. Is set as the initial state.
  • the DMA control device 102 is instructed to start DMA.
  • the CPU 12 stores the CPU 112 itself in the external memory card 104 based on the download program 305 written in the instruction cache memory 413.
  • Various programs 107 and kanji font data 108 are read out and transferred to the writable ROM 105, so that necessary data is written in the writable ROM 105.
  • the CPU 112 shifts its control to the writable ROM 105 and shifts to the activation state of the application software.
  • the download program 305 needs to be programmed as such in advance.
  • the present invention provides a highly practical effect that a necessary program can be downloaded to a blank writable ROM mounted on a substrate while suppressing an increase in cost. It is extremely useful and has high industrial applicability.

Abstract

　電源投入後に、マイコン起動抑制ＤＭＡ起動制御装置１０１でＣＰＵ１１２の起動を抑制し、ＣＰＵ１１２の起動前に、ＤＭＡ制御装置１０２によってメモリカードＩ／Ｆ１０３で読み取ったプログラムを書込可能ＲＯＭ１０５に書き込み、ＣＰＵ１１２の起動後に、ＣＰＵ１１２が書込可能ＲＯＭ１０５に書き込まれたプログラムを実行するようにする。

Description

明 細 書
メモリ書き込み装置
技術分野
[0001] 本発明は、製造段階において基板実装されている空白状態の書込可能 ROMに対 してプログラムをダウンロードするためのメモリ書き込み装置に関する。
背景技術
[0002] 従来、製造段階にぉレ、て基板実装されてレ、る空白状態の書込可能 ROMに対して プログラムをダウンロードする場合には、該基板にダウンロード専用の接点を設け、該 接点を経由することで前記書込可能 ROMに対して必要な情報を書き込むようにして いた。
[0003] また、別の方法として、前記書込可能 ROMを基板に実装する前に、特別なプログ ラム装置を用いて必要な情報を該書込可能 ROMに書き込み、その後、該書込可能
ROMを基板実装するようにしてレヽた。
[0004] さらに、特許文献 1には、 NAND型メモリデバイスからのブート方法について、接続 されたデバイスに対して予めプログラムを内蔵したものが開示されている。
特許文献 1 :特開 2003— 271391号公報
発明の開示
発明が解決しょうとする課題
[0005] ここで、デジタノレ TVやセットトップボックス（STB)等のデジタノレ AV機器であって、 日本国向けに販売するために漢字フォント ROM (マスク ROM)を有するシステムに おいては、該マスク ROMの一部を用いて起動用プログラムや書込可能 ROM用のプ ログラムを準備しておくことが可能である。
[0006] しかしながら、国外向けのシステムにおいては、前記フォント ROMが不要であること から、書込可能 ROMのみを実装したシステム構成を実現するためには、上述したよ うに予め書込可能 ROMにプログラムを書き込んでおくか、又は実装するセット基板 に対してダウンロード専用の接点を設けておく必要があり、製品コストの増大につな がっていた。また、このダウンロード専用の接点は、基板を製品化した後には特に必 要なレ、ものであることから、なるべく設けなレ、ように考慮することが好ましレ、。
[0007] 本発明は、力かる点に鑑みてなされたものであり、その目的とするところは、コスト増 大を抑えつつ、基板実装された空白状態の書込可能 ROMに対して必要なプロダラ ムをダウンロードできるようにすることにある。
課題を解決するための手段
[0008] すなわち、本発明は、 CPUが実行するプログラムを、基板上に実装した空白状態 の書込可能 ROMに書き込むためのメモリ書き込み装置であって、
外部メモリカードに予め記録された前記プログラムを読み取るメモリカード I/F装置 と、
前記 CPUの起動を抑制制御する CPU起動制御部と、
前記 CPUの起動前に、前記メモリカード I/F装置で読み取った前記プログラムを DMA転送する DMA装置とを備えたことを特徴とするものである。
発明の効果
[0009] 以上のように、本発明によれば、特別な治具を準備したり書き込み可能 ROMを実 装するセット基板に対してダウンロード専用の接点を設ける必要がなくなる。すなわち 、セットシステムに通常装備されている SDメモリカード等のメモリカード I/Fを利用し て空白状態の書込可能 ROMに対してプログラムをダウンロードすることで、セット商 品出荷時における書込可能 ROMをプログラムするメモリ書き込み装置を提供するこ とができ、書込可能 ROMに対して事前にプログラムを準備する費用や基板コストを 低減する上で有利な効果が得られる。
図面の簡単な説明
[0010] [図 1]図 1は、本発明の実施形態 1に係るメモリ書き込み装置の構成を示すブロック図 である。
[図 2]図 2は、本実施形態 1に係るメモリ書き込み装置を用いたプログラムの書き込み 手順を示す図である。
[図 3]図 3は、本実施形態 2に係るメモリ書き込み装置の構成を示すブロック図である [図 4]図 4は、本実施形態 3に係るメモリ書き込み装置の構成を示すブロック図である 園 5]図 5は、本実施形態 3に係るメモリ書き込み装置を用いたプログラムの書き込み 手順を示す図である。
園 6]図 6は、本実施形態 4に係るメモリ書き込み装置の構成を示すブロック図である 園 7]図 7は、本実施形態 5に係るメモリ書き込み装置の構成を示すブロック図である 園 8]図 8は、本実施形態 6に係るメモリ書き込み装置の構成を示すブロック図である 園 9]図 9は、本実施形態 7に係るメモリ書き込み装置の構成を示すブロック図である
[図 10]図 10は、本実施形態 8に係るメモリ書き込み装置の構成を示すブロック図であ る。
[図 11]図 11は、本実施形態 9に係るメモリ書き込み装置の構成を示すブロック図であ る。
[図 12]図 12は、本実施形態 9に係るメモリ書き込み装置を用いたプログラムの書き込 み手順を示す図である。
[図 13]図 13は、本実施形態 10に係るメモリ書き込み装置の構成を示すブロック図で ある。
符号の説明
101 マイコン起動抑制 DMA起動制御装置
102 DMA制御装置
104 外部メモリカード
105 書込可能 ROM
112 CPU
113 命令キャッシュメモリ
401 データパス
601 SRAM装置 701 シリアル I/F装置
702 シリアル通信装置
703 ダウンロードプログラムメモリ
704 通信装置
705 シリアル I/F
901 ネットワーク I/F装置
902 ネットワーク通信装置
903 ダウンロードプログラムメモリ
904 通 1目装置
905 ネットワーク I/F
1201 内蔵 ROM
発明を実施するための最良の形態
[0012] 以下、本発明の実施形態を図面に基づいて詳細に説明する。以下の好ましい実施 形態の説明は、本質的に例示に過ぎず、本発明、その適用物或いはその用途を制 限することを意図するものでは全くない。
[0013] ぐ実施形態 1 >
図 1は、本発明の実施形態 1に係るメモリ書き込み装置の構成を示すブロック図で ある。図 1のメモリ書き込み装置は、マイコン起動抑制 DMA起動制御装置 101と、 D MA制御装置 102と、揷入された外部メモリカード 104との間でデータを受け渡しす るメモリカード I/F103と、メモリカード I/F103で読み出したデータを書込可能 RO M105に転送するように制御するバスコントローラ 110と、データキャッシュメモリ 111 と、命令を実行する CPU112と、命令キャッシュメモリ 113とを備えている。
[0014] 前記マイコン起動抑制 DMA起動制御装置 101は、前記 CPU112の起動を抑制 するとともに、前記 DMA制御装置 102に対して DMA起動を指示するためのもので ある。
[0015] 前記 DMA制御装置 102は、前記外部メモリカード 104に記録された起動用プログ ラムやアプリケーションプログラム等の必要なプログラムをデータ転送するものである [0016] なお、図 1において、前記書込可能 ROM105には、ブート起動プログラム（BOOT コード） 106、各種プログラム 107、漢字フォントデータ 108が既に書き込まれている 力、初期状態では空白状態となっているものとする。
[0017] 次に、本実施形態 1に係るメモリ書き込み装置を用いたプログラムの書き込み手順 について、図 2を用いて説明する。
[0018] まず、電源が ONされ、電源投入後にリセットが解除されると、 CPU112は、マイコ ン起動抑制 DMA起動制御装置 101によって起動が抑制された状態 206となる。こ のとき、 CPU112の起動用プログラムを読み出すべきアドレス空間に配置された書込 可能 ROM105内部は、起動プログラムが書き込まれていない空白状態 205となって いる。
[0019] 次に、前記マイコン起動抑制 DMA起動制御装置 101は、 DMA制御装置 102に 対して DMA起動を指示し、起動用プログラムのダウンロード 209を開始させる。
[0020] ここで、前記 DMA制御装置 102は、予め起動用プログラムやアプリケーションプロ グラム等の必要なプログラムが書き込まれた外部メモリカード 104から書込可能 RO M105に対してデータ転送を行うように、予め読み出しアドレスと書き込みアドレスと を初期状態として設定しておく必要がある。
[0021] 前記 DMA制御装置 102が起動すると、外部メモリカード 104から書込可能 ROM1 05へとデータ転送が行われ、書込可能 ROM105は、ブート起動プログラム 106、各 種プログラム 107、漢字フォントデータ 108が転送された状態 208となる。
[0022] このように、データ転送が完了すると、 DMA制御装置 102はマイコン起動抑制 DM A起動制御装置 101に対してデータ転送の完了を通知する。そして、マイコン起動 抑制 DMA起動制御装置 101が CPU112の起動抑制を解除 210することで、 CPU 112のブート起動が開始された状態 207となり、続いてアプリケーションソフトの起動 状態へと移行するようになってレ、る。
[0023] ぐ実施形態 2 >
図 3は、本発明の実施形態 2に係るメモリ書き込み装置を用いたプログラムの書き込 み手順を示す図である。なお、本実施形態 2で用いるメモリ書き込み装置は、前記実 施形態 1と同じものを用いることとし、以下、実施形態 1と同じ部分については同じ符 号を付し、相違点についてのみ説明する。
[0024] まず、電源が ONされ、電源投入後にリセットが解除されると、 CPU112は、マイコ ン起動抑制 DMA起動制御装置 101によって起動が抑制された状態 206となる。こ のとき、 CPU112の起動用プログラムを読み出すべきアドレス空間に配置された書込 可能 ROM105内部は、起動用プログラムが書き込まれていない空白状態 205となつ ている。
[0025] 次に、前記マイコン起動抑制 DMA起動制御装置 101は、 DMA制御装置 102に 対して DMA起動を指示し、起動用プログラムのダウンロード 209を開始させる。
[0026] ここで、前記 DMA制御装置 102は、予め起動用プログラムやアプリケーションプロ グラム等の必要なプログラムが書き込まれた外部メモリカード 104から書込可能 RO M105に対してデータ転送を行うように、予め読み出しアドレスと書き込みアドレスと を初期状態として設定しておく必要がある。その際、 DMA制御装置 102は、ダウン口 ードプログラム 305のみをデータ転送するように設定されている。
[0027] 前記 DMA制御装置 102が起動すると、外部メモリカード 104から書込可能 ROM1 05へとデータ転送が行われ、書込可能 ROM105は、ダウンロードプログラム 305の みが転送された状態 303となる。
[0028] このように、データ転送が完了すると、 DMA制御装置 102はマイコン起動抑制 DM A起動制御装置 101に対してデータ転送の完了を通知する。そして、マイコン起動 抑制 DMA起動制御装置 101が CPU112の起動抑制を解除 210することで、 CPU 112の起動が開始された状態 301となる。
[0029] そして、 CPU112は、書込可能 ROM105に書き込まれたダウンロードプログラム 3 05に基づレ、て、 CPU112自ら外部メモリカード 104に格納されてレ、るブート起動プロ グラム 106、各種プログラム 107、漢字フォントデータ 108を読み出し、書込可能 R〇 M105に転送することで、書込可能 ROM105に対して必要なデータが書き込まれた 状態 304となる。
[0030] このように、書込可能 ROM105に対するデータ転送が完了すると、 CPU112は、 再度ブート起動プログラムへとその制御を移してブート起動が開始された状態となり、 続いてアプリケーションソフトの起動状態 302へと移行するようになっている。 [0031] <実施形態 3 >
図 4は、本発明の実施形態 3に係るメモリ書き込み装置の構成を示すブロック図で ある。前記実施形態 1との違いは、メモリカード I/Fで読み出したデータを 2ポートの 命令キャッシュメモリに転送するデータパスを設けた点であるため、以下、実施形態 1 と同じ部分については同じ符号を付し、相違点についてのみ説明する。
[0032] 図 4に示すように、 413は CPU112によるデータ書き込み及び読み出しが可能で、 且つ DMA制御装置 102によるデータ書き込みが可能な 2ポート制御の命令キヤッシ ュメモリである。この命令キャッシュメモリ 413は、データパス 401を介してメモリカード I/F103と接続されており、メモリカード I/F103で読み出したデータが転送されるよ うになつている。
[0033] 次に、本実施形態 3に係るメモリ書き込み装置を用いたプログラムの書き込み手順 について、図 5を用いて説明する。
[0034] まず、電源が ONされ、電源投入後にリセットが解除されると、 CPU112は、マイコ ン起動抑制 DMA起動制御装置 101によって起動が抑制された状態 206となる。こ のとき、 CPU112の起動用プログラムを読み出すべきアドレス空間に配置された書込 可能 ROM105内部は、起動用プログラムが書き込まれていない空白状態 205となつ ている。また、命令キャッシュメモリ 413も同様に空白状態 501となっている。
[0035] 次に、前記マイコン起動抑制 DMA起動制御装置 101は、 DMA制御装置 102に 対して DMA起動を指示し、起動用プログラムのダウンロード 209を開始させる。
[0036] ここで、前記 DMA制御装置 102は、予め起動用プログラムやアプリケーションプロ グラム等の必要なプログラムが書き込まれた外部メモリカード 104から命令キャッシュ メモリ 113に対してデータ転送を行うように、予め読み出しアドレスと書き込みアドレス とを初期状態として設定しておく必要がある。その際、 DMA制御装置 102は、ダウン ロードプログラム 305のみをデータ転送するように設定されている。
[0037] 前記 DMA制御装置 102が起動すると、外部メモリカード 104からデータパス 401を 経由して命令キャッシュメモリ 413へとデータ転送が行われ、命令キャッシュメモリ 41 3は、ダウンロードプログラム 305のみが転送された状態 502となる。
[0038] このように、命令キャッシュメモリ 113に対するデータ転送が完了すると、 DMA制御 装置 102はマイコン起動抑制 DMA起動制御装置 101に対して転送の完了を通知 する。そして、マイコン起動抑制 DMA起動制御装置 101が CPU112の起動抑制を 解除 210することで、 CPU112の起動が開始された状態 301となる。
[0039] そして、 CPU112は、命令キャッシュメモリ 413に書き込まれたダウンロードプログラ ム 305に基づレ、て、 CPU112自ら外部メモリカード 104に格納されてレ、るブート起動 プログラム 106、各種プログラム 107、漢字フォントデータ 108を読み出し、書込可能 ROM105に転送することで、書込可能 ROM105に必要なデータが書き込まれた状 態 208となる。
[0040] このように、書込可能 ROM105に対するデータ転送が完了すると、 CPU112は、 再度ブート起動プログラムへとその制御を移してブート起動が開始された状態となり、 続いてアプリケーションソフトの起動状態 302へと移行するようになっている。
[0041] ぐ実施形態 4 >
図 6は、本発明の実施形態 4に係るメモリ書き込み装置の構成を示すブロック図で ある。前記実施形態 1との違いは、 SRAM装置を設けた点であるため、以下、実施形 態 1と同じ部分については同じ符号を付し、相違点についてのみ説明する。
[0042] 図 6に示すように、 SRAM装置 601は、バスコントローラ 110と接続され、 DMA制 御装置 102によるデータ書き込みが可能となるように構成されている。
[0043] 次に、本実施形態 4に係るメモリ書き込み装置を用いたプログラムの書き込み手順 について説明する。
[0044] まず、電源が ONされ、電源投入後にリセットが解除されると、 CPU112は、マイコ ン起動抑制 DMA起動制御装置 101によって起動が抑制された状態となる。このとき 、 CPU112の起動用プログラムを読み出すべきアドレス空間に配置された SRAM装 置 601の内部は、起動用プログラムが書き込まれていない空白状態となっている。ま た、別空間に配置された書込可能 ROM105も同様に空白状態となっている。
[0045] 次に、前記マイコン起動抑制 DMA起動制御装置 101は、 DMA制御装置 102に 対して DMA起動を指示し、起動用プログラムのダウンロードを開始させる。
[0046] ここで、前記 DMA制御装置 102は、予め起動用プログラムやアプリケーションプロ グラム等の必要なプログラムが書き込まれた外部メモリカード 104から SRAM装置 60 1に対してデータ転送を行うように、予め読み出しアドレスと書き込みアドレスを初期 状態として設定しておく必要がある。その際、 DMA制御装置 102は、ダウンロードプ ログラム 305のみをデータ転送するように設定されている。
[0047] 前記 DMA制御装置 102が起動すると、外部メモリカード 104から SRAM装置 601 へのデータ転送が行われ、 SRAM装置 601は、ダウンロードプログラム 305のみが 転送された状態となる。
[0048] このように、 SRAM装置 601に対するデータ転送が完了すると、 DMA制御装置 10 2はマイコン起動抑制 DMA起動制御装置 101に対して転送の完了を通知する。そ して、マイコン起動抑制 DMA起動制御装置 101が CPU112の起動抑制を解除する ことで、 CPU112の起動が開始された状態となる。
[0049] そして、 CPU112は、 SRAM装置 601に書き込まれたダウンロードプログラム 305 に基づレ、て、 CPU112自ら外部メモリカード 104に格納されてレ、るブート起動プログ ラム 106、各種プログラム 107、漢字フォントデータ 108を読み出し、書込可能 ROM 105に転送することで、書込可能 ROM105に必要なデータが書き込まれた状態とな る。
[0050] このように、書込可能 ROM105に対するデータ転送が完了すると、 CPU112は、 再度ブート起動プログラムへとその制御を移してブート起動が開始された状態となり、 続レ、てアプリケーションソフトの起動状態へと移行するようになってレ、る。
[0051] <実施形態 5 >
図 7は、本実施形態 5に係るメモリ書き込み装置の構成を示すブロック図である。前 記実施形態 1との違いは、シリアル通信装置を設けた点であるため、以下、実施形態 1と同じ部分については同じ符号を付し、相違点についてのみ説明する。
[0052] 図 7に示すように、 702はシリアル通信装置であり、ダウンロードプログラムを記録す るダウンロードプログラムメモリ 703と、このダウンロードプログラムをシリアル IZF705 を経由してデータ転送する通信装置 704とを備えている。
[0053] また、 701は、前記シリアル通信装置 702との間でデータ通信を行うシリアル I/F 装置である。そして、このシリアル I/F装置 701経由で前記シリアル通信装置 702か ら送信されたダウンロードプログラムは、データパス 401を介して命令キャッシュメモリ 413に書き込まれるようになつている。
[0054] 次に、本実施形態 5に係るメモリ書き込み装置を用いたプログラムの書き込み手順 について説明する。
[0055] まず、電源が ONされ、電源投入後にリセットが解除されると、 CPU112は、マイコ ン起動抑制 DMA起動制御装置 101によって起動が抑制された状態となる。このとき 、 CPU112の起動用プログラムを読み出すべきアドレス空間に配置された命令キヤッ シュメモリ 413内部は、起動用プログラムが書き込まれていない空白状態となってい る。また、書込可能 ROM105も同様に空白状態となっている。
[0056] 次に、前記マイコン起動抑制 DMA起動制御装置 101は、 DMA制御装置 102に 対して DMA起動を指示し、起動用プログラムのダウンロードを開始させる。
[0057] ここで、前記 DMA制御装置 102は、シリアル I/F装置 701の受信データバッファ から、命令キャッシュメモリ 413に対してデータ転送を行うように、予め読み出しァドレ スと書き込みアドレスを初期状態として設定しておく必要がある。
[0058] なお、シリアル I/F装置 701には、外部接続されたシリアル通信装置 702における ダウンロードプログラムメモリ 703上のプログラム力 通信装置 704及びシリアル I/F 705を経由してデータが転送されるようになっており、 DMA制御装置 102は、このダ ゥンロードプログラム 305のみをデータ転送するように設定されている。
[0059] 前記 DMA制御装置 102が起動すると、シリアル I/F装置 701からデータパス 401 を経由して命令キャッシュメモリ 413へのデータ転送が行われ、命令キャッシュメモリ 4 13は、ダウンロードプログラム 305のみが転送された状態となる。
[0060] このように、命令キャッシュメモリ 413に対するデータ転送が完了すると、 DMA制御 装置 102はマイコン起動抑制 DMA起動制御装置 101に対して転送の完了を通知 する。そして、マイコン起動抑制 DMA起動制御装置 101が CPU112の起動抑制を 解除することで、 CPU 112の起動が開始された状態となる。
[0061] そして、 CPU112は、命令キャッシュメモリ 413に書き込まれたダウンロードプログラ ム 305に基づレ、て、 CPU112自ら外部メモリカード 104に格納されてレ、るブート起動 プログラム 106、各種プログラム 107、漢字フォントデータ 108を読み出し、書込可能 ROM105に転送することで、書込可能 ROM105に必要なデータが書き込まれた状 態となる。
[0062] このように、書込可能 ROM105に対するデータ転送が完了すると、 CPU112は、 再度ブート起動プログラムへとその制御を移してブート起動が開始された状態となり、 続レ、てアプリケーションソフトの起動状態へと移行するようになってレ、る。
[0063] ぐ実施形態 6 >
図 8は、本発明の実施形態 6に係るメモリ書き込み装置の構成を示すブロック図で ある。前記実施形態 5との違いは、さらに SRAM装置を設けた点であるため、以下、 実施形態 5と同じ部分については同じ符号を付し、相違点についてのみ説明する。
[0064] 図 8に示すように、 SRAM装置 601は、バスコントローラ 110と接続され、 DMA制 御装置 102によるデータ書き込みが可能となるように構成されている。
[0065] 次に、本実施形態 6に係るメモリ書き込み装置を用いたプログラムの書き込み手順 について説明する。
[0066] まず、電源が ONされ、電源投入後にリセットが解除されると、 CPU112は、マイコ ン起動抑制 DMA起動制御装置 101によって起動が抑制された状態となる。このとき 、 CPU112の起動用プログラムを読み出すべきアドレス空間に配置された SRAM装 置 601の内部は、起動用プログラムが書き込まれていない空白状態となっている。ま た、別空間に配置された書込可能 ROM105も同様に空白状態となっている。
[0067] 次に、前記マイコン起動抑制 DMA起動制御装置 101は、 DMA制御装置 102に 対して DMA起動を指示し、起動用プログラムのダウンロードを開始させる。
[0068] ここで、前記 DMA制御装置 102は、シリアル I/F装置 701の受信データバッファ から、命令キャッシュメモリ 113に対してデータ転送を行うように、予め読み出しァドレ スと書き込みアドレスを初期状態として設定しておく必要がある。
[0069] なお、シリアノレ IZF装置 701には、外部接続されたシリアル通信装置 702における ダウンロードプログラムメモリ 703上のプログラム力 通信装置 704及びシリアル IZF 705を経由してデータが転送されるようになっており、 DMA制御装置 102は、このダ ゥンロードプログラム 305のみをデータ転送するように設定されている。
[0070] 前記 DMA制御装置 102が起動すると、シリアル iZF装置 701から SRAM装置 60 1へのデータ転送が行われ、 SRAM装置 601は、ダウンロードプログラム 305のみが 転送された状態となる。
[0071] このように、 SRAM装置 601に対するデータ転送が完了すると、 DMA制御装置 10 2はマイコン起動抑制 DMA起動制御装置 101に対して転送の完了を通知する。そ して、マイコン起動抑制 DMA起動制御装置 101が CPU112の起動抑制を解除する ことで、 CPU112の起動が開始された状態となる。
[0072] そして、 CPU112は、 SRAM装置 601に書き込まれたダウンロードプログラム 305 に基づレ、て、 CPU112自ら外部メモリカード 104に格納されてレ、るブート起動プログ ラム 106、各種プログラム 107、漢字フォントデータ 108を読み出し、書込可能 ROM 105へ転送することで、書込可能 ROM105に必要なデータが書き込まれた状態とな る。
[0073] このように、書込可能 ROM105に対するデータ転送が完了すると、 CPU112は、 再度ブート起動プログラムへとその制御を移してブート起動が開始された状態となり、 続レ、てアプリケーションソフトの起動状態へと移行するようになってレ、る。
[0074] <実施形態 7 >
図 9は、本発明の実施形態 7に係るメモリ書き込み装置の構成を示すブロック図で ある。前記実施形態 1との違いは、ネットワーク通信装置を設けた点であるため、以下 、実施形態 1と同じ部分については同じ符号を付し、相違点についてのみ説明する。
[0075] 図 9に示すように、 902はパソコン等からなるネットワーク通信装置であり、ダウン口 ードプログラムを記録するダウンロードプログラムメモリ 903と、このダウンロードプログ ラムをネットワーク I/F905を経由してデータ転送する通信装置 904とを備えている。
[0076] また、 901は、前記ネットワーク通信装置 902との間でデータ通信を行うネットワーク I/F装置である。そして、このネットワーク I/F装置 901経由で前記ネットワーク通信 装置 902から送信されたダウンロードプログラムは、データパス 401を介して命令キヤ ッシュメモリ 413に書き込まれるようになってレ、る。
[0077] 次に、本実施形態 7に係るメモリ書き込み装置を用いたプログラムの書き込み手順 について説明する。
[0078] まず、電源が ONされ、電源投入後にリセットが解除されると、 CPU112は、マイコ ン起動抑制 DMA起動制御装置 101によって起動が抑制された状態となる。このとき 、 CPU112の起動用プログラムを読み出すべきアドレス空間に配置された命令キヤッ シュメモリ 413内部は、起動用プログラムが書き込まれていない空白状態となってい る。また、書込可能 ROM105も同様に空白状態となっている。
[0079] 次に、前記マイコン起動抑制 DMA起動制御装置 101は、 DMA制御装置 102に 対して DMA起動を指示し、起動用プログラムのダウンロードを開始させる。
[0080] 前記 DMA制御装置 102は、ネットワーク I/F装置 901の受信データバッファから、 命令キャッシュメモリ 413に対してデータ転送を行うように、予め読み出しアドレスと書 き込みアドレスを初期状態として設定しておく必要がある。
[0081] なお、ネットワーク I/F装置 901には、外部接続されたネットワーク通信装置 902に おけるダウンロードプログラムメモリ 903上のプログラム力 通信装置 904及びネットヮ ーク I/F905を経由してデータが転送されるようになっており、 DMA制御装置 102 は、このダウンロードプログラム 305のみをデータ転送するように設定されている。
[0082] 前記 DMA制御装置 102が起動すると、ネットワーク I/F装置 901からデータパス 4 01を経由して命令キャッシュメモリ 413へのデータ転送が行われ、命令キャッシュメ モリ 413は、ダウンロードプログラム 305のみが転送された状態となる。
[0083] このように、命令キャッシュメモリ 413に対するデータ転送が完了すると、 DMA制御 装置 102はマイコン起動抑制 DMA起動制御装置 101に対して転送の完了を通知 する。そして、マイコン起動抑制 DMA起動制御装置 101が CPU112の起動抑制を 解除することで、 CPU 112の起動が開始された状態となる。
[0084] そして、 CPU112は、命令キャッシュメモリ 413に書き込まれたダウンロードプロダラ ム 305に基づレ、て、 CPU112自ら外部メモリカード 104に格納されてレ、るブート起動 プログラム 106、各種プログラム 107、漢字フォントデータ 108を読み出し、書込可能 ROM105に転送することで、書込可能 ROM105に必要なデータが書き込まれた状 態となる。
[0085] このように、書込可能 ROM105に対するデータ転送が完了すると、 CPU112は、 再度ブート起動プログラムへとその制御を移してブート起動が開始された状態となり、 アプリケーションソフトの起動状態へと移行するようになっている。
[0086] ぐ実施形態 8 > 図 10は、本発明の実施形態 8に係るメモリ書き込み装置の構成を示すブロック図で ある。前記実施形態 7との違いは、さらに SRAM装置を設けた点であるため、以下、 実施形態 7と同じ部分については同じ符号を付し、相違点についてのみ説明する。
[0087] 図 10に示すように、 SRAM装置 601は、バスコントローラ 110と接続され、 DMA制 御装置 102によるデータ書き込みが可能となるように構成されている。
[0088] 次に、本実施形態 8に係るメモリ書き込み装置を用いたプログラムの書き込み手順 について説明する。
[0089] まず、電源が ONされ、電源投入後にリセットが解除されると、 CPU112は、マイコ ン起動抑制 DMA起動制御装置 101によって起動が抑制された状態となる。このとき 、 CPU112の起動用プログラムを読み出すべきアドレス空間に配置された SRAM装 置 601の内部は、起動用プログラムが書き込まれていない空白状態となっている。ま た、別空間に配置された書込可能 ROM105も同様に空白状態となっている。
[0090] 次に、前記マイコン起動抑制 DMA起動制御装置 101は、 DMA制御装置 102に 対して DMA起動を指示し、起動用プログラムのダウンロードを開始させる。
[0091] 前記 DMA制御装置 102は、ネットワーク I/F装置 901の受信データバッファから、 命令キャッシュメモリ 113に対してデータ転送を行うように、予め読み出しアドレスと書 き込みアドレスを初期状態として設定しておく必要がある。
[0092] なお、ネットワーク I/F装置 901には、外部接続されたネットワーク通信装置 902に おけるダウンロードプログラムメモリ 903上のプログラム力 通信装置 904及びネットヮ ーク I/F905を経由してデータが転送されるようになっており、 DMA制御装置 102 は、このダウンロードプログラム 305のみをデータ転送するように設定されている。
[0093] 前記 DMA制御装置 102が起動すると、ネットワーク I/F装置 901から SRAM装置
601へのデータ転送が行われ、 SRAM装置 601は、ダウンロードプログラム 305の みが転送された状態となる。
[0094] このように、 SRAM装置 601に対するデータ転送が完了すると、 DMA制御装置 10 2はマイコン起動抑制 DMA起動制御装置 101に対して転送の完了を通知する。そ して、マイコン起動抑制 DMA起動制御装置 101が CPU112の起動抑制を解除する ことで、 CPU112の起動が開始された状態となる。 [0095] そして、 CPU112は、 SRAM装置 601に書き込まれたダウンロードプログラム 305 に基づレ、て、 CPU112自ら外部メモリカード 104に格納されてレ、るブート起動プログ ラム 106、各種プログラム 107、漢字フォントデータ 108を読み出し、書込可能 ROM 105に転送することで、書込可能 ROM105に必要なデータが書き込まれた状態とな る。
[0096] このように、書込可能 ROM105に対するデータ転送が完了すると、 CPU112は、 再度ブート起動プログラムへとその制御を移してブート起動が開始された状態となり、 アプリケーションソフトの起動状態へと移行するようになっている。
[0097] ぐ実施形態 9 >
図 11は、本発明の実施形態 9に係るメモリ書き込み装置の構成を示すブロック図で ある。図 11のメモリ書き込み装置は、 DMA制御装置 102と、揷入された外部メモリ力 ード 104との間でデータを受け渡しするメモリカード IZF103と、メモリカード I/F10 3で読み出したデータを書込可能 ROM105に転送するように制御するバスコントロ ーラ 110と、データキャッシュメモリ 111と、命令を実行する CPU112と、命令キヤッシ ュメモリ 113と、バスコントローラ 110に接続された内蔵 ROM1201とを備えている。
[0098] 前記 DMA制御装置 102は、前記外部メモリカード 104に記録された起動用プログ ラムやアプリケーションプログラム等の必要なプログラムをデータ転送するものである
[0099] なお、図 11において、前記書込可能 ROM105には、各種プログラム 107及び漢 字フォントデータ 108が既に書き込まれているが、初期状態では空白状態となってい るものとする。
[0100] 前記内蔵 ROM1201には、初期起動プログラム 1206 (初期起動コード）及びダウ ンロードプログラム 305が格納されている。
[0101] 次に、本実施形態 9に係るメモリ書き込み装置を用いたプログラムの書き込み手順 について、図 12を用いて説明する。
[0102] まず、電源が ONされ、電源投入後にリセットが解除されると、 CPU112は、 CPU1
12の起動用プログラムを読み出すべきアドレス空間に配置された内蔵 ROM1201に 格納された初期起動プログラム 1206により起動が開始された状態 1306となる。 [0103] そして、初期起動を開始した CPU112は、その後、内蔵 ROM1201に格納されて レ、るダウンロードプログラム 305に基づいて、 CPU112自ら外部メモリカード 104に格 納されている各種プログラム 107及び漢字フォントデータ 108を読み出し、書込可能
ROM105への転送 1307を開始する。そして、書込可能 ROM105に必要なデータ が書き込まれた状態 208となる。
[0104] このように、書込可能 ROM105に対するデータ転送が完了すると、 CPU112は、 内蔵 ROM1201から書込可能 ROM105へとその制御を移し、アプリケーションソフト の起動状態 207へと移行するようになっている。
[0105] なお、ダウンロード終了直後に内蔵 ROM1201から書込可能 ROM105へ制御を 移すためには、ダウンロードプログラム 305を予めそのようにプログラムしておく必要 力 Sある。
[0106] <実施形態 10 >
図 13は、本発明の実施形態 10に係るメモリ書き込み装置の構成を示すブロック図 である。前記実施形態 3との違いは、内蔵 ROM1201を備えた点であるため、以下、 実施形態 3と同じ部分については同じ符号を付し、相違点についてのみ説明する。
[0107] 図 13に示すように、前記内蔵 ROM1201には、初期起動プログラム 1206 (初期起 動コード）が格納されている。
[0108] なお、図 13において、書込可能 ROM105には、各種プログラム 107及び漢字フォ ントデータ 108が既に書き込まれているが、初期状態では空白状態となっているもの とする。
[0109] 次に、本実施形態 10に係るメモリ書き込み装置を用いたプログラムの書き込み手 順について説明する。
[0110] まず、電源が ONされ、電源投入後にリセットが解除されると、 CPU112は、マイコ ン起動抑制 DMA起動制御装置 101によって起動が抑制された状態となる。このとき 、書込可能 ROM105内部は、読み出すべきプログラムが書き込まれていない空白 状態となっている。また、命令キャッシュメモリ 413も同様に空白状態となっている。
[0111] 次に、前記マイコン起動抑制 DMA起動制御装置 101は、 DMA制御装置 102に 対して DMA起動を指示する。 [0112] ここで、前記 DMA制御装置 102は、予めダウンロードプログラム 305やアプリケー シヨンプログラム等の必要なプログラムが書き込まれた外部メモリカード 104から命令 キャッシュメモリ 113に対してデータ転送を行うように、予め読み出しアドレスと書き込 みアドレスとを初期状態として設定しておく必要がある。その際、 DMA制御装置 102 は、ダウンロードプログラム 305のみをデータ転送するように設定されている。
[0113] 前記 DMA制御装置 102が起動すると、外部メモリカード 104からデータパス 401を 経由して命令キャッシュメモリ 413へとデータ転送が行われ、命令キャッシュメモリ 41 3は、ダウンロードプログラム 305のみが転送された状態となる。
[0114] このように、命令キャッシュメモリ 413に対するデータ転送が完了すると、 DMA制御 装置 102はマイコン起動抑制 DMA起動制御装置 101に対して転送の完了を通知 する。そして、マイコン起動抑制 DMA起動制御装置 101が CPU112の起動抑制を 解除することで、 CPU112は、内蔵 ROM1201に格納された初期起動プログラム 12 06により起動が開始された状態となる。
[0115] そして、初期起動を開始した CPU112は、命令キャッシュメモリ 413に書き込まれた ダウンロードプログラム 305に基づいて、 CPU112自ら外部メモリカード 104に格納さ れている各種プログラム 107、漢字フォントデータ 108を読み出し、書込可能 ROM1 05に転送することで、書込可能 ROM105に必要なデータが書き込まれた状態となる
[0116] このように、書込可能 ROM105に対するデータ転送が完了すると、 CPU112は、 内蔵 ROM1201から書込可能 ROM105へとその制御を移し、続いてアプリケーショ ンソフトの起動状態へと移行するようになってレ、る。
[0117] <実施形態 11 >
次に、本実施形態 11に係るメモリ書き込み装置を用いたプログラムの書き込み手 順について説明する。なお、本実施形態 11に係るメモリ書き込み装置の装置構成は 、前記実施形態 10と同じであるため、以下、図 13を参照しながら説明する。
[0118] まず、電源が ONされ、電源投入後にリセットが解除されると、 CPU112は、 CPU1 12の起動用プログラムを読み出すべきアドレス空間に配置された内蔵 ROM1201に 格納された初期起動プログラム 1206により初期起動が開始された状態となる。 [0119] このとき、書込可能 ROM105内部は、読み出すべきプログラムが書き込まれていな い空白状態となっている。また、命令キャッシュメモリ 413も同様に空白状態となって いる。
[0120] 次に、初期起動を開始した CPU112は、 DMA制御装置 102に対する初期設定を 行う。具体的には、予めダウンロードプログラム 305やアプリケーションプログラム等の 必要なプログラムが書き込まれた外部メモリカード 104から命令キャッシュメモリ 413 に対してダウンロードプログラム 305のみをデータ転送するように、読み出しアドレスと 書き込みアドレスとを初期状態として設定する。
[0121] そして、 DMA制御装置 102の初期設定後、 DMA制御装置 102に対して DMA起 動を指示する。
[0122] 前記 DMA制御装置 102が起動すると、外部メモリカード 104からデータパス 401を 経由して命令キャッシュメモリ 413へとデータ転送が行われ、命令キャッシュメモリ 41 3は、ダウンロードプログラム 305のみが転送された状態となる。
[0123] このように、命令キャッシュメモリ 413に対するデータ転送が完了すると、 CPU12は 、命令キャッシュメモリ 413に書き込まれたダウンロードプログラム 305に基づいて、 C PU 112自ら外部メモリカード 104に格納されてレ、る各種プログラム 107、漢字フォン トデータ 108を読み出し、書込可能 ROM105に転送することで、書込可能 ROM10 5に必要なデータが書き込まれた状態となる。
[0124] このように、書込可能 ROM105に対するデータ転送が完了すると、 CPU112は、 書込可能 ROM105へとその制御を移し、アプリケーションソフトの起動状態へと移行 するようになつている。
[0125] なお、ダウンロード終了直後に書込可能 ROM105へ制御を移すためには、ダウン ロードプログラム 305を予めそのようにプログラムしておく必要がある。
産業上の利用可能性
[0126] 以上説明したように、本発明は、コスト増大を抑えつつ、基板実装された空白状態 の書込可能 ROMに対して必要なプログラムをダウンロードできるという実用性の高い 効果が得られることから、きわめて有用で産業上の利用可能性は高い。

Claims

請求の範囲
[1] CPUが実行するプログラムを、基板上に実装した空白状態の書込可能 ROMに書 き込むためのメモリ書き込み装置であって、
外部メモリカードに予め記録された前記プログラムを読み取るメモリカード IZF装置 と、
前記 CPUの起動を抑制制御する CPU起動制御部と、
前記 CPUの起動前に、前記メモリカード I/F装置で読み取った前記プログラムを DMA転送する DMA装置とを備えたことを特徴とするメモリ書き込み装置。
[2] 請求項 1に記載されたメモリ書き込み装置において、
前記外部メモリカードに記録された前記プログラムは、前記 CPUが実行可能なダウ ンロード用プログラムを含んでおり、
前記 CPUの起動前に、前記 DMA装置によって、前記プログラムの中から前記ダウ ンロード用プログラムのみが前記書込可能 ROMに書き込まれ、
前記 CPUの起動後に、該 CPUによって前記ダウンロード用プログラムが実行され ることで、前記外部メモリカードに記録されている残りのプログラムが前記書込可能 R
OMに書き込まれるように構成されてレ、ることを特徴とするメモリ書き込み装置。
[3] 請求項 1に記載されたメモリ書き込み装置において、
前記 CPUによるデータ書き込み及び読み出しが可能で、且つ前記 DMA装置によ るデータ書き込みが可能な 2ポート制御のキャッシュメモリをさらに備え、 前記外部メモリカードに記録された前記プログラムは、前記 CPUが実行可能なダウ ンロード用プログラムを含んでおり、
前記 CPUの起動前に、前記 DMA装置によって、前記プログラムの中から前記ダウ ンロード用プログラムのみが前記キャッシュメモリに書き込まれ、
前記 CPUの起動後に、該 CPUによって前記ダウンロード用プログラムが実行され ることで、前記外部メモリカードに記録されている残りのプログラムが前記書込可能 R OMに書き込まれるように構成されてレヽることを特徴とするメモリ書き込み装置。
[4] 請求項 1に記載されたメモリ書き込み装置において、
外部接続された SRAM装置をさらに備え、 前記外部メモリカードに記録された前記プログラムは、前記 CPUが実行可能なダウ ンロード用プログラムを含んでおり、
前記 CPUの起動前に、前記 DMA装置によって、前記プログラムの中から前記ダウ ンロード用プログラムのみが前記 SRAM装置に書き込まれ、
前記 CPUの起動後に、該 CPUによって前記ダウンロード用プログラムが実行され ることで、前記外部メモリカードに記録されている残りのプログラムが前記書込可能 R
OMに書き込まれるように構成されてレ、ることを特徴とするメモリ書き込み装置。
[5] 請求項 1に記載されたメモリ書き込み装置において、
前記 CPUによるデータ書き込み及び読み出しが可能で、且つ前記 DMA装置によ るデータ書き込みが可能な 2ポート制御のキャッシュメモリと、 前記 CPUが実行可能なダウンロード用プログラムが記録されたメモリと、該プロダラ ムをシリアル I/Fを経由して送信する通信装置とを有するシリアル通信装置と、 前記シリアル通信装置との間でデータ通信を行うシリアル I/F装置とをさらに備え、 前記 CPUの起動前に、前記 DMA装置によって、前記シリアル通信装置から前記 シリアル I/F装置経由で送信された前記ダウンロード用プログラムが前記キャッシュ メモリに書き込まれ、
前記 CPUの起動後に、該 CPUによって前記ダウンロード用プログラムが実行され ることで、前記外部メモリカードに記録されてレ、るプログラムが前記書込可能 ROMに 書き込まれるように構成されてレ、ることを特徴とするメモリ書き込み装置。
[6] 請求項 1に記載されたメモリ書き込み装置において、
外部接続された SRAM装置と、
前記 CPUが実行可能なダウンロード用プログラムが記録されたメモリと、該プロダラ ムをシリアル I/Fを経由して送信する通信装置とを有するシリアル通信装置と、 前記シリアル通信装置との間でデータ通信を行うシリアル IZF装置とをさらに備え、 前記 CPUの起動前に、前記 DMA装置によって、前記シリアル通信装置から前記 シリアル I/F装置経由で送信された前記ダウンロード用プログラムが前記 SRAM装 置に書き込まれ、
前記 CPUの起動後に、該 CPUによって前記ダウンロード用プログラムが実行され ることで、前記外部メモリカードに記録されてレ、るプログラムが前記書込可能 ROMに 書き込まれるように構成されてレ、ることを特徴とするメモリ書き込み装置。
[7] 請求項 1に記載されたメモリ書き込み装置において、
前記 CPUによるデータ書き込み及び読み出しが可能で、且つ前記 DMA装置によ るデータ書き込みが可能な 2ポート制御のキャッシュメモリと、 前記 CPUが実行可能なダウンロード用プログラムが記録されたメモリと、該プロダラ ムをネットワーク IZFを経由して送信する通信装置とを有するネットワーク通信装置と 前記ネットワーク通信装置との間でデータ通信を行うシリアル I/F装置とをさらに備 前記 CPUの起動前に、前記 DMA装置によって、前記ネットワーク通信装置から前 記ネットワーク IZF装置経由で送信された前記ダウンロード用プログラムが前記キヤ ッシュメモリに書き込まれ、
前記 CPUの起動後に、該 CPUによって前記ダウンロード用プログラムが実行され ることで、前記外部メモリカードに記録されてレ、るプログラムが前記書込可能 ROMに 書き込まれるように構成されてレ、ることを特徴とするメモリ書き込み装置。
[8] 請求項 1に記載されたメモリ書き込み装置において、
外部接続された SRAM装置と、
前記 CPUが実行可能なダウンロード用プログラムが記録されたメモリと、該プロダラ ムをネットワーク I/Fを経由して送信する通信装置とを有するネットワーク通信装置と 前記ネットワーク通信装置との間でデータ通信を行うシリアル I/F装置とをさらに備 前記 CPUの起動前に、前記 DMA装置によって、前記ネットワーク通信装置から前 記ネットワーク IZF装置経由で送信された前記ダウンロード用プログラムが前記 SRA M装置に書き込まれ、
前記 CPUの起動後に、該 CPUによって前記ダウンロード用プログラムが実行され ることで、前記外部メモリカードに記録されてレ、るプログラムが前記書込可能 ROMに 書き込まれるように構成されてレ、ることを特徴とするメモリ書き込み装置。
[9] CPUが実行するプログラムを、基板上に実装した空白状態の書込可能 ROMに書 き込むためのメモリ書き込み装置であって、
外部メモリカードに予め記録された前記プログラムを読み取るメモリカード IZF装置 と、
前記 CPUの初期起動に必要な初期起動用プログラム及び該 CPUが実行可能な ダウンロード用プログラムが記録された内蔵 ROMとを備え、
前記 CPUは、前記内蔵 ROMに記録された初期起動用プログラムに基づいて初期 起動され、
前記 CPUの初期起動後に、該 CPUによって前記ダウンロード用プログラムが実行 されることで、前記外部メモリカードに記録されているプログラムが前記書込可能 RO Mに書き込まれるように構成されてレ、ることを特徴とするメモリ書き込み装置。
[10] 請求項 3に記載されたメモリ書き込み装置において、
前記 CPUの初期起動に必要な初期起動用プログラムが記録された内蔵 ROMをさ らに備え、
前記 CPUの起動前に、前記 DMA装置によって、前記プログラムの中から前記ダウ ンロード用プログラムのみが前記キャッシュメモリに書き込まれ、
前記 CPUは、前記内蔵 ROMに記録された初期起動用プログラムに基づいて初期 起動され、
前記 CPUの初期起動後に、該 CPUによって前記ダウンロード用プログラムが実行 されることで、前記外部メモリカードに記録されている残りのプログラムが前記書込可 能 ROMに書き込まれるように構成されてレ、ることを特徴とするメモリ書き込み装置。
[11] CPUが実行するプログラムを、基板上に実装した空白状態の書込可能 ROMに書 き込むためのメモリ書き込み装置であって、
外部メモリカードに予め記録された前記プログラムを読み取るメモリカード IZF装置 と、
前記メモリカード IZF装置で読み取った前記プログラムを DMA転送する DMA装 置と、 前記 CPUによるデータ書き込み及び読み出しが可能で、且つ前記 DMA装置によ るデータ書き込みが可能な 2ポート制御のキャッシュメモリと、
前記 CPUの初期起動に必要な初期起動用プログラムが記録された内蔵 ROMとを 備え、
前記外部メモリカードに記録された前記プログラムは、前記 CPUが実行可能なダウ ンロード用プログラムを含んでおり、
前記 CPUは、前記内蔵 ROMに記録された初期起動用プログラムに基づいて初期 起動され、
前記 CPUの初期起動後に、該 CPUによって前記 DMA装置の初期設定が行われ た後、該 DMA装置が起動され、
前記 DMA装置によって、前記プログラムの中から前記ダウンロード用プログラムの みが前記キャッシュメモリに書き込まれ、
前記 CPUの起動後に、該 CPUによって前記ダウンロード用プログラムが実行され ることで、前記外部メモリカードに記録されている残りのプログラムが前記書込可能 R OMに書き込まれるように構成されてレヽることを特徴とするメモリ書き込み装置。
PCT/JP2005/023068 2005-07-29 2005-12-15 メモリ書き込み装置 WO2007013191A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
EP05816513A EP1912120A4 (en) 2005-07-29 2005-12-15 MEMORY WRITING DEVICE
JP2007526812A JPWO2007013191A1 (ja) 2005-07-29 2005-12-15 メモリ書き込み装置
US11/995,892 US20090094408A1 (en) 2005-07-29 2005-12-15 Memory writing device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005-221993 2005-07-29
JP2005221993 2005-07-29

Publications (1)

Publication Number Publication Date
WO2007013191A1 true WO2007013191A1 (ja) 2007-02-01

Family

ID=37683099

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2005/023068 WO2007013191A1 (ja) 2005-07-29 2005-12-15 メモリ書き込み装置

Country Status (5)

Country Link
US (1) US20090094408A1 (ja)
EP (1) EP1912120A4 (ja)
JP (1) JPWO2007013191A1 (ja)
CN (1) CN101228511A (ja)
WO (1) WO2007013191A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020027494A (ja) * 2018-08-14 2020-02-20 富士ゼロックス株式会社 基板及び当該基板へのプログラム配信方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05324305A (ja) * 1992-05-26 1993-12-07 Canon Inc プログラム変更方法
JPH09114674A (ja) * 1995-10-13 1997-05-02 Ricoh Co Ltd ハードディスク装置
JP2001075796A (ja) * 1999-09-08 2001-03-23 Nec Kyushu Ltd マイクロコンピュータ及びそのファームウェア書込みシステム及び書込み方法
JP2001142740A (ja) * 1999-11-15 2001-05-25 Mitsubishi Electric Corp マイクロコンピュータ
JP2002259151A (ja) * 2001-03-06 2002-09-13 Ricoh Co Ltd 通信装置
JP2002287994A (ja) * 2001-03-28 2002-10-04 Matsushita Electric Ind Co Ltd マイクロコントローラ
JP2002358177A (ja) * 2001-06-01 2002-12-13 Ricoh Co Ltd 画像形成装置、該装置のシリアル通信方法および該方法をコンピュータに実行させるプログラム並びに該プログラムを記録した記録媒体
JP2003271391A (ja) 2002-03-08 2003-09-26 Samsung Electronics Co Ltd Ｎａｎｄフラッシュメモリを利用したブートシステム及びその方法
JP2004094820A (ja) * 2002-09-03 2004-03-25 Canon I-Tech Inc 電子機器

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4332063A1 (de) * 1993-09-21 1995-03-23 Teltron Elektronik Gmbh Verfahren zur Programmierung einer Mikrocomputerschaltung sowie eine hierfür ausgelegte Mikrocomputerschaltung
JPH08179986A (ja) * 1994-12-27 1996-07-12 Olympus Optical Co Ltd 情報処理装置
JPH096483A (ja) * 1995-06-20 1997-01-10 Hitachi Ltd マイクロコンピュータ、及び携帯電話機
US7234052B2 (en) * 2002-03-08 2007-06-19 Samsung Electronics Co., Ltd System boot using NAND flash memory and method thereof
TWI220225B (en) * 2003-01-03 2004-08-11 Mediatek Inc Control chip for optical disk drive and method for updating the firmware in the control chip
JP2004318350A (ja) * 2003-04-15 2004-11-11 Matsushita Electric Ind Co Ltd 制御プログラムの更新方法
US7254667B2 (en) * 2004-04-02 2007-08-07 Arm Limited Data transfer between an external data source and a memory associated with a data processor

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05324305A (ja) * 1992-05-26 1993-12-07 Canon Inc プログラム変更方法
JPH09114674A (ja) * 1995-10-13 1997-05-02 Ricoh Co Ltd ハードディスク装置
JP2001075796A (ja) * 1999-09-08 2001-03-23 Nec Kyushu Ltd マイクロコンピュータ及びそのファームウェア書込みシステム及び書込み方法
JP2001142740A (ja) * 1999-11-15 2001-05-25 Mitsubishi Electric Corp マイクロコンピュータ
JP2002259151A (ja) * 2001-03-06 2002-09-13 Ricoh Co Ltd 通信装置
JP2002287994A (ja) * 2001-03-28 2002-10-04 Matsushita Electric Ind Co Ltd マイクロコントローラ
JP2002358177A (ja) * 2001-06-01 2002-12-13 Ricoh Co Ltd 画像形成装置、該装置のシリアル通信方法および該方法をコンピュータに実行させるプログラム並びに該プログラムを記録した記録媒体
JP2003271391A (ja) 2002-03-08 2003-09-26 Samsung Electronics Co Ltd Ｎａｎｄフラッシュメモリを利用したブートシステム及びその方法
JP2004094820A (ja) * 2002-09-03 2004-03-25 Canon I-Tech Inc 電子機器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1912120A4 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020027494A (ja) * 2018-08-14 2020-02-20 富士ゼロックス株式会社 基板及び当該基板へのプログラム配信方法

Also Published As

Publication number Publication date
EP1912120A1 (en) 2008-04-16
EP1912120A4 (en) 2009-03-04
CN101228511A (zh) 2008-07-23
US20090094408A1 (en) 2009-04-09
JPWO2007013191A1 (ja) 2009-02-05

Similar Documents

Publication Publication Date Title
USRE48997E1 (en) Memory system in which extended function can easily be set
US20070180223A1 (en) Computer system and method of booting the system
JP4810172B2 (ja) 制御装置及びバージョンアップ方法並びにプログラム
WO2003040917A2 (en) Implementation of in-system programming to update firmware on memory cards
US20100122017A1 (en) Memory controller, non-volatile memory system, and host device
US20060047938A1 (en) Method and apparatus to initialize CPU
US20110246760A1 (en) Electronic device and electronic device system
US8904094B2 (en) Memory system in which extended function can easily be set
JP2005157528A (ja) メモリ装置
WO2007013191A1 (ja) メモリ書き込み装置
JP5970867B2 (ja) 情報処理装置、画像形成装置およびプログラム
CN114816273B (zh) 针对Norflash的自适应最优配置的方法、装置及介质
US9052836B2 (en) Memory system in which extension function can easily be set
JP2013246630A (ja) ブートシステムおよびシステム初期化方法
EP1394682B1 (en) Data transfer control device, program and method of fabricating an electronic instrument
US8930613B2 (en) Memory system in which extended function can easily be set
JP2009223805A (ja) 情報処理装置およびデバイスコントローラの駆動制御方法
JP2001357023A (ja) 半導体集積回路及びそれに内蔵された不揮発性メモリへの書き込み方法
US20140013049A1 (en) Memory system in which extended function can easily be set
JPH1091452A (ja) コンピュータシステムの立ち上げ方式および方法
JP2006155303A (ja) 制御装置
JPH08101794A (ja) ファームウェアのプログラム書き換え方式
JP2007034695A (ja) 起動装置、プログラム転送装置及びプログラム転送方法
JP2009237666A (ja) 電子機器
JP2002140205A (ja) データ処理装置およびデータ処理装置のブート処理方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2007526812

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 11995892

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 200580051229.7

Country of ref document: CN

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 2005816513

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 2005816513

Country of ref document: EP