JPH09160839A - 半導体記憶装置 - Google Patents

Abstract

(57)【要約】 【課題】 電源投入後のデータロード時に直ちに上位装
置のアクセス要求に応答することが可能な半導体記憶装
置を提供する。 【解決手段】 上位装置がアクセス制御手段１０２を介
して回転型記憶装置と等価なインターフェイスでアクセ
ス可能な半導体メモリ部１０１と、半導体メモリ部１０
１の内容が退避される不揮発性記憶部１０４とを含む半
導体記憶装置において、不揮発性記憶部１０４を高速小
容量記憶装置１０６と低速大容量記憶装置１０５で構成
し、半導体メモリ部１０１でブートセクタやオペレーテ
ィング・システムが格納される高速応答領域のデータを
選択的に高速小容量記憶装置１０６に退避し、それ以外
のデータを低速大容量記憶装置１０５に退避し、電源投
入後のデータロード処理では、最初に高速小容量記憶装
置１０６から高速応答領域ヘ短時間にロードし、上位装
置のユーザデータヘのアクセス要求に直ちに応答可能に
した。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体記憶技術に
関し、特に、半導体メモリによってハードディスク装置
等の回転型記憶装置をエミュレートする半導体記憶装置
に適用して有効な技術に関する。

【０００２】

【従来の技術】たとえば、日経ＢＰ出版センター、１９
９４年１２月１９日発行、「情報・通信新語辞典 ９５
年版」Ｐ１９７、等の文献にも記載されているように、
半導体メモリの大容量化および低価格化に伴って、大量
の半導体メモリを用いて磁気ディスク装置等に匹敵する
大記憶容量を実現するとともに、入出力インターフェイ
スは、磁気ディスク装置等の回転型記憶装置と互換性を
持つようにした半導体ディスク等と称される半導体記憶
装置が実用化されるに至っている。また、このような半
導体ディスクは、機械的な可動部が無く、耐衝撃性も高
いため、携帯型や車載用等の可搬性の情報処理装置の外
部記憶装置としても有力視されている。

【０００３】このような半導体記憶装置は半導体メモリ
上にデータを記憶するため、回転待ち等のオーバヘッド
が無く、回転型記憶装置に比較して遙に高速なアクセス
が可能であるが、半導体メモリ上のデータは電源を切る
と消えてしまうので、不揮発性の記憶装置にデータを退
避させ、次に使用する時は退避させたデータを元に戻す
必要がある。従来の半導体記憶装置は、電源投入後、不
揮発記憶装置から半導体メモリへ前回の退避データを数
分かけてロード（復旧）した後に上位装置のリード／ラ
イトコマンドに対して応答していた。

【０００４】

【発明が解決しようとする課題】そのため、たとえば、
オペレーティングシステムを始動（ブート）させるため
のコンピュータ装置の内蔵ハードディスクの代わりに半
導体記憶装置を使用することができない、という技術的
課題があった。この対策として、一括消去型ＥＥＰＲＯ
Ｍなどの高速な不揮発記憶媒体を使用することが考えら
れるが、装置のコストが高くなってしまう。また、たと
えば携帯型情報処理装置では、電源投入から使用可能に
なるまでの時間が短いことが操作性や利便性を向上させ
る上で重要なポイントとなるが、半導体ディスクを携帯
型情報処理装置の外部記憶装置として実装する場合、ロ
ード時におけるアクセス可能になるまでの時間の短縮が
技術的課題となる。

【０００５】なお、たとえば特開昭５６−１６９２７７
号公報には、主記憶を構成する半導体メモリに低速な素
子と高速な素子を混在させて使用する技術が記載されて
いるが、電源切断時のデータの保全（不揮発化）につい
ての配慮は見られない。

【０００６】本発明の目的は、装置価格を増大させるこ
となく、電源投入直後から上位装置のアクセス要求に応
答可能になるまでの時間を短縮することが可能な半導体
記憶装置を提供することにある。

【０００７】本発明の他の目的は、オペレーティングシ
ステムのブートデバイスとして使用することが可能な半
導体記憶装置を提供することにある。

【０００８】本発明のさらに他の目的は、電源投入直後
から上位装置のアクセス要求に直ちに応答可能な領域を
多様に設定することが可能な半導体記憶装置を提供する
ことにある。

【０００９】本発明のさらに他の目的は、上位装置から
のアクセス状況に応じて、電源投入直後から上位装置の
アクセス要求に直ちに応答可能な領域の選択を最適化す
ることが可能な半導体記憶装置を提供することにある。

【００１０】本発明のさらに他の目的は、可搬性の情報
処理装置の外部記憶装置として使用する場合における操
作性や利便性の向上を実現することが可能な半導体記憶
装置を提供することにある。

【００１１】

【課題を解決するための手段】本発明の半導体記憶装置
は、揮発性の半導体メモリをバックアップする不揮発性
記憶装置として、高速小容量記憶装置と低速大容量記憶
装置を組み合わせる手段を備えたものである。また、半
導体メモリをバックアップする不揮発性記憶装置として
低速大容量記憶装置を備えるとともに、半導体メモリの
一部を選択的に常時バッテリバックアップする手段を備
えたものである。

【００１２】半導体メモリ上のどの記憶領域のデータを
高速小容量記憶装置および低速大容量記憶装置のいずれ
に退避させるか、あるいは、半導体メモリのどの記憶領
域を選択的にバッテリバックアップするか、等の設定
は、常時固定してもよいし、上位装置からのアクセス状
況等を学習して動的に変化させるようにしてもよい。

【００１３】前者の手段では、半導体記憶装置の電源を
切断すると、バッテリーの電力を使用して半導体メモリ
上のユーザデータを記憶装置に退避させる。このとき、
高速応答領域のデータは、高速小容量記憶装置へ退避さ
せ、通常応答領域のユーザデータは低速大容量記憶装置
へ退避させる。電源投入時は、最初に高速小容量記憶装
置のユーザデータを高速応答領域にロードし、この高速
応答領域へのロード完了後、上位装置からの高速応答領
域へのリード／ライトコマンドを受付けを開始する。同
時に低速大容量記憶装置のユーザデータを通常応答領域
にロードする。ロード完了後、全領域へのリード／ライ
トコマンドの受付けを開始する。

【００１４】また、後者の手段では、半導体記憶装置の
電源を切断すると、バッテリーの電力を使用して半導体
メモリ上の全ユーザデータを低速大容量記憶装置に退避
させる。このあと、高速応答領域のデータは選択的に常
時バッテリバックアップして保存しておく。電源投入時
は、高速応答領域のデータが揮発していなければ、すぐ
に上位装置からの高速応答領域へのリード／ライトコマ
ンドを受付けを開始する。次に低速大容量記憶装置から
通常応答領域へデータをロードし、ロード完了後、全領
域へのリード／ライトコマンド受付けを開始する。

【００１５】いずれの場合も、電源投入直後から高速応
答領域へのアクセスが可能になるまでの時間を大幅に短
縮することができる。また、たとえばオペレーティング
・システムのブート領域を高速応答領域に割り当てるこ
とで、半導体記憶装置をオペレーティング・システムの
ブートデバイスとすることができる。従って、たとえ
ば、可搬性の情報処理装置の外部記憶装置として利用可
能となる。

【００１６】

【発明の実施の形態】以下、本発明の実施の形態を図面
を参照しながら詳細に説明する。

【００１７】（実施の形態１）図１は、本発明の第１の
実施の形態である半導体記憶装置の全体構成の一例を示
したブロック図である。本実施の形態の半導体記憶装置
は、半導体メモリ部１０１、アクセス制御手段１０２、
不揮発化制御手段１０３、不揮発性記憶部１０４、低速
大容量記憶装置１０５、高速小容量記憶装置１０６、電
源制御手段１０７、バッテリー１０８、電源部１０９か
ら構成されている。

【００１８】半導体メモリ部１０１は、たとえば大容量
の安価なＤＲＡＭ等の揮発性の半導体メモリを用いて構
築されており、ユーザデータが格納される。アクセス制
御手段１０２によるエミュレーション等によって、ユー
ザデータへの上位装置からのアクセスは、たとえば通常
のハードディスク装置と等価なインターフェイスで行う
ことが可能になっているが、媒体が半導体メモリである
ため、媒体の回転待ち等のオーバヘッドがなく、高速な
アクセスが可能である。半導体メモリ部１０１のユーザ
データは、電源切断時に、バッテリー１０８の電力を使
って不揮発性記憶部１０４に退避される。

【００１９】本実施の形態の場合、不揮発性記憶部１０
４は、高速小容量記憶装置１０６と低速大容量記憶装置
１０５から構成されている。低速大容量記憶装置１０５
としては、たとえばハードディスク装置が用いられ、高
速小容量記憶装置１０６としては、たとえば、一括消去
型ＥＥＰＲＯＭ、あるいはバッテリバックアップ付きの
ＳＲＡＭ（スタティックＲＡＭ）を用いる。高速な記憶
装置は単位記憶容量当たりの単価が高くなるが、本実施
の形態の場合には、高速小容量記憶装置１０６は小容量
で済むため安価に制作できる。

【００２０】図２は、半導体メモリ部１０１を構成する
半導体メモリ２０１上のデータ管理の一例を示した概念
図である。半導体メモリ２０１上の記憶領域は、高速応
答領域２０２および通常応答領域２０３に論理的に区分
けして管理され、高速応答領域２０２は高速小容量記憶
装置１０６に退避し、通常応答領域２０３は低速大容量
記憶装置１０５に退避する。本実施の形態の場合、一例
として、半導体メモリ２０１はブロック長が５１２で、
全ブロック数はＮ、高速応答領域２０２のブロック数は
ｍ、通常応答領域２０３のブロック数はＮ−ｍである。

【００２１】高速応答領域２０２としては、たとえば、
ブートプログラムや、当該ブートプログラムによって上
位装置の主記憶等にロードされるオペレーティング・シ
ステム、あるいは、システムの電源投入時の初期に上位
装置によってアクセスされるシステム管理情報が格納さ
れたファイル等の格納領域が割り当てられる。通常応答
領域２０３としては、通常のユーザデータやアプリケー
ションプログラムの格納領域が割り当てられる。

【００２２】図３は、本実施の形態の半導体記憶装置に
おける電源投入後の不揮発化制御手段１０３によるロー
ド処理の一例を示すフローチャートである。半導体記憶
装置が始動されると、まず不揮発性記憶部１０４より半
導体メモリ部１０１ヘユーザデータをロードする。この
ロードでは最初に、高速小容量記憶装置１０６から高速
応答領域２０２へ行い（ステップ３０１）、高速応答領
域２０２のロードが終了したら（ステップ３０２）、上
位装置の高速応答領域２０２へのリード／ライトコマン
ドに対する応答処理を開始する（ステップ３０３）。次
に、低速大容量記憶装置１０５から通常応答領域２０３
へのロードを開始する（ステップ３０４）。通常応答領
域２０３へのロードが終了したら（ステップ３０５）、
全領域へのリード／ライトコマンドに対する応答処理を
開始する（ステップ３０６）。

【００２３】このように、この第１の実施の形態の場
合、小容量の安価な高速小容量記憶装置１０６に高速応
答領域２０２のデータを選択的に退避させることによっ
て、比較的低コストで、電源投入後に上位装置の半導体
メモリ部１０１（半導体メモリ２０１）のユーザデータ
のアクセス要求に応答する時間を短縮することができ
る。

【００２４】また、コンピュータ装置のブートセクタは
通常、外部記憶装置の先頭ブロックが使用されるのでこ
の先頭ブロックを高速応答領域２０２に割り当てること
で、ブート処理の開始を早くすることができるととも
に、ブート処理の所要時間を短縮することができる。

【００２５】また、前述のように、ユーザは、高速応答
領域２０２に区画を設定して、そこにオペレーティング
システムや起動処理で必要なファイルを格納し、アプリ
ケーションプログラムやデータは通常応答領域２０３に
格納すれば、高速なハードディスクとしてコンピュータ
装置や制御装置に内蔵してオペレーティングシステムを
ブートして使用することが可能である。すなわち、半導
体メモリ２０１によってハードディスク装置をエミュレ
ーションする半導体メモリ部１０１を、高速なブートデ
バイスとして使用することが可能になる。たとえば、可
搬性の情報処理装置において、操作性や利便性が良好で
高速かつ耐衝撃性の優れた外部記憶装置として実装する
ことができる。

【００２６】（実施の形態２）図４は、本発明の第２の
実施の形態である半導体記憶装置における半導体メモリ
部を構成する半導体メモリのデータ管理の一例を示す概
念図である。この第２の実施の形態では、前述の第１の
実施の形態における高速小容量記憶装置１０６の代わり
に半導体メモリ部１０１を構成する半導体メモリ４０１
の一部に対して選択的にバッテリバックアップを行う。
半導体記憶装置の全体構成は、図１の場合とほぼ同様で
あるが、高速小容量記憶装置１０６の代わりに、バッテ
リー４０４を備えた点が異なっている。

【００２７】すなわち、図４に例示されるように、半導
体メモリ４０１上のユーザデータは、高速応答領域４０
２、通常応答領域４０３に区別され、高速応答領域４０
２、通常応答領域４０３の双方とも低速大容量記憶装置
１０５に退避する。この第２の実施の形態では、高速応
答領域４０２のデータはバッテリー４０４によって選択
的にバックアップされているため、半導体記憶装置の電
源を切断した後も、高速応答領域４０２のデータの記憶
内容はそのまま保持される。万一、バッテリー４０４の
故障等が発生した場合でも、高速応答領域４０２のデー
タは低速大容量記憶装置１０５に退避されているのでデ
ータを喪失する懸念はない。半導体メモリ４０１はブロ
ック長が５１２で、全ブロック数はＮ、高速応答領域４
０２のブロック数はｍ、通常応答領域４０３のブロック
数はＮ−ｍである。

【００２８】半導体メモリ部１０１の容量が大きい場
合、この半導体メモリ部１０１を構成する半導体メモリ
４０１の全てをバックアップしようとするとバッテリー
４０４の規模が大きくなり高価となるが、この第２の実
施の形態の場合には、一部の高速応答領域４０２を選択
的にバックアップするだけなので、バッテリー４０４は
小規模で安価なもので済む。

【００２９】図５は、この第２の実施の形態の半導体記
憶装置における電源投入後のロード処理の一例を示すフ
ローチャートである。半導体記憶装置が始動されると、
まず不揮発性記憶部１０４より半導体メモリ部１０１ヘ
ユーザデータをロードする。高速応答領域４０２のデー
タが揮発しているか否かを調べ（ステップ５０１）、揮
発している場合には低速大容量記憶装置１０５から高速
応答領域４０２へのロードを開始する（ステップ５０
２）。高速応答領域４０２へのロードが終了すると（ス
テップ５０３）、次の処理（ステップ５０４〜５０７）
へ進む。なお、このステップ５０２〜５０３の処理は、
バッテリー４０４の故障や長期放置等による電圧低下の
場合に発生するものであり、実際に実行される確率は小
さい。

【００３０】一方、前記ステップ５０１において高速応
答領域４０２のデータが揮発していないと判定された場
合には、直ちに上位装置の高速応答領域４０２へのリー
ド／ライトコマンドに対する応答処理を開始する（ステ
ップ５０４）。次に低速大容量記憶装置１０５から通常
応答領域４０３のロードを開始し（ステップ５０５）通
常応答領域４０３へのロードが終了したら（ステップ５
０６）、全領域へのリード／ライトコマンドに対する応
答処理を開始する（ステップ５０７）。

【００３１】このように、この第２の実施の形態の場合
にも、電源投入時から短時間に高速応答領域４０２への
上位装置のアクセスが可能になり、前記第１の実施の形
態と同様の効果が得られる。

【００３２】（実施の形態３）図６は、本発明の第３の
実施の形態である半導体記憶装置における半導体メモリ
部を構成する半導体メモリのデータ管理の一例を示した
概念図である。半導体記憶装置の全体構成は、図１の場
合とほぼ同様である。この第３の実施の形態では、半導
体メモリ６０１上のどの記憶領域を高速小容量記憶装置
１０６に退避させるかを上位装置からの指定によって動
的に変化させるようにしたところが、前述の各実施の形
態と異なっている。

【００３３】この第３の実施の形態では、半導体メモリ
６０１のブロックをｋブロックまとめて、１つのセグメ
ントを構成している。高速応答セグメント６０２は高速
小容量記憶装置１０６に、通常応答セグメント６０３は
低速大容量記憶装置１０５に退避する。

【００３４】図７は、高速応答割り当てテーブル７００
の一例を示した概念図である。この高速応答割り当てテ
ーブル７００は、セグメント単位で、高速応答セグメン
ト６０２に割り当てるかどうかを指定する。高速応答フ
ラグ７０３が１のセグメントは、高速応答セグメント６
０２、高速応答フラグ７０３が０のセグメントは、通常
応答セグメント６０３である。この高速応答割り当てテ
ーブル７００の内容は、電源切断によって消滅しないよ
うに不揮発記憶（たとえば高速小容量記憶装置１０６の
一部の記憶領域）へ記録するので、一度指定すれば電源
切断後も、指定内容はずっと有効である。半導体メモリ
６０１には全部でｘ個のセグメントがあり、高速小容量
記憶装置１０６にはｈ個のセグメントが格納できる。初
期状態では、先頭からｈ個のセグメントが高速応答セグ
メント６０２に割り当てられている。高速応答フラグ７
０３は先頭からｈ個のセグメントが１でその他は０であ
り、高速応答指定フラグ７０２はすべて０である。上位
装置からのコマンドとして、割り当てクリアコマンド、
割り当て指定コマンド、割り当て解除コマンドの発行が
可能となっている。

【００３５】（１）割り当てクリアコマンドは、高速応
答割り当てテーブル７００を初期状態に戻すものであ
る。

【００３６】（２）割り当て指定コマンドは、指定した
セグメントの高速応答指定フラグ７０２を１にする。高
速応答指定フラグ７０２の１の合計は最大ｈ個にしかな
らないようにするため、高速応答指定したセグメントの
数を管理しておき、すでにｈ個になっている場合は割り
当てできなくしておく。もし、高速応答指定フラグ７０
２が最初から１になっていれば、なにもしない。

【００３７】（３）割り当て解除コマンドは、指定した
セグメントの高速応答指定フラグ７０２を０にする。も
し、高速応答指定フラグ７０２が最初から０になってい
れば、なにもしない。電源切断時に高速応答フラグ７０
３の決定処理を行い、高速応答セグメント６０２を決め
る。まず高速応答指定フラグ７０２が１のセグメントの
高速応答フラグ７０３を１にする。次にセグメントアド
レス７０１が小さい方から順に１にしていき、高速応答
フラグ７０３の１の数がｈ個になったらやめる。高速応
答フラグ７０３が１のセグメントのユーザデータは、高
速小容量記憶装置１０６に格納する。

【００３８】例として、上位装置からのコマンド指定に
よって、最終セグメントｘ−１を高速応答セグメント６
０２に割り当てると、最終セグメントｘ−１の高速応答
指定フラグ７０２が１になる。電源切断時は、最終セグ
メントｘ−１の高速応答フラグ７０３が１になり、セグ
メントアドレス７０１がｈ−１の高速応答フラグ７０３
が０になる。すなわち、最終セグメントｘ−１は高速応
答セグメント６０２になり、セグメントｈ−１は通常応
答セグメント６０３になる。最終セグメントｘ−１のユ
ーザデータは高速小容量記憶装置１０６に格納されるた
め、次の電源投入時に、上位装置は待たされることなく
速やかにアクセスすることが可能である。

【００３９】このように、この第３の実施の形態の場合
には、前記第１の実施の形態と同様の効果が得られると
ともに、必要に応じて、半導体メモリ６０１における任
意の領域を高速応答セグメントおよび低速応答セグメン
トの何れに割り当てるかを、随時、上位装置から指定す
ることができ、半導体メモリ６０１のデータの選択的な
退避およびロード処理を多様に行うことができる、とい
う利点がある。

【００４０】（実施の形態４）図８は、本発明の第４の
実施の形態である半導体記憶装置における高速応答学習
テーブルの一例を示した概念図である。なお、半導体メ
モリ上のデータ構成は、前述の第３の実施の形態におけ
る図６と同様であるので、この図６を参照して説明を進
める。また、半導体記憶装置の全体構成は、図１の場合
とほぼ同様である。

【００４１】この第４の実施の形態では、半導体メモリ
６０１上のユーザデータのうち、どの領域を高速小容量
記憶装置１０６に退避させるかを実際のアクセス状況の
学習によって動的に変化させるようにしたところが、前
述の各実施の形態と異なっている。半導体メモリ６０１
のブロックをｋブロックまとめて、１つのセグメントを
構成している。高速応答セグメント６０２は高速小容量
記憶装置１０６、通常応答セグメント６０３は低速大容
量記憶装置１０５に退避する。

【００４２】図８に例示されるこの第４の実施の形態の
高速応答学習テーブル８００はセグメント単位で、高速
応答セグメント６０２に割り当てるかどうかを学習して
記憶する。高速応答フラグ８０３が１のセグメントは、
高速応答セグメント６０２、高速応答フラグ８０３が０
のセグメントは、通常応答セグメント６０３である。半
導体メモリ６０１には全部でｘ個のセグメントがあり、
高速小容量記憶装置１０６にはｈ個のセグメントが格納
できる。初期状態では、先頭からｈ個のセグメントが高
速応答セグメント６０２に割り当てられている。高速応
答フラグ８０３は先頭からｈ個のセグメントが１でその
他は０であり、高速応答学習フラグ８０２はすべて０で
ある。電源投入後から上位装置からアクセスがあったセ
グメントをｈ個まで学習して、高速応答学習フラグ８０
２に１をセットして記憶する。高速応答学習フラグ８０
２の１の合計は最大ｈ個にしかならない。

【００４３】電源切断時に高速応答フラグ８０３の決定
処理を行い、高速応答セグメント６０２を決める。まず
高速応答学習フラグ８０２が１のセグメントの高速応答
フラグ８０３を１にする。次にセグメントアドレス８０
１が小さい方から順に１にしていき、高速応答フラグ８
０３の１の数がｈ個になったらやめる。高速応答フラグ
８０３が１のセグメントのユーザデータは、高速小容量
記憶装置１０６に格納する。

【００４４】図９は、この第４の実施の形態において半
導体メモリ６０１のセグメントに対するアクセスを学習
する処理の一例を示すフローチャートである。半導体メ
モリ６０１のあるブロックに対してアクセスが行われる
と（ステップ９００）、現在までに学習した学習セグメ
ントの数がｈ個以上であれば処理を終了し、そうでなけ
れば次へ進む（ステップ９０１）。次に、前記ステップ
９００でメモリアクセスがあったブロックが所属するセ
グメントを求める（ステップ９０２）。次に該当セグメ
ントの高速応答学習フラグ８０２が１であれば処理を終
了し、そうでなければ次へ進む（ステップ９０３）。次
に、該当セグメントの高速応答学習フラグ８０２を１に
セットする（ステップ９０４）。次に、学習セグメント
数に１を足す（ステップ９０５）。

【００４５】電源投入直後に、学習セグメント数は０に
設定されているものとする。例として、上位装置から最
終セグメントｘ−１にアクセスがされると、最終セグメ
ントｘ−１の高速応答学習フラグ８０２が１になる。電
源切断時は、最終セグメントｘ−１の高速応答フラグ８
０３が１になり、セグメントアドレス８０１がｈ−１の
高速応答フラグ８０３が０になる。すなわち、最終セグ
メントｘ−１は高速応答セグメント６０２になり、セグ
メントｈ−１は通常応答セグメント６０３になる。最終
セグメントｘ−１のユーザデータは高速小容量記憶装置
１０６に格納されるため、次の電源投入時に上位装置か
らの指示を待つことなく速やかにアクセスすることが可
能になる。

【００４６】このように、この第４の実施の形態の場合
には、前記第１および第３の実施の形態と同様の効果を
得ることができるとともに、半導体メモリ６０１のデー
タの選択的な退避およびロード処理の多様化を、上位装
置からのアクセス状況の学習によって最適かつ自動的に
実行できる、という利点がある。

【００４７】（実施の形態５）図１０は、本発明の第５
の実施の形態である半導体記憶装置の構成の一例を示す
概念図である。この第５の実施の形態の場合には、半導
体メモリ部１０１を構成する各セグメントを学習によっ
て選択的にバッテリバックアップするところが、前述の
各実施の形態と異なっている。

【００４８】すなわち、半導体メモリ部１０１を構成す
る半導体メモリ６０１の複数のセグメントを構成する半
導体メモリ素子の電源配線は、それぞれ、バックアップ
電源配線４０４ａを介してバッテリー４０４に接続され
ているとともに、このバックアップ電源配線４０４ａの
経路には、どのセグメントをバッテリバックアップする
かを切り替えるためのバックアップ電源配線接続切り替
え論理４０４ｂが介設されている。また、すべてのセグ
メントのデータは、バッテリー４０４等の故障に備え
て、低速大容量記憶装置１０５に退避させることが可能
になっている。バッテリー４０４は、全てのセグメント
に接続可能であるが、バックアップ電源配線接続切り替
え論理４０４ｂによって、その内の一部に選択的に接続
されるため、必要な電源容量は僅かであり、全てのセグ
メントをバックアップする場合に比較して極めて安価で
済む。

【００４９】そして、前述の第４の実施の形態と同様に
して、どのセグメントを、高速応答セグメント６０２と
し、どのセグメントを通常応答セグメント６０３として
扱うかを、各セグメントに対するアクセス状況の学習に
よって決定し、バックアップ電源配線接続切り替え論理
４０４ｂを制御して、高速応答セグメント６０２のみの
バックアップ電源配線４０４ａを、選択的に、バッテリ
ー４０４に接続する。

【００５０】この第５の実施の形態の場合にも、前記第
１の実施の形態と同様の効果を得ることができるととも
に、半導体メモリ６０１のデータの選択的なバッテリバ
ックアップの多様化を、上位装置からのアクセス状況の
学習によって自動的に実行できる、という利点がある。

【００５１】以上本発明者によってなされた発明を実施
の形態に基づき具体的に説明したが、本発明は前記実施
の形態に限定されるものではなく、その要旨を逸脱しな
い範囲で種々変更可能であることはいうまでもない。

【００５２】

【発明の効果】本発明の半導体記憶装置によれば、装置
価格を増大させることなく、電源投入直後から上位装置
のアクセス要求に応答可能になるまでの時間を短縮する
ことができる、という効果が得られる。

【００５３】また、オペレーティングシステムのブート
デバイスとして使用することができる、という効果が得
られる。

【００５４】また、電源投入直後から上位装置のアクセ
ス要求に直ちに応答可能な領域の選択を多様に設定する
ことができる、という効果が得られる。

【００５５】また、上位装置からのアクセス状況に応じ
て、電源投入直後から上位装置のアクセス要求に直ちに
応答可能な領域の選択を最適化することができる、とい
う効果が得られる。

【００５６】また、可搬性の情報処理装置の外部記憶装
置として使用する場合における操作性や利便性の向上を
実現することができる、という効果が得られる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態である半導体記憶装
置の全体構成の一例を示したブロック図である。

【図２】本発明の第１の実施の形態である半導体記憶装
置において、半導体メモリ部を構成する半導体メモリ上
のデータ管理の一例を示した概念図である。

【図３】本発明の一実施の形態である半導体記憶装置に
おける電源投入後のロード処理の一例を示すフローチャ
ートである。

【図４】本発明の第２の実施の形態である半導体記憶装
置における半導体メモリ部を構成する半導体メモリのデ
ータ管理の一例を示す概念図である。

【図５】本発明の第２の実施の形態の半導体記憶装置に
おける電源投入後のロード処理の一例を示すフローチャ
ートである。

【図６】本発明の第３の実施の形態である半導体記憶装
置における半導体メモリ部を構成する半導体メモリのデ
ータ管理の一例を示した概念図である。

【図７】本発明の第３の実施の形態である半導体記憶装
置における高速応答割り当てテーブルの一例を示した概
念図である。

【図８】本発明の第４の実施の形態である半導体記憶装
置における高速応答学習テーブルの一例を示した概念図
である。

【図９】本発明の第４の実施の形態において半導体メモ
リのセグメントに対するアクセスを学習する処理の一例
を示すフローチャートである。

【図１０】本発明の第５の実施の形態である半導体記憶
装置の構成の一例を示す概念図である。

【符号の説明】

１０１…半導体メモリ部（第１の記憶媒体）、１０２…
アクセス制御手段、１０３…不揮発化制御手段、１０４
…不揮発性記憶部、１０５…低速大容量記憶装置（第２
の記憶媒体）、１０６…高速小容量記憶装置（第３の記
憶媒体）、１０７…電源制御手段、１０８…バッテリ
ー、１０９…電源部、２０１…半導体メモリ（第１の記
憶媒体）、２０２…高速応答領域、２０３…通常応答領
域、４０１…半導体メモリ、４０２…高速応答領域、４
０３…通常応答領域、４０４…バッテリー、４０４ａ…
バックアップ電源配線、４０４ｂ…バックアップ電源配
線接続切り替え論理、６０１…半導体メモリ、６０２…
高速応答セグメント、６０３…通常応答セグメント、７
００…高速応答割り当てテーブル（割り当て制御手
段）、７０１…セグメントアドレス、７０２…高速応答
指定フラグ、７０３…高速応答フラグ、８００…高速応
答学習テーブル（割り当て制御手段）、８０１…セグメ
ントアドレス、８０２…高速応答学習フラグ、８０３…
高速応答フラグ。

Claims (3)

【特許請求の範囲】
1. 【請求項１】 揮発性の半導体メモリからなる第１の記
   憶媒体と、前記半導体メモリに格納されたデータの退避
   および復旧に用いられる不揮発性の第２の記憶媒体と、
   この第２の記憶媒体よりも高速かつ小容量で、前記半導
   体メモリに格納された一部のデータの選択的な退避およ
   び復旧に用いられる不揮発性の第３の記憶媒体とを含む
   ことを特徴とする半導体記憶装置。
2. 【請求項２】 揮発性の半導体メモリからなる第１の記
   憶媒体と、前記半導体メモリに格納されたデータの退避
   および復旧に用いられる不揮発性の第２の記憶媒体と、
   この第２の記憶媒体よりも高速かつ小容量で、前記半導
   体メモリに格納された一部のデータの選択的な退避およ
   び復旧に用いられる不揮発性の第３の記憶媒体と、外部
   からの指定および前記第１の記憶媒体に対するアクセス
   状況の学習結果の少なくとも一方に基づいて、前記第１
   の記憶媒体のいずれの記憶領域に格納されているデータ
   を選択的に前記第３の記憶媒体に退避させるかを動的に
   変化させる割り当て制御手段とを含むことを特徴とする
   半導体記憶装置。
3. 【請求項３】 揮発性の半導体メモリからなる第１の記
   憶媒体と、前記第１の記憶媒体の任意の記憶領域を、外
   部からの指定または前記第１の記憶媒体に対する上位装
   置からのアクセス状況の学習によって選択的に不揮発化
   するバックアップ電源と、前記第１の記憶媒体に格納さ
   れるデータの退避および復旧に用いられる不揮発性の第
   ２の記憶媒体とを含むことを特徴とする半導体記憶装
   置。