JPS60167035A - 入出力制御装置 - Google Patents
入出力制御装置Info
- Publication number
- JPS60167035A JPS60167035A JP2167084A JP2167084A JPS60167035A JP S60167035 A JPS60167035 A JP S60167035A JP 2167084 A JP2167084 A JP 2167084A JP 2167084 A JP2167084 A JP 2167084A JP S60167035 A JPS60167035 A JP S60167035A
- Authority
- JP
- Japan
- Prior art keywords
- input
- microprogram
- output
- output controller
- maintenance mode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、マイクロプログラム制御方式の入出力制御装
置に関するものであり、マイクロブ四グラムのローデン
グに関するものである。
置に関するものであり、マイクロブ四グラムのローデン
グに関するものである。
従来のマイクロプログラム方式の入出力制御装置のマイ
クロブ四グラムのローデングの方式をｔＪ１図に示す。
クロブ四グラムのローデングの方式をｔＪ１図に示す。
第１図において１は処理装置ＣＰＵであり、２は主記憶
装置ＭＭであり、３は入出力装置ＩＯＣであり、４は３
の入出力制御装置専用のマイクルプログラム格納用補助
記憶装置であり重列ではフｐツピーディスクａｍＦＤで
ある。ｌ０Ｃ５０マイクロブｐグラムのｐ−デングは本
システムの電源投入時に行なわれるが、マイクリプ四グ
ラムはｌ０Ｃｓ専用のＦＤ４より行われている。このた
め、ＩＯＣ専用に補助記憶装置が必要となる欠点があっ
た。
装置ＭＭであり、３は入出力装置ＩＯＣであり、４は３
の入出力制御装置専用のマイクルプログラム格納用補助
記憶装置であり重列ではフｐツピーディスクａｍＦＤで
ある。ｌ０Ｃ５０マイクロブｐグラムのｐ−デングは本
システムの電源投入時に行なわれるが、マイクリプ四グ
ラムはｌ０Ｃｓ専用のＦＤ４より行われている。このた
め、ＩＯＣ専用に補助記憶装置が必要となる欠点があっ
た。
本発明の目的は、従来技術の欠点である入出力装置専用
の補助記憶装置の必要性をなくし、より経済的な入出力
装置を提供するにある。
の補助記憶装置の必要性をなくし、より経済的な入出力
装置を提供するにある。
従来技術の欠点をなく丁ため、人出力制御装置に通常モ
ード、保守モードを示すＦＦを設け、また電源投入時、
ＦＦを保守モードにする第１の手段と、処理装置からの
指令により、ＦＦをオン、オフする第２の手段と、マイ
クロブ四グラム用メモリのライト、リードする第３の手
段とを設けたものである。
ード、保守モードを示すＦＦを設け、また電源投入時、
ＦＦを保守モードにする第１の手段と、処理装置からの
指令により、ＦＦをオン、オフする第２の手段と、マイ
クロブ四グラム用メモリのライト、リードする第３の手
段とを設けたものである。
以下、本発明の一実施例を第２図、第５図により説明す
る。第２図は本発明を用いた人出力制御装置を用いた情
報処理システムを示す。第２図において、１及び２は第
１図の従来技術と同じものであり、５は本発明を用いた
人出力制御装置ＩＯＣであり、６はアドレス、データ。
る。第２図は本発明を用いた人出力制御装置を用いた情
報処理システムを示す。第２図において、１及び２は第
１図の従来技術と同じものであり、５は本発明を用いた
人出力制御装置ＩＯＣであり、６はアドレス、データ。
リード／ライト等の信号よりなる双方向のユニバスであ
り、ＭＭとＩＯＣは同一アドレス空間に配置されている
。７はｌ０Ｃ５配下のＩＯである。
り、ＭＭとＩＯＣは同一アドレス空間に配置されている
。７はｌ０Ｃ５配下のＩＯである。
第６図はｌ０Ｃ５の詳細である。第３図の８゜９．１０
は第２図のユニバス６で、各々８はアドレス、９はデー
タ、１０はリード／ライト信号である。１１は命令受付
回路で、ユニバス５のアドレス８、リード／ライト１０
を人力として、アドレス８がＩＯＣのアドレスと一致し
た場合動作し、リード／ライト１０に従がい出力１２〜
１７ヲ送出する。１２は通常モード時のＣ，Ｐ’［Ｊか
らの人出制御指令コードである、１５．１４は保守モー
ド時のマイクロプログラム格納用メモリリード。
は第２図のユニバス６で、各々８はアドレス、９はデー
タ、１０はリード／ライト信号である。１１は命令受付
回路で、ユニバス５のアドレス８、リード／ライト１０
を人力として、アドレス８がＩＯＣのアドレスと一致し
た場合動作し、リード／ライト１０に従がい出力１２〜
１７ヲ送出する。１２は通常モード時のＣ，Ｐ’［Ｊか
らの人出制御指令コードである、１５．１４は保守モー
ド時のマイクロプログラム格納用メモリリード。
ライト時出力される信号であり、１３はリード時１４は
ライト時出力される。１５．１６は保守モードの設定、
解除時出力される、１７はマイクロプログラム格納用メ
モリへのライト時出力される出力信号である。１８は電
源投入時のみ信号出力する回路である。１９はオア回路
、２０は保守モードＦＦ’で、１９の出力でセットされ
、１６の信号でリセットされる。２１は２００オン時の
出力で、２２は２０のリセット時の出力である。２３は
マイクルプログラム制御部である。２４は２３の出力で
、マイク四プログラムアドレスである。２５は２４と８
の選択回路であり、２１の信号オン時は８が、２１の信
号オフ時は２４が選択される。２６はマイクロプログラ
ム格納用メモリである。２７は２６の出力でマイクロプ
ログラムである。２８は２６の命令デコード回路であり
、２２の信号オン時は出力を禁止される。２９はトライ
ステートゲートであり、１４の信号オン時、９を２７へ
送出する。
ライト時出力される。１５．１６は保守モードの設定、
解除時出力される、１７はマイクロプログラム格納用メ
モリへのライト時出力される出力信号である。１８は電
源投入時のみ信号出力する回路である。１９はオア回路
、２０は保守モードＦＦ’で、１９の出力でセットされ
、１６の信号でリセットされる。２１は２００オン時の
出力で、２２は２０のリセット時の出力である。２３は
マイクルプログラム制御部である。２４は２３の出力で
、マイク四プログラムアドレスである。２５は２４と８
の選択回路であり、２１の信号オン時は８が、２１の信
号オフ時は２４が選択される。２６はマイクロプログラ
ム格納用メモリである。２７は２６の出力でマイクロプ
ログラムである。２８は２６の命令デコード回路であり
、２２の信号オン時は出力を禁止される。２９はトライ
ステートゲートであり、１４の信号オン時、９を２７へ
送出する。
３０はトライステートゲートであり、１５の信号オン時
２７を９に送出する。
２７を９に送出する。
ＩＯＣの電源の投入がなされると、１８の出力により、
２０の保守モードＦＦがセットされ、２２により、２８
の出力が禁止され、ＩＯＣのマイクロプログラム制御が
禁止される。この状態で、ＣＰＵ１よりユニバス６を介
してマイクロプログラムのストア指令が発せられると、
１１の回路により１４．１７の信号が発せられ、アドレ
ス８をアドレスとしてデータ９が２６に書込まれる。Ｃ
ＰＵ１により所、定のマイクロプログラムの書込みが終
了とすると、ＣＰＵは保守モードの解除指令を送出する
。保守モード解除指令により１６の出力が発生し、２０
をオフし、２５．２８の回路により、ＩＯＣは、通常の
マイクロプログラム制御が行われる。この状態で、ＣＰ
Ｕより通常の入出力制御指令を発すると、１２よりの２
３へ制御指令を送出し、２３は入出力動作を開始する。
２０の保守モードＦＦがセットされ、２２により、２８
の出力が禁止され、ＩＯＣのマイクロプログラム制御が
禁止される。この状態で、ＣＰＵ１よりユニバス６を介
してマイクロプログラムのストア指令が発せられると、
１１の回路により１４．１７の信号が発せられ、アドレ
ス８をアドレスとしてデータ９が２６に書込まれる。Ｃ
ＰＵ１により所、定のマイクロプログラムの書込みが終
了とすると、ＣＰＵは保守モードの解除指令を送出する
。保守モード解除指令により１６の出力が発生し、２０
をオフし、２５．２８の回路により、ＩＯＣは、通常の
マイクロプログラム制御が行われる。この状態で、ＣＰ
Ｕより通常の入出力制御指令を発すると、１２よりの２
３へ制御指令を送出し、２３は入出力動作を開始する。
本発明によれば、処理装置から人出力制御装置のマイク
ロプログラムの書込みが可能になるので、マイクロプロ
グラム格納用の専用の補助記憶装置を入出力制御装置に
付加する必要がないのでより経済的な入出力制御装置が
提供できる効果がある。
ロプログラムの書込みが可能になるので、マイクロプロ
グラム格納用の専用の補助記憶装置を入出力制御装置に
付加する必要がないのでより経済的な入出力制御装置が
提供できる効果がある。
第１図は従来技術の情報処理システムのブロック図、第
２図は本発明を使用した情報処理システムのブロック図
、第３図は本発明の人出力制御装置の一実施例の内部回
路図である。 １・・・処理装置、 ２・・・主記憶装置、３・・・人
出力制御装置、 ４・・・補助記憶装置、５・・・本発
明の入出力制御装置、 ６・・・ユニバス、 ′７・・・入出力装置、１８・・
・を源投入時のＦＦセット回路。 第１図 つ
２図は本発明を使用した情報処理システムのブロック図
、第３図は本発明の人出力制御装置の一実施例の内部回
路図である。 １・・・処理装置、 ２・・・主記憶装置、３・・・人
出力制御装置、 ４・・・補助記憶装置、５・・・本発
明の入出力制御装置、 ６・・・ユニバス、 ′７・・・入出力装置、１８・・
・を源投入時のＦＦセット回路。 第１図 つ
Claims (1)
- １、 蓄積プログラム制御一方式における処理装置配下
のマイクロブ覧グラム制御方式の人出力制御装置におい
て、通常モードと保守モードを綴別するフリッププロッ
プを設け、電源投入時上記７リツプフ四ツブを保守モー
ドにする第１の手段と、上記処理装置の指定により通常
モードと保守モード間の移行を行う第２の手段と、該入
出力制御装置のマイクロプログラム用メモリを処理装置
からの指令によりライト、リードする第３の手段を設け
、上記処理装置からの指令により、該人出力制御装置の
マイクロプログラムを格納し、通常モード時上記処理装
置からの指令により通常の人出力制御動作を行うことを
特徴とする入出力制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2167084A JPS60167035A (ja) | 1984-02-10 | 1984-02-10 | 入出力制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2167084A JPS60167035A (ja) | 1984-02-10 | 1984-02-10 | 入出力制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60167035A true JPS60167035A (ja) | 1985-08-30 |
Family
ID=12061476
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2167084A Pending JPS60167035A (ja) | 1984-02-10 | 1984-02-10 | 入出力制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60167035A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10442650B2 (en) | 2015-10-22 | 2019-10-15 | Inwatec Aps | Method for rolling up definite lengths of mats in unidirectional rolled rolls, and a mat rolling station for performing the method |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5055237A (ja) * | 1973-09-12 | 1975-05-15 | ||
| JPS5588115A (en) * | 1978-12-27 | 1980-07-03 | Fujitsu Ltd | Input-output subsystem |
| JPS56121130A (en) * | 1980-02-28 | 1981-09-22 | Fujitsu Ltd | Dma control system |
| JPS592147A (ja) * | 1982-06-28 | 1984-01-07 | Nec Corp | 有機微粒子を含有する重合体微粒子の製造方法 |
-
1984
- 1984-02-10 JP JP2167084A patent/JPS60167035A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5055237A (ja) * | 1973-09-12 | 1975-05-15 | ||
| JPS5588115A (en) * | 1978-12-27 | 1980-07-03 | Fujitsu Ltd | Input-output subsystem |
| JPS56121130A (en) * | 1980-02-28 | 1981-09-22 | Fujitsu Ltd | Dma control system |
| JPS592147A (ja) * | 1982-06-28 | 1984-01-07 | Nec Corp | 有機微粒子を含有する重合体微粒子の製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10442650B2 (en) | 2015-10-22 | 2019-10-15 | Inwatec Aps | Method for rolling up definite lengths of mats in unidirectional rolled rolls, and a mat rolling station for performing the method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS648387B2 (ja) | ||
| JPH0113573B2 (ja) | ||
| JPH0429102B2 (ja) | ||
| JPS61182160A (ja) | デ−タ処理装置 | |
| JPH07295693A (ja) | 電力管理ユニット、コンピュータシステム、およびコンピュータシステムの電力管理ユニット内の複数個の構成レジスタをアクセスする方法 | |
| JPS60167035A (ja) | 入出力制御装置 | |
| JPH01169557A (ja) | 記憶制御装置 | |
| JPS6331806B2 (ja) | ||
| JPH0793101A (ja) | データバックアップ装置 | |
| JPS62286143A (ja) | 半導体記憶装置 | |
| JPS61127026A (ja) | 光デイスク制御装置 | |
| JPS62154286A (ja) | 書き替え可能メモリに対するライト・アクセス方式 | |
| JP2524620B2 (ja) | 入出力制御方法 | |
| JPS60189053A (ja) | デ−タ転送制御装置 | |
| JPS63187355A (ja) | 記憶装置のデ−タ退避方式 | |
| JPH0318207B2 (ja) | ||
| JPS60159927A (ja) | 大容量補助記憶装置の制御用ｌｓｉ | |
| JPS6215645A (ja) | 中央処理装置 | |
| JPS61208534A (ja) | 半導体デイスク制御方式 | |
| JPS62274328A (ja) | 情報処理装置 | |
| JPS58127260A (ja) | デイスクキヤツシユ制御装置 | |
| JPS6269342A (ja) | 半導体デイスク装置 | |
| JPH0232444A (ja) | データ処理装置 | |
| JPS58213320A (ja) | デ−タ処理装置 | |
| JPS61166617A (ja) | リセツト制御方式 |