JPS62274328A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPS62274328A JPS62274328A JP11611786A JP11611786A JPS62274328A JP S62274328 A JPS62274328 A JP S62274328A JP 11611786 A JP11611786 A JP 11611786A JP 11611786 A JP11611786 A JP 11611786A JP S62274328 A JPS62274328 A JP S62274328A
- Authority
- JP
- Japan
- Prior art keywords
- data
- write
- external storage
- storage device
- buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010365 information processing Effects 0.000 claims abstract description 13
- 101100328887 Caenorhabditis elegans col-34 gene Proteins 0.000 abstract description 2
- 238000000034 method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 239000013256 coordination polymer Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
３、発明の詳細な説明
［産業上の利用分野］
本発明は外部記憶装置へのデータ書込機能を備える情報
処理装置に関する。
処理装置に関する。
［従来の技術］
ディスク装置等の外部記憶装置は、記憶８景が大きく、
アクセスも比較的速い。従って、パーソナルコンピュー
タやワードプロセッサ等には欠かせないものとなってい
る。しかし、かかる外部記憶装置へのアクセスが頻発し
てくると、データのり−ド／ライトに多くの時間をとら
れ、処理効率が低下する。特に、リスト処理等のような
同一アドレスへのり−ド／ライトが頻発するような処理
では処理効率の低下が著しい。
アクセスも比較的速い。従って、パーソナルコンピュー
タやワードプロセッサ等には欠かせないものとなってい
る。しかし、かかる外部記憶装置へのアクセスが頻発し
てくると、データのり−ド／ライトに多くの時間をとら
れ、処理効率が低下する。特に、リスト処理等のような
同一アドレスへのり−ド／ライトが頻発するような処理
では処理効率の低下が著しい。
［発明が解決しようとする問題点］
本発明は上述した従来技術の欠点に鑑みて成されたもの
であって、その目的とする所は、外部記憶装置の総アク
セス時間を短縮可能な情報処理装置を提供することにあ
る。
であって、その目的とする所は、外部記憶装置の総アク
セス時間を短縮可能な情報処理装置を提供することにあ
る。
［問題点を解決するための手段］
本発明の情報処理装置は上記目的を達成するために、書
込要求の発生したデータと外部記憶装置への書込アドレ
スを所定のシーケンスで蓄えるバッファ手段と、前記書
込要求発生からの所定時間を計時するタイマ手段と、各
書込要求発生の際に前記バッファ手段が蓄えている書込
アドレスと新たに書込要求発生したデータの書込アドレ
スを比較して該比較の結果を出力する比較手段と、前記
タイマ手段が所定時間を計時する前に前記比較手段によ
る比較の一致が得られたことにより前記バッファ手段が
蓄えているデータと外部記憶装置への書込アドレスを新
たに書込要求発生したデータと外部記憶装置への書込ア
ドレスで書き替える制御手段を備える。
込要求の発生したデータと外部記憶装置への書込アドレ
スを所定のシーケンスで蓄えるバッファ手段と、前記書
込要求発生からの所定時間を計時するタイマ手段と、各
書込要求発生の際に前記バッファ手段が蓄えている書込
アドレスと新たに書込要求発生したデータの書込アドレ
スを比較して該比較の結果を出力する比較手段と、前記
タイマ手段が所定時間を計時する前に前記比較手段によ
る比較の一致が得られたことにより前記バッファ手段が
蓄えているデータと外部記憶装置への書込アドレスを新
たに書込要求発生したデータと外部記憶装置への書込ア
ドレスで書き替える制御手段を備える。
［作用］
かかる構成において、バッファ手段は書込要求の発生し
たデータとその外部記憶装置への書込アドレスを所定の
シーケンスで蓄える。またタイマ手段は前記書込要求発
生からの所定時間を計時する。この状態において比較手
段は次の書込要求が発生すると、その発生の際に前記バ
ッファ手段が蓄えている書込アドレスと新たに書込要求
発生したデータの書込アドレスを比較して該比較の結果
を出力する。そして制御手段は前記タイマ手段が所定時
間を計時する前に前記比較手段による比較の一致（結果
）が得られたことにより、前記バッファ手段が蓄えてい
るデータとその外部記憶装置への書込アドレスを新たに
書込要求発生したデータとその外部記憶装置への書込ア
ドレスで書き替える。
たデータとその外部記憶装置への書込アドレスを所定の
シーケンスで蓄える。またタイマ手段は前記書込要求発
生からの所定時間を計時する。この状態において比較手
段は次の書込要求が発生すると、その発生の際に前記バ
ッファ手段が蓄えている書込アドレスと新たに書込要求
発生したデータの書込アドレスを比較して該比較の結果
を出力する。そして制御手段は前記タイマ手段が所定時
間を計時する前に前記比較手段による比較の一致（結果
）が得られたことにより、前記バッファ手段が蓄えてい
るデータとその外部記憶装置への書込アドレスを新たに
書込要求発生したデータとその外部記憶装置への書込ア
ドレスで書き替える。
こうすることで、所定時間内に書き替えられてしまうよ
うな書込データは実際には外部記憶装置へ書き込むこと
をせずに、情報処理装置内で処理する。
うな書込データは実際には外部記憶装置へ書き込むこと
をせずに、情報処理装置内で処理する。
［実施例］
以下、添付図面に従って本発明の実施例を詳細に説明す
る。
る。
第１図は実施例の情報処理装置のブロック構成図である
。図において、１は通常の情報処理を行なうと共に実施
例のデータ書込制御を行なうセントラルブロセツシング
ユニット（ＣＰＵ）、２は第２図（ａ）、（ｂ）の制御
プログラムを記憶しているリードオンリメモリ（ＲＯＭ
）、３は実施例のデータ書込制御の下で共動する制御手
段、４はユーザプログラムの他、外部記憶装置に書ぎ込
むべきデータを蓄えるランダムアクセスメモリ（ＲＡＭ
）、５は実際のデータ転送を掌るダイレクトメモリアク
セスコントローラ（ＤＭＡＣ）、６は実施例の外部記憶
装置であるフレキシブル磁気ディスクユニット（ＦＤＵ
）、７はＦＤＵ６のコントローラ（ＦＤＣ）、８はＣＰ
Ｕ １の共通バスである。
。図において、１は通常の情報処理を行なうと共に実施
例のデータ書込制御を行なうセントラルブロセツシング
ユニット（ＣＰＵ）、２は第２図（ａ）、（ｂ）の制御
プログラムを記憶しているリードオンリメモリ（ＲＯＭ
）、３は実施例のデータ書込制御の下で共動する制御手
段、４はユーザプログラムの他、外部記憶装置に書ぎ込
むべきデータを蓄えるランダムアクセスメモリ（ＲＡＭ
）、５は実際のデータ転送を掌るダイレクトメモリアク
セスコントローラ（ＤＭＡＣ）、６は実施例の外部記憶
装置であるフレキシブル磁気ディスクユニット（ＦＤＵ
）、７はＦＤＵ６のコントローラ（ＦＤＣ）、８はＣＰ
Ｕ １の共通バスである。
更に制御手段３において、３１はＣＰＵＩの制御下で所
定のパルス信号ＰＯ〜Ｐ１を出力する出力ボート、３２
はＦＤＵ６への実際のデータ書込可否を制御するフリッ
プフロップ（ＦＦ）、３３はリセット後、所定時間を計
時したときにバルスイｔ−？！ｆＴを出力するタイマ、
３４．３５はＯＲゲート、３６はＡＮＤゲートである。
定のパルス信号ＰＯ〜Ｐ１を出力する出力ボート、３２
はＦＤＵ６への実際のデータ書込可否を制御するフリッ
プフロップ（ＦＦ）、３３はリセット後、所定時間を計
時したときにバルスイｔ−？！ｆＴを出力するタイマ、
３４．３５はＯＲゲート、３６はＡＮＤゲートである。
またＲＡＭ４において、４１はＦＤＵ６へ書き込むべき
データを蓄え゛るバッファ、４２はバッファ４１に有効
データがあるか否かを示すフラグ（ＢＦＵＬ）である。
データを蓄え゛るバッファ、４２はバッファ４１に有効
データがあるか否かを示すフラグ（ＢＦＵＬ）である。
第２図（ａ）、（ｂ）は実施例の動作説明に係り、第２
図（ａ）は書込制御処理のフローチャート、第２図（ｂ
）は実際にデータ書込をする割込処理のフローチャート
である。
図（ａ）は書込制御処理のフローチャート、第２図（ｂ
）は実際にデータ書込をする割込処理のフローチャート
である。
新たなデータ書込要求が発生すると、第２図（ａ）のス
テップＳ１に入力する。ステップＳ１では新たな書込要
求の書込アドレスと既にバッファ４１に記憶している直
前の書込要求の書込アドレスとを比較する。実施例の記
憶媒体はフレキシブル磁気ディスクであるから、前記書
込アドレスの情報はシリンダ、ヘッド、セクタから成る
。書込要求が始めのものであるときは比較の一致が得ら
れない。書込要求が始めのものであるか否かはフラグ４
２の内容を調べることで分る。即ち、フラグ４２の内容
が“１”のときは直前のデータ書込要求がまだ実行され
ずに残っている状態を示し、“Ｏ”のときは始めの状態
、即ち、電源没入した一番最初又は直前の書込要求が既
に実行された後の状態を示している。ステップＳ１で比
較の一致が得られないときはステップＳ２で信号ＰＯを
出力する。ＦＦ３２はイニシャルリセットされているの
で、始めの場合はこれによっては何も起らない。ステッ
プＳ３では書込要求発生したデータとその書込アドレス
をバッファ４１に蓄える。
テップＳ１に入力する。ステップＳ１では新たな書込要
求の書込アドレスと既にバッファ４１に記憶している直
前の書込要求の書込アドレスとを比較する。実施例の記
憶媒体はフレキシブル磁気ディスクであるから、前記書
込アドレスの情報はシリンダ、ヘッド、セクタから成る
。書込要求が始めのものであるときは比較の一致が得ら
れない。書込要求が始めのものであるか否かはフラグ４
２の内容を調べることで分る。即ち、フラグ４２の内容
が“１”のときは直前のデータ書込要求がまだ実行され
ずに残っている状態を示し、“Ｏ”のときは始めの状態
、即ち、電源没入した一番最初又は直前の書込要求が既
に実行された後の状態を示している。ステップＳ１で比
較の一致が得られないときはステップＳ２で信号ＰＯを
出力する。ＦＦ３２はイニシャルリセットされているの
で、始めの場合はこれによっては何も起らない。ステッ
プＳ３では書込要求発生したデータとその書込アドレス
をバッファ４１に蓄える。
始めの場合は、バッファ４１に前の書込データが残って
いないのでこのように無条件にデータ転送しても問題は
ない。ステップＳ４では信号Ｐ１を出力する。信号Ｐ１
はＦＦ３２を“１°゛にセット状態にする。続く所定時
間内に新たな書込要求が発生したときは、一定条件下で
バッファ４１に新たな書込要求のデータと書込アドレス
を書込むためである。ステップＳ５では信号Ｐ２を出力
する。タイマ３３を初期化して所定時間を計時させるた
めである。
いないのでこのように無条件にデータ転送しても問題は
ない。ステップＳ４では信号Ｐ１を出力する。信号Ｐ１
はＦＦ３２を“１°゛にセット状態にする。続く所定時
間内に新たな書込要求が発生したときは、一定条件下で
バッファ４１に新たな書込要求のデータと書込アドレス
を書込むためである。ステップＳ５では信号Ｐ２を出力
する。タイマ３３を初期化して所定時間を計時させるた
めである。
これに続く動作として３通りある。その（ａ）はタイマ
３３のタイムアウト前に同一セクタアドレスに対しての
新たな書込要求が発生した場合である。その（ｂ）は同
様にして異なるセクタアドレスに対しての新たな書込要
求が発生した場合である。またその（Ｃ）は何の書込要
求も発生せずにタイマ３３がタイムアウトした場合であ
る。
３３のタイムアウト前に同一セクタアドレスに対しての
新たな書込要求が発生した場合である。その（ｂ）は同
様にして異なるセクタアドレスに対しての新たな書込要
求が発生した場合である。またその（Ｃ）は何の書込要
求も発生せずにタイマ３３がタイムアウトした場合であ
る。
まず（ａ）の場合について説明する。
ステップＳ１では、同一セクタアドレスへのデータ書込
要求と判別され、ステップＳ６に進む。ステップＳ６で
は新たな書込データをバッファ４１に転送する。この場
合は、まだＦＤＵＳに書き込んでいない直前の書込デー
タの上に新たな書込データがオーバライドされてしまう
。本実施例では所定時間内に書き替えられてしまうよう
な書込データは、実際にはＦＤＵＳに書き込みを行なわ
ず、無駄な書込時間を省略しようというものである。し
かも、このデータが消される前に必要となる時は、図示
しないがデータ読出処理とリンクさせることにより、バ
ッファ４１の書込データをそのまま利用させれば良い、
ステップＳ５では信号Ｐ２を出力する。バッファ４１に
書き込むだけでも、いわゆる疑似書込を行なったことに
なるのでで、次の新たな書込要求を持つべくタイマ３３
をリセットするためである。
要求と判別され、ステップＳ６に進む。ステップＳ６で
は新たな書込データをバッファ４１に転送する。この場
合は、まだＦＤＵＳに書き込んでいない直前の書込デー
タの上に新たな書込データがオーバライドされてしまう
。本実施例では所定時間内に書き替えられてしまうよう
な書込データは、実際にはＦＤＵＳに書き込みを行なわ
ず、無駄な書込時間を省略しようというものである。し
かも、このデータが消される前に必要となる時は、図示
しないがデータ読出処理とリンクさせることにより、バ
ッファ４１の書込データをそのまま利用させれば良い、
ステップＳ５では信号Ｐ２を出力する。バッファ４１に
書き込むだけでも、いわゆる疑似書込を行なったことに
なるのでで、次の新たな書込要求を持つべくタイマ３３
をリセットするためである。
次に前記（ｂ）の場合について説明する。
ステップＳ１では異なるセクタアドレスへのデータ書込
要求と判別され、ステップＳ２に進む。ステップＳ２で
は信号ＰＯを出力する。この時点ではＦＦ３２が“１”
にセットされているから、信号ＰＯはＡＮＤゲート３６
を通過してｃｐＵｌに割込処理を要求する。この割込要
求は直ちに受は付けられるから、ステップＳ３の処理に
入る前に割込処理が開始される。
要求と判別され、ステップＳ２に進む。ステップＳ２で
は信号ＰＯを出力する。この時点ではＦＦ３２が“１”
にセットされているから、信号ＰＯはＡＮＤゲート３６
を通過してｃｐＵｌに割込処理を要求する。この割込要
求は直ちに受は付けられるから、ステップＳ３の処理に
入る前に割込処理が開始される。
割込要求が受は付けられると第２図（ｂ）のステップＳ
１０に入力する。ステップ５１０では、ＦＤＵＳにバッ
ファ４１の書込データを書き込む。この場合の直前の書
込データはセクタアドレスが異なるので重要である。後
に何の目的で読み出されるかも知れないからである。Ｆ
ＤＵＳへのデータ書込はＤＭＡＣ５を介して行なわれ、
書込終了後に割込処理から戻る。
１０に入力する。ステップ５１０では、ＦＤＵＳにバッ
ファ４１の書込データを書き込む。この場合の直前の書
込データはセクタアドレスが異なるので重要である。後
に何の目的で読み出されるかも知れないからである。Ｆ
ＤＵＳへのデータ書込はＤＭＡＣ５を介して行なわれ、
書込終了後に割込処理から戻る。
ステップＳ３に戻ると、バッファ４１に新たな書込要求
のデータを転送する。直前のデータは既にＦＤＵＳに記
録されたので問題はない。ステップＳ４では信号Ｐ１を
出力する。ＡＮＤゲート３６出力で一度リセットされた
ＦＦ３２を再び“１”の状態にセットするためである。
のデータを転送する。直前のデータは既にＦＤＵＳに記
録されたので問題はない。ステップＳ４では信号Ｐ１を
出力する。ＡＮＤゲート３６出力で一度リセットされた
ＦＦ３２を再び“１”の状態にセットするためである。
ステップＳ５では信号Ｐ２を出力し、タイマ３３をリス
タートさせる。
タートさせる。
最後に（Ｃ）の場合について説明する。
タイマ３３がタイムアウトするとパルス信号ＴがＯＲゲ
ート３５及びＡＮＤゲート３６を介してＣＰＵＩに割込
要求をする。ＣＰＵＩが割込要求を受は付けると、前記
同様にして第２図（ｂ）のステップＳ１０に人力し、バ
ッファ４１の書込データをＦＤＵＳに書き込む。また信
号ＴはＡＮＤゲート３６、ＯＲゲート３４を介してＦＦ
３２を“Ｏ“にする、従って、以降は始めの状態に戻る
。
ート３５及びＡＮＤゲート３６を介してＣＰＵＩに割込
要求をする。ＣＰＵＩが割込要求を受は付けると、前記
同様にして第２図（ｂ）のステップＳ１０に人力し、バ
ッファ４１の書込データをＦＤＵＳに書き込む。また信
号ＴはＡＮＤゲート３６、ＯＲゲート３４を介してＦＦ
３２を“Ｏ“にする、従って、以降は始めの状態に戻る
。
［発明の効果］
以上述べた如く本発明によれば、同一セクタアドレスに
対するデータ書込が頻発するような情報処理では、外部
記憶装置への書込回数が減少するので、システム全体の
大幅なスピードアップが可能になる。
対するデータ書込が頻発するような情報処理では、外部
記憶装置への書込回数が減少するので、システム全体の
大幅なスピードアップが可能になる。
第１図は実施例の情報処理装置のブロック構成図、
第２図（ａ）は書込制御処理のフローチャート、
第２図（ｂ）は実際にデータ書込をする割込処理のフロ
ーチャートである。 図中、ｌ・・・セントラルブロセツシングユニット（Ｃ
ＰＵ）、２−・・リードオンリメモリ（ＲＯＭ）、３・
・・制御手段、４・・・ランダムアクセスメモリ（ＲＡ
Ｍ）、５・・・ダイレクトメモリアクセスコントローラ
（ＤＭＡＣ）、６・・・フレキシブル磁気ディスクユニ
ット（ＦＩＩＵ）、７・・・コントローラ（ＦＤＣ）、
８・・・共通バスである。 特許出願人 キャノン株式会社 第２図 （ｂ）
ーチャートである。 図中、ｌ・・・セントラルブロセツシングユニット（Ｃ
ＰＵ）、２−・・リードオンリメモリ（ＲＯＭ）、３・
・・制御手段、４・・・ランダムアクセスメモリ（ＲＡ
Ｍ）、５・・・ダイレクトメモリアクセスコントローラ
（ＤＭＡＣ）、６・・・フレキシブル磁気ディスクユニ
ット（ＦＩＩＵ）、７・・・コントローラ（ＦＤＣ）、
８・・・共通バスである。 特許出願人 キャノン株式会社 第２図 （ｂ）
Claims (3)
- （１）外部記憶装置へのデータ書込機能を備える情報処
理装置において、書込要求の発生したデータと外部記憶
装置への書込アドレスを所定のシーケンスで蓄えるバッ
ファ手段と、前記書込要求発生からの所定時間を計時す
るタイマ手段と、各書込要求発生の際に前記バッファ手
段が蓄えている書込アドレスと新たに書込要求発生した
データの書込アドレスを比較して該比較の結果を出力す
る比較手段と、前記タイマ手段が所定時間を計時する前
に前記比較手段による比較の一致が得られたことにより
前記バッファ手段が蓄えているデータと外部記憶装置へ
の書込アドレスを新たに書込要求発生したデータと外部
記憶装置への書込アドレスで書き替える制御手段を備え
ることを特徴とする情報処理装置。 - （２）制御手段はタイマ手段が所定時間を計時するまで
に比較手段による比較の結果が得られないことによりバ
ッファ手段が蓄えているデータを外部記憶装置への書込
アドレスに書き込むことを特徴とする特許請求の範囲第
１項記載の情報処理装置。 - （３）制御手段はタイマ手段が所定時間を計時するまで
に比較手段による比較の不一致が得られたことによりバ
ッファ手段が蓄えているデータを外部記憶装置への書込
アドレスに書き込み、しかる後に新たに書込要求発生し
たデータと外部記憶装置への書込アドレスを前記バッフ
ァ手段に蓄えることを特徴とする特許請求の範囲第１項
記載の情報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11611786A JPS62274328A (ja) | 1986-05-22 | 1986-05-22 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11611786A JPS62274328A (ja) | 1986-05-22 | 1986-05-22 | 情報処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62274328A true JPS62274328A (ja) | 1987-11-28 |
Family
ID=14679111
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11611786A Pending JPS62274328A (ja) | 1986-05-22 | 1986-05-22 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62274328A (ja) |
-
1986
- 1986-05-22 JP JP11611786A patent/JPS62274328A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01263737A (ja) | エミュレーション装置 | |
| US4124892A (en) | Data processing systems | |
| US4814977A (en) | Apparatus and method for direct memory to peripheral and peripheral to memory data transfers | |
| IE61306B1 (en) | Method and device to execute two instruction sequences in an order determined in advance | |
| JPS6319058A (ja) | メモリ装置 | |
| JPS62274328A (ja) | 情報処理装置 | |
| JPH0821009B2 (ja) | チャネル制御装置のイニシャライズ方法及びそのイニシャライズのためのシステム | |
| JP2585852B2 (ja) | バッファ制御方式 | |
| JPS6111864A (ja) | デ−タ処理方式 | |
| JP3027765B2 (ja) | 時刻機構制御装置 | |
| JPS59116874A (ja) | 計算機システムのデ−タ処理装置 | |
| JPH0364903B2 (ja) | ||
| JPH01121965A (ja) | マイクロプロセッサ | |
| JPH0234058B2 (ja) | ||
| JPH02293947A (ja) | 仮想記憶二重化方式 | |
| JPH0782447B2 (ja) | Ｄｍａデータ転送制御装置 | |
| JPH0470655B2 (ja) | ||
| JPH0497459A (ja) | キャッシュ一致処理方式 | |
| JPH03171496A (ja) | マイクロコンピュータ | |
| JPS6014335A (ja) | 情報処理装置 | |
| JPS63174138A (ja) | デ−タ処理装置 | |
| JPS63206993A (ja) | ダイナミツクｒａｍ | |
| JPH01305428A (ja) | マイクロプログラム制御装置 | |
| JPS592147A (ja) | 有機微粒子を含有する重合体微粒子の製造方法 | |
| JPS6047613B2 (ja) | マイクロプログラム制御方式 |