KR100323813B1 - 시스템, 게임 포트 인터페이스, 게임 포트 인터페이스 폴링 장치 및 방법 - Google Patents

시스템, 게임 포트 인터페이스, 게임 포트 인터페이스 폴링 장치 및 방법 Download PDF

Info

Publication number
KR100323813B1
KR100323813B1 KR1019990025102A KR19990025102A KR100323813B1 KR 100323813 B1 KR100323813 B1 KR 100323813B1 KR 1019990025102 A KR1019990025102 A KR 1019990025102A KR 19990025102 A KR19990025102 A KR 19990025102A KR 100323813 B1 KR100323813 B1 KR 100323813B1
Authority
KR
South Korea
Prior art keywords
processor
joystick
game port
port interface
interface
Prior art date
Application number
KR1019990025102A
Other languages
English (en)
Other versions
KR20000011342A (ko
Inventor
파다비-아데카니자릴
포츠데이빗로손
소토월터지
벨링커아비나쉬
Original Assignee
루센트 테크놀러지스 인크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 루센트 테크놀러지스 인크 filed Critical 루센트 테크놀러지스 인크
Publication of KR20000011342A publication Critical patent/KR20000011342A/ko
Application granted granted Critical
Publication of KR100323813B1 publication Critical patent/KR100323813B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • G06F13/30—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal with priority control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/033—Pointing devices displaced or positioned by the user, e.g. mice, trackballs, pens or joysticks; Accessories therefor
    • G06F3/038—Control and interface arrangements therefor, e.g. drivers or device-embedded control circuitry
    • G06F3/0383—Signal control means within the pointing device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3215—Monitoring of peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3259—Power saving in cursor control device, e.g. mouse, joystick, trackball
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
    • G06F11/3466—Performance evaluation by tracing or monitoring
    • G06F11/349—Performance evaluation by tracing or monitoring for interfaces, buses
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0646—Configuration or reconfiguration
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/027—Speed or phase control by the received code signals, the signals containing no special synchronisation information extracting the synchronising or clock signal from the received signal spectrum, e.g. by using a resonant or bandpass circuit
    • H04L7/0278—Band edge detection
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
    • G06F2201/88—Monitoring involving counting
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0004—Initialisation of the receiver
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/002—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation
    • H04L7/0025—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation interpolation of clock signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/002—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation
    • H04L7/0029—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation interpolation of received data signal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Position Input By Displaying (AREA)
  • Numerical Control (AREA)

Abstract

본 발명은 다른 통상적인 제 1 프로세서 인터페이스에 추가하여 제 2 프로세서 인터페이스를 갖는 게임 포트 인터페이스(game port interface)를 제공함으로써, 제 1, 호스트 프로세서가 저전력 모드에 있는 동안에 제 2 프로세서가 게임 포트 인터페이스를 직접 폴링(polling)하도록 함으로써 조이스틱(joystick) 장치의 움직임을 검출하게 된다. 따라서, 제 2 프로세서는 조이스틱의 움직임을 확인하여 두 프로세서 인터페이스 간의 통신 경로를 통해 제 1, 호스트 프로세서 내의 기상 시퀀스(wake up sequence)를 시작할 수도 있다. 추가된 프로세서 인터페이스는 제 2 프로세서로 하여금 조이스틱의 정상 동작을 방해하지 않으면서 조이스틱을 폴링하게 만든다. 본 발명은 호스트 프로세서를 저전력 모드로 유지시키는 전력 절감 이득을 제공하는 동시에, 절전 모드에 있을 수도 있고 없을 수도 있는 다른 프로세서로 하여금 조이스틱의 움직임을 검출하고 그에 반응하여 호스트 프로세서 내의 기상 시퀀스를 촉발하도록 만든다.

Description

시스템, 게임 포트 인터페이스, 게임 포트 인터페이스 폴링 장치 및 방법{SYSTEM WAKE-UP BASED ON JOYSTICK MOVEMENT}
본 발명은 전반적으로 저전력 모드를 가능케 하는 프로세서를 포함하고 외부 입력이 수신되면 저전력 모드에서 빠져 나올 수 있는 컴퓨터 혹은 더 큰 시스템에 관한 것이다.
개인용 컴퓨터와 같은 많은 컴퓨터는, 예를 들어 조이스틱(joystick)과의 인터페이싱을 위해 게임 포트 인터페이스(game port interface)를 구비한다.
예를 들어, 도 2는 통상적인 게임 포트 인터페이스(450)와 인터페이싱되는 통상적인 조이스틱 장치(400)를 나타내는 블럭도를 도시한다. 더 큰 시스템 내의 다른 장치들은 산업 표준 아키텍처(Industry Standard Architecture : ISA) 버스(480)와 같은 버스를 통해 게임 포트 인터페이스(450)를 액세스한다.
게임 포트 인터페이스(450)는 통상적으로 쿼드 타이머(quad timer)(460)와 같은 타이머와, 버스 인터페이스, 예를 들어 ISA 인터페이스(470)를 구성하기 위한 인터페이스 로직 및 적절한 3 상태(tri-state) 버퍼링을 포함한다.
통상적인 조이스틱은 기본적으로 두 개의 가변 저항기를 포함하며 두 개의 가변 저항기 중의 하나는 x 축 방향을 위한 것이고 다른 하나는 y 축 방향을 위한것이다. 각각의 가변 저항기는 조이스틱의 위치가 바뀜에 따라 저항값이 변화된다. 어떤 조이스틱 장치는 두 개 이상의 조이스틱을 포함한다. 예를 들어, 도 1에 도시한 것과 같은 4 축 조이스틱 장치(400)는 두 개의 조이스틱을 포함한다.
통상적인 게임 포트 인터페이스(450)는 기본적으로 조이스틱 장치(400)의 각각의 가변 저항기와 병렬로 배치된 캐패시터를 포함한다. 따라서, 각각의 가변 저항기와 게임 포트 인터페이스(450) 내의 각각의 캐패시터 사이에 각각 시정수 T = RC가 형성된다. 조이스틱 장치(400) 내의 각각의 조이스틱이 위치를 변경함에 따라, 가변 저항기와 캐패시터의 병렬 조합에 의해 형성되는 시정수가 변한다.
558 쿼드 타이머(460)는 하나의 패키지 내에 4 개의 타이머를 포함한다. 558 쿼드 타이머(460) 내의 4 개의 타이머 모두는 4 축 조이스틱 장치(400)의 4 개의 가변 저항기에 대해 사용될 수 있다. 이와는 달리, 4 개의 555 타이머를 조합하여 동등한 타이머 요소를 구성할 수도 있을 것이다. 유사하게, 2 축 조이스틱 장치는 558 쿼드 타이머 내의 4 개의 사용 가능한 타이머 중에서 단지 2 개만을 사용하거나 단지 두 개의 555 타이머만을 사용할 수도 있다.
도 3은 게임 포트 인터페이스 내의 각각의 타이머의 동작을 나타내는 타이밍도를 도시한다.
특히, 도 3의 파형 (a)에 나타낸 바와 같이, 558 쿼드 타이머(460) 내의 각각의 타이머는, 예를 들어 ISA 버스(480)(도 2)를 통해 호스트 프로세서에 의해 초기화되는 파이어 인에이블 신호(fire enable signal) FIRE(461)에 의해 정상 동작 하에서 트리거(trigger)된다. 이 파이어 인에이블 신호(461)는 각각의 타이머를리셋시키고 관련 축에서의 조이스틱 장치(400)의 위치 측정을 시작한다.
도 3의 파형 (b)는 파형 (a)에 도시한 파이어 인에이블 신호(461)에 의해 인에이블되거나 트리거되는 558 쿼드 타이머(460)에 의해 출력되는 결과 펄스 혹은 데이터 신호 DATA(463)를 나타낸다. 데이터 신호(463)의 길이(488)는 조이스틱 장치(400)의 관련 축의 가변 저항기의 현재값과 그 가변 저항기와 병렬로 위치하는 캐패시터 값으로부터 결정된 RC 시정수에 해당한다. 따라서, 도 3에 도시하는 바와 같이, 데이터 신호(463)의 폭은 관련 축에서의 조이스틱의 위치를 나타낸다.
도 4는 개인용 컴퓨터와 같은 컴퓨터 내의 통상적인 게임 포트 인터페이스의 상세도를 나타낸다.
특히, 통상적인 게임 포트 인터페이스(450)는 조이스틱 장치(400)의 4 개 축에 대응하는 4 개의 입력 라인들에 각각 결합된 캐패시터(622 내지 628)와 558 타이머 혹은 그와 유사한 쿼드 타이머(460)를 포함한다. 직렬 저항기(632 내지 638)는 558 쿼드 타이머(460)로의 입력에 단락 회로 상태가 발생하는 것을 방지한다. 도 4에 도시한 조이스틱 장치(400)는 4 개 축의 움직임, 즉 두 개의 조이스틱과 두 개의 조이스틱 각각에 관련된 두 개의 버튼을 포함한다.
또한, 통상적인 게임 포트 인터페이스(450)는 ISA 버스 인터페이스와 같은 버스 인터페이스(470)를 포함한다. ISA 버스 인터페이스(470)는 어드레스 디코더(662)와 데이터 래치(664)를 포함한다. 어드레스 디코더(662)는 558 쿼드 타이머(460)에 적절한 파이어 인에이블 신호(661)를 제공하고 데이터 래치(664)에 인에이블 신호(665)를 제공한다. 저항기(602 내지 608)는 조이스틱 장치(400)가 게임 포트 인터페이스(450)와 연결되어 있지 않을 때 데이터 래치(664)로의 입력이 플로팅(floating) 상태가 되는 것을 막아 주며, 캐패시터(612 내지 618)는 필터링 메커니즘을 제공하여, 예를 들어 데이터 래치(664)로의 신호에 스파이크(spike)가 발생하는 것을 방지한다.
전력(예를 들어, 배터리 전력) 소모를 줄이기 위해, 컴퓨터 혹은 다른 프로세서 시스템(특히 랩탑 컴퓨터 등)은 일정한 미사용 기간 후에는 전력 강하(power down) 모드로 진입한다. 따라서, 컴퓨터 혹은 프로세서 시스템에 의해 전형적으로 트리거되는 통상적인 게임 포트 인터페이스는 컴퓨터 혹은 프로세서 시스템이 저전력(low power) 혹은 전력 강하 모드에 있는 동안에는 통상적으로 조이스틱의 움직임을 검출할 수 없다. 통상적으로, 범용 비동기 송수신기(Universal Asynchronous Receiver Transmitter : UART)와 같은 외부 장치는 전력 강하 모드로부터 프로세서(601)를 탈피시키기 위해 프로세서(601)와 통신해야 한다. 그러나, 이는 사용자에게 조이스틱(400)을 통해서가 아닌 다른 행위를 요구하고, 시간의 낭비를 초래하고, 사용자에게 더 많은 행위를 요구한다.
예를 들어, 도 4에 도시한 바와 같이 프로세서(601)는 558 쿼드 타이머(460)를 트리거하도록 파이어 인에이블 신호(661)를 발생시킴으로써 정상 동작 동안에 ISA 버스(480)를 통해 조이스틱 장치(400)를 액세스하고 폴링(polling)한다. 그러나, 프로세서(601)가 전력 강하 모드에 있는 동안에는 558 쿼드 타이머(460)가 파이어 인에이블 신호(661)를 수신하지 않는다.
따라서, 조이스틱을 이용해 프로세서가 저전력 혹은 전력 강하 모드로부터빠져 나올 수 있도록 하는 인터페이스 및 방법이 요구된다.
본 발명의 한 특징은 조이스틱 인터페이스를 갖는 프로세서와 조이스틱 인터페이스에 연결된 조이스틱을 포함하는 시스템을 제공하는 것이다. 프로세서는, 프로세서가 휴면(sleep) 모드에 있는 동안에도 조이스틱의 위치 변화를 감지하고, 조이스틱의 위치 변화를 감지하게 되면 프로세서 기상(wake-up) 과정을 시작하도록 조작이 가해진다.
본 발명의 다른 특징은 게임 포트 인터페이스와 인터페이싱하는 외부 장치의 상태 변화를 감지하는 타이밍 회로를 포함하는 게임 포트 인터페이스를 제공하는 것이다. 제 1 데이터 버스 인터페이스는 외부 장치의 상태에 대해 제 1 프로세서 액세스를 제공하고, 제 2 데이터 버스 인터페이스는 외부 장치의 상태에 대해 제 2 프로세서 액세스를 제공한다.
본 발명에 따라 게임 포트 인터페이스를 폴링하는 방법은 제 1 프로세서로부터 게임 포트 인터페이스를 폴링하는 과정을 포함한다. 제 1 프로세서가 저전력 모드에 위치하면 제 2 프로세서가 게임 포트 인터페이스를 폴링한다.
도 1은 본 발명의 원리에 의한 조이스틱 인터페이스의 일 실시예를 도시한 도면,
도 2는 통상적인 조이스틱 인터페이스를 도시한 도면,
도 3은 도 1에 도시한 조이스틱 인터페이스의 동작을 설명하는 데에 유용한 타이밍도,
도 4는 개인용 컴퓨터와 같은 컴퓨터 내의 통상적인 게임 포트 인터페이스를 도시한 도면.
도면의 주요 부분에 대한 부호의 설명
150 : 게임 포트 인터페이스 152 : OR 게이트
154 : 제 2 프로세서 157 : 데이터 버스
157a : 제 1 데이터 경로 157b : 제 2 데이터 경로
161a : 제 1 파이어 인에이블 신호
161b : 제 2 파이어 인에이블 신호
182 : 업계 표준 아키텍처 버스 400 : 조이스틱
460 : 558 쿼드 타이머 470 : ISA 인터페이스
본 발명의 특징 및 이점들은 첨부된 도면과 관련된 다음 설명을 통해 당업자에게 명백해질 것이다.
통상적인 컴퓨터 혹은 호스트 프로세서는 조이스틱을 이용해서는 저전력 모드로부터 효과적으로 빠져나올 수 없는데, 이는 보통 조이스틱을 폴링하는 컴퓨터 혹은 호스트 프로세서가 휴면 상태에 있기 때문이다. 본 발명은 컴퓨터 혹은 호스트 프로세서의 프로세서 인터페이스에 추가하여 제 2 프로세서 인터페이스를 갖는 게임 포트 인터페이스를 제공하므로, 제어기 혹은 호스트 프로세서가 저전력 모드에 있는 동안에 제 2 프로세서가 조이스틱을 폴링할 수도 있다. 따라서, 제 2 프로세서는 호스트 프로세스가 저전력 모드에 있는 동안에 게임 포트 인터페이스를 폴링하고 조이스틱의 움직임을 인지하여 제어기 혹은 호스트 프로세서 내의 기상 시퀀스를 시작한다. 추가적 프로세서 인터페이스는 제 2 프로세서로 하여금 조이스틱의 정상 동작과 인터페이싱하지 않고 조이스틱을 폴링할 수 있도록 한다. 따라서, 본 발명은 제어기 혹은 호스트 프로세서를 저전력 모드로 유지시키는 장점을 가짐과 아울러 조이스틱의 움직임에 따라 호스트 프로세서 내의 기상 시퀀스를 시작하도록 하는 수단을 제공한다.
도 1은 본 발명의 원리에 따른 게임 포트 인터페이스의 일 실시예를 도시한다.
특히, 도 1의 게임 포트 인터페이스(150)가 ISA 인터페이스(470)와 같은 버스 인터페이스를 포함함으로써 통상적인 폴링과 통상적인 조이스틱 장치(400)의 움직임을 판독하는 것이 가능해진다. 그러나, 중요하게는, 본 발명은 게임 포트 인터페이스의 트리거에 제 2 액세스 경로를 제공하는데, 도 1에 도시한 실시예에서는 이는 558 쿼드 타이머(460)이다. 특히, 게임 포트 인터페이스 내의 데이터 버스(157)는 ISA 버스 인터페이스(470)에 대한 제 1 데이터 경로(157a)와 제 2 프로세서(154)(예를 들어, 마이크로콘트롤러, 마이크로프로세서 혹은 디지털 신호 프로세서)에 대한 제 2 데이터 경로(157b)를 포함한다. 제 1 데이터 경로(157a) 및/혹은 제 2 데이터 경로(157b)는 제 1 데이터 경로(157a)를 제 2 데이터 경로(157b)로부터 격리시키기 위해 3 상태 버퍼와 같은 적절한 버스 제어 로직을 포함할 수도 있다.
본 발명은 통상적인 형태로 ISA 버스 인터페이스(470)를 통해 시작된 제 1 파이어 인에이블 신호(161a)를 사용하거나 제 2 프로세서로부터의 제 2 파이어 인에이블 신호(161b)를 사용하여 게임 포트 인터페이스(150)의 트리거를 가능케 하는 로직, 예를 들어 OR 게이트(152)를 포함한다. 따라서, OR 게이트(152)는 제 1 프로세서로 하여금 ISA 버스 인터페이스(470)를 통해 게임 포트 인터페이스(150)를 폴링하게 하거나 제 2 프로세서로 하여금 직접 게임 포트 인터페이스(150)를 폴링하게 한다.
제 2 프로세서(154)에서의 전력 소모를 줄이기 위해, 가능하다면 제 2 프로세서(154)는 저속 모드로 동작할 수도 있다. 따라서, ISA 버스(182)를 이용하는 제 1 프로세서가 저전력 혹은 중지(halted) 모드에 있을 때 제 2 프로세서(154) 또한 저전력 혹은 중지 모드에서 동작할 수도 있지만, 그럼에도 불구하고 게임 포트 인터페이스의 트리거에 대해 직접 액세스하는 제 2 프로세서(154)는 때때로 게임 포트 인터페이스(150)를 폴링하여 조이스틱 장치(400) 내의 조이스틱이 움직였는 지를 판단할 것이다.
제 2 프로세서(154)가 조이스틱 장치(400) 내의 조이스틱의 움직임을 검출한 경우, 제 2 프로세서(154)는 제 1 프로세서 내의 기상 시퀀스를 촉발하기 위해 ISA 버스 인터페이스(470)와 ISA 버스(182)를 이용해 제 1 프로세서와 통신할 수도 있다.
따라서, 동작 면에서, 본 발명은 ISA 버스를 이용하는 통상적인 프로세서가 파이어 인에이블 신호를 생성하여 게임 포트 인터페이스를 폴링하도록 하거나, 게이트 포트 인터페이스를 직접 액세스하는 제 2 프로세서가 파이어 인에이블 신호를 생성하게 한다. 더욱이, 각각의 프로세서는 서로를 간섭하지 않고도 게임 포트 인터페이스로부터 데이터를 판독할 수 있다. 일단 제 2 프로세서가 조이스틱의 위치를 판독했다면, 이어서 움직임이 발생했는지를 결정하여 제 1 프로세서가 저전력 모드를 벗어나도록 하기 위한 적절한 조치를 취할 수 있다.
본 발명이 실시예를 참조하여 기술되었지만, 당업자는 본 발명의 사상 및 범주를 벗어나지 않고도 본 발명의 상기 실시예를 다양하게 수정할 수 있을 것이다.
본 발명은 조이스틱을 이용해 프로세서가 저전력 혹은 전력 강하 모드로부터 빠져 나올 수 있도록 하는 인터페이스 및 방법을 제공함으로써, 호스트 프로세서를 저전력 모드로 유지시키는 전력 절감 이득을 제공하는 동시에 다른 프로세서로 하여금 조이스틱의 움직임을 검출하고 그에 반응하여 호스트 프로세서 내의 기상 시퀀스를 시작하도록 만든다.

Claims (21)

  1. 호스트 프로세서와,
    제 2 프로세서와,
    게임 포트를 갖는 조이스틱 인터페이스를 포함하되,
    상기 제 2 프로세서는 상기 호스트 프로세서가 휴면(sleep) 모드에 있는 동안 상기 조이스틱 인터페이스에 연결된 조이스틱의 위치 변화를 감지하고, 상기 조이스틱의 상기 위치 변화를 감지하면 상기 호스트 프로세서에서 기상(wake-up) 과정을 시작하도록 하는 시스템.
  2. 게임 포트 인터페이스에 있어서,
    상기 게임 포트 인터페이스와 인터페이싱하는 조이스틱의 상태 변화를 감지하는 타이밍 회로와,
    상기 조이스틱의 상기 상태에 대해 제 1 프로세서 액세스를 제공하는 제 1 데이터 버스 인터페이스와,
    상기 조이스틱의 상기 상태에 대해 제 2 프로세서 액세스를 제공하는 제 2 데이터 버스 인터페이스를 포함하되,
    상기 제 2 프로세서는 상기 조이스틱의 상태 변화시에 휴면 모드로부터 기상되는
    게임 포트 인터페이스.
  3. 제 2 항에 있어서,
    상기 제 2 프로세서로부터 상기 제 1 프로세서로의 통신을 가능케 하기 위해, 상기 제 1 데이터 버스 인터페이스는 상기 제 2 데이터 버스 인터페이스와의 통신 경로를 포함하는 게임 포트 인터페이스.
  4. 제 2 항에 있어서,
    상기 제 2 프로세서는 디지털 신호 프로세서인 게임 포트 인터페이스.
  5. 제 2 항에 있어서,
    상기 제 1 프로세서로부터의 제 1 폴링 신호와 상기 제 2 프로세서로부터의 제 2 폴링 신호 중의 하나가 상기 게임 포트 인터페이스를 트리거하도록 만드는 로직 회로를 더 포함하는 게임 포트 인터페이스.
  6. 게임 포트 인터페이스를 폴링하는 방법에 있어서,
    제 1 프로세서를 저전력 모드에 두는 단계와,
    제 2 프로세서로부터 상기 게임 포트 인터페이스를 폴링하는 단계
    를 포함하는 게임 포트 인터페이스 폴링 방법.
  7. 제 7 항에 있어서,
    상기 제 1 프로세서로부터 조이스틱과의 상기 게임 포트 인터페이스를 폴링하는 단계를 더 포함하는 게임 포트 인터페이스 폴링 방법.
  8. 제 8 항에 있어서,
    상기 제 2 프로세서로부터 상기 제 1 프로세서 내의 기상(wake up) 시퀀스를 시작하는 단계를 더 포함하는 게임 포트 인터페이스 폴링 방법.
  9. 제 9 항에 있어서,
    상기 기상 시퀀스는 상기 게임 포트 인터페이스와 인터페이싱하는 장치의 상태 변화에 따라 시작되는 게임 포트 인터페이스 폴링 방법.
  10. 제 10 항에 있어서,
    상기 장치는 조이스틱이고, 상기 상태 변화는 상기 조이스틱의 움직임인 게임 포트 인터페이스 폴링 방법.
  11. 제 9 항에 있어서,
    상기 기상 시퀀스는 상기 게임 포트 인터페이스와 인터페이싱하는 조이스틱 장치의 움직임 검출시 시작되는 게임 포트 인터페이스 폴링 방법.
  12. 제 8 항에 있어서,
    상기 저전력 모드에서는 상기 제 1 프로세서가 상기 게임 포트 인터페이스를 폴링하는 것이 중단되는 게임 포트 인터페이스 폴링 방법.
  13. 제 8 항에 있어서,
    상기 제 2 프로세서를 저전력 모드에 두는 것을 더 포함하는 게임 포트 인터페이스 폴링 방법.
  14. 게임 포트 인터페이스를 폴링하는 장치에 있어서,
    제 1 프로세서를 저전력 모드에 두는 수단과,
    제 2 프로세서로부터 상기 게임 포트 인터페이스를 폴링하는 수단
    을 포함하는 게임 포트 인터페이스 폴링 장치.
  15. 제 15 항에 있어서,
    상기 제 1 프로세서로부터 상기 게임 포트 인터페이스를 폴링하는 수단을 더 포함하는 게임 포트 인터페이스 폴링 장치.
  16. 제 16 항에 있어서,
    상기 제 2 프로세서로부터 상기 제 1 프로세서 내의 기상 시퀀스를 시작하는 수단을 더 포함하는 게임 포트 인터페이스 폴링 장치.
  17. 제 17 항에 있어서,
    상기 기상 시퀀스를 시작하는 상기 수단은 상기 게임 포트 인터페이스와 인터페이싱되는 장치에 상태 변화가 있는 경우 시작되는 게임 포트 인터페이스 폴링 장치.
  18. 제 18 항에 있어서,
    상기 장치는 조이스틱이고, 상기 상태 변화는 상기 조이스틱의 움직임인 게임 포트 인터페이스 폴링 장치.
  19. 제 17 항에 있어서,
    상기 기상 시퀀스를 시작하는 상기 수단은 상기 게임 포트 인터페이스와 인터페이싱하는 조이스틱 장치의 움직임 검출시 시작되는 게임 포트 인터페이스 폴링 장치.
  20. 제 16 항에 있어서,
    상기 저전력 모드에서는 상기 제 1 프로세서가 상기 게임 포트 인터페이스를 폴링하는 것이 중단되는 게임 포트 인터페이스 폴링 장치.
  21. 제 16 항에 있어서,
    상기 제 2 프로세서를 저전력 모드에 두는 수단을 더 포함하는 게임 포트 인터페이스 폴링 장치.
KR1019990025102A 1998-07-07 1999-06-29 시스템, 게임 포트 인터페이스, 게임 포트 인터페이스 폴링 장치 및 방법 KR100323813B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US9/110,673 1998-07-07
US09/110,673 1998-07-07
US09/110,673 US6279048B1 (en) 1997-11-14 1998-07-07 System wake-up based on joystick movement

Publications (2)

Publication Number Publication Date
KR20000011342A KR20000011342A (ko) 2000-02-25
KR100323813B1 true KR100323813B1 (ko) 2002-02-19

Family

ID=22334279

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990025102A KR100323813B1 (ko) 1998-07-07 1999-06-29 시스템, 게임 포트 인터페이스, 게임 포트 인터페이스 폴링 장치 및 방법

Country Status (5)

Country Link
US (1) US6279048B1 (ko)
JP (1) JP3604962B2 (ko)
KR (1) KR100323813B1 (ko)
CN (1) CN1245941A (ko)
GB (1) GB2342475B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100395382B1 (ko) * 1998-11-09 2003-08-21 세이코 엡슨 가부시키가이샤 인터페이스 장치, 인터페이스 장치 제어 방법, 및 정보 기록 매체

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6728892B1 (en) * 1999-09-15 2004-04-27 Koninklijke Philips Electronics N.V. Method for conserving power in a can microcontroller and a can microcontroller that implements this method
US7100061B2 (en) 2000-01-18 2006-08-29 Transmeta Corporation Adaptive power control
US6968469B1 (en) 2000-06-16 2005-11-22 Transmeta Corporation System and method for preserving internal processor context when the processor is powered down and restoring the internal processor context when processor is restored
GB2364208B (en) * 2000-06-30 2004-11-17 Nokia Mobile Phones Ltd Improved data input
US6622178B1 (en) * 2000-07-07 2003-09-16 International Business Machines Corporation Method and apparatus for activating a computer system in response to a stimulus from a universal serial bus peripheral
US7260731B1 (en) * 2000-10-23 2007-08-21 Transmeta Corporation Saving power when in or transitioning to a static mode of a processor
JP3824260B2 (ja) * 2001-11-13 2006-09-20 任天堂株式会社 ゲームシステム
US7336090B1 (en) 2002-04-16 2008-02-26 Transmeta Corporation Frequency specific closed loop feedback control of integrated circuits
US7941675B2 (en) * 2002-12-31 2011-05-10 Burr James B Adaptive power control
US7180322B1 (en) 2002-04-16 2007-02-20 Transmeta Corporation Closed loop feedback control of integrated circuits
US7949864B1 (en) 2002-12-31 2011-05-24 Vjekoslav Svilan Balanced adaptive body bias control
US7205758B1 (en) 2004-02-02 2007-04-17 Transmeta Corporation Systems and methods for adjusting threshold voltage
US7228242B2 (en) * 2002-12-31 2007-06-05 Transmeta Corporation Adaptive power control based on pre package characterization of integrated circuits
US7786756B1 (en) 2002-12-31 2010-08-31 Vjekoslav Svilan Method and system for latchup suppression
US7953990B2 (en) * 2002-12-31 2011-05-31 Stewart Thomas E Adaptive power control based on post package characterization of integrated circuits
US7642835B1 (en) * 2003-11-12 2010-01-05 Robert Fu System for substrate potential regulation during power-up in integrated circuits
US7649402B1 (en) 2003-12-23 2010-01-19 Tien-Min Chen Feedback-controlled body-bias voltage source
US7012461B1 (en) 2003-12-23 2006-03-14 Transmeta Corporation Stabilization component for a substrate potential regulation circuit
US7129771B1 (en) 2003-12-23 2006-10-31 Transmeta Corporation Servo loop for well bias voltage source
US7692477B1 (en) * 2003-12-23 2010-04-06 Tien-Min Chen Precise control component for a substrate potential regulation circuit
US7859062B1 (en) 2004-02-02 2010-12-28 Koniaris Kleanthes G Systems and methods for integrated circuits comprising multiple body biasing domains
US7816742B1 (en) 2004-09-30 2010-10-19 Koniaris Kleanthes G Systems and methods for integrated circuits comprising multiple body biasing domains
US7774625B1 (en) 2004-06-22 2010-08-10 Eric Chien-Li Sheng Adaptive voltage control by accessing information stored within and specific to a microprocessor
US7562233B1 (en) 2004-06-22 2009-07-14 Transmeta Corporation Adaptive control of operating and body bias voltages
DE102004047658B3 (de) 2004-09-30 2005-08-25 Infineon Technologies Ag Verfahren zur Steuerung der Datenkommunikation zwischen einem ersten Prozessor und einem mit dem ersten Prozessor gekoppelten zweiten Prozessor sowie Zweiprozessoranordnung und mobiles Funkkommunikationsgerät
US7496770B2 (en) * 2005-09-30 2009-02-24 Broadcom Corporation Power-efficient technique for invoking a co-processor
US20080259551A1 (en) * 2007-04-20 2008-10-23 Gotive A.S. Modular computing device
TWI358635B (en) * 2008-02-26 2012-02-21 Mstar Semiconductor Inc Power managing method for a multi-microprocessor s
US9021284B2 (en) * 2011-09-08 2015-04-28 Infineon Technologies Ag Standby operation with additional micro-controller
CA3044757C (en) * 2011-10-21 2021-11-09 Google Llc User-friendly, network connected learning thermostat and related systems and methods
US11148046B2 (en) * 2018-01-16 2021-10-19 Vr Leo Usa, Inc. Chip structure of VR self-service game joy stick
CN113109806A (zh) * 2021-04-09 2021-07-13 青岛易来智能科技股份有限公司 低功耗目标监测装置、方法及系统

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5247655A (en) * 1989-11-07 1993-09-21 Chips And Technologies, Inc. Sleep mode refresh apparatus
EP0459247A3 (en) * 1990-05-31 1992-06-24 National Semiconductor Corporation Event driven scanning of data input equipment using multi-input wake-up techniques
DE69326083D1 (de) * 1992-04-28 1999-09-23 Dynamic Controls Ltd Regelvorrichtung für elektrisch angetriebene fahrzeuge
US5317301A (en) * 1992-07-15 1994-05-31 Devolpi Dean Joy stick
US5424756A (en) * 1993-05-14 1995-06-13 Ho; Yung-Lung Track pad cursor positioning device and method
WO1995020787A1 (en) * 1994-01-27 1995-08-03 Exos, Inc. Multimode feedback display technology
US5754869A (en) * 1994-10-04 1998-05-19 Intel Corporation Method and apparatus for managing power consumption of the CPU and on-board system devices of personal computers
US5675309A (en) * 1995-06-29 1997-10-07 Devolpi Dean Curved disc joystick pointing device
US5724558A (en) * 1995-07-31 1998-03-03 Microsoft Corporation System and method for dynamic data packet configuration
US5708819A (en) * 1995-10-10 1998-01-13 Standard Microsystems Corporation Process and apparatus for generating power management events in a computer system
US5842028A (en) * 1995-10-16 1998-11-24 Texas Instruments Incorporated Method for waking up an integrated circuit from low power mode
US5615083A (en) * 1995-12-11 1997-03-25 Gateway 2000, Inc. Detachable joystick for a portable computer
US5839959A (en) * 1996-03-26 1998-11-24 Pacific Digital Peripherals, Inc. Joystick game adapter card for a personal computer
US5848281A (en) * 1996-07-23 1998-12-08 Smalley; Kenneth George Method and apparatus for powder management in a multifunction controller with an embedded microprocessor
US5925131A (en) * 1996-08-19 1999-07-20 Compaq Computer Corporation Computer and computer network having a power down inhibit
US5874944A (en) * 1996-11-13 1999-02-23 Vlsi Technology, Inc. Variable voltage detector power-up and power-down circuit for a joystick interface
US5784051A (en) * 1997-01-27 1998-07-21 Vlsi Technology, Inc. Digital power management system
US6105142A (en) * 1997-02-11 2000-08-15 Vlsi Technology, Inc. Intelligent power management interface for computer system hardware
US5794058A (en) * 1997-02-28 1998-08-11 International Business Machines Corporation Extension device for a computer system capable of operating in at least three states of power management
US5959556A (en) * 1997-10-22 1999-09-28 Shrader; Michael C. Joystick controller

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100395382B1 (ko) * 1998-11-09 2003-08-21 세이코 엡슨 가부시키가이샤 인터페이스 장치, 인터페이스 장치 제어 방법, 및 정보 기록 매체

Also Published As

Publication number Publication date
US6279048B1 (en) 2001-08-21
CN1245941A (zh) 2000-03-01
JP3604962B2 (ja) 2004-12-22
GB9914626D0 (en) 1999-08-25
KR20000011342A (ko) 2000-02-25
GB2342475B (en) 2001-01-31
GB2342475A (en) 2000-04-12
JP2000056850A (ja) 2000-02-25

Similar Documents

Publication Publication Date Title
KR100323813B1 (ko) 시스템, 게임 포트 인터페이스, 게임 포트 인터페이스 폴링 장치 및 방법
US6823224B2 (en) Data processing system having an on-chip background debug system and method therefor
EP2324407B1 (en) Circuit having a low power mode
US6795949B2 (en) Method and apparatus for detecting the type of interface to which a peripheral device is connected
US6269449B1 (en) Capacitive wake-up mechanism for hand held data entry unit
US6035354A (en) Method for issuing transaction requests to a target device in accordance with the state of connection between a portable computer and the target device
WO2003096036A1 (en) Single-wire communication bus for miniature low-power systems
US6691201B1 (en) Dual mode USB-PS/2 device
US8281171B2 (en) Adjustment of power-saving strategy depending on working state of CPU
EP1586979A2 (en) Power reduction for unintentional activation of a wireless input device
KR20180044845A (ko) 단일칩 컴퓨터 시스템 및 단일칩 컴퓨터 시스템을 위한 리셋 방법
US5677687A (en) Zero DC power keyboard scanner using bidirectional I/O's with repeaters
EP0481466A1 (en) Computer system equipped with extended unit including power supply
US5428765A (en) Method and apparatus for disabling and restarting clocks
US5222228A (en) Character and signal generator for detecting keyboard disconnected condition generated by an interrupted booting process and generating signal indicating that keyboard is now coupled thereto
US8131882B2 (en) Method for input output expansion in an embedded system utilizing controlled transitions of first and second signals
KR200174981Y1 (ko) 트랙볼 마우스에서의 웨이크 업 장치(apparatus for waking-up track ball mouse)
JPH0715450A (ja) データ伝送装置
JP2665043B2 (ja) Ｃｐｕの暴走検出回路
US20040240307A1 (en) Semiconductor device, semiconductor circuit, electronic equipment, and method of controlling clock-supply
JPS63133223A (ja) 電子機器
JPH03296119A (ja) パーソナルコンピュータの消費電力低減装置
KR200172902Y1 (ko) 스위칭센싱로직
AU2013100559A4 (en) Circuit having a low power mode
JPH0445066Y2 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130125

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20140117

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20150116

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20160119

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee