JPH0715450A - データ伝送装置 - Google Patents
データ伝送装置Info
- Publication number
- JPH0715450A JPH0715450A JP14745693A JP14745693A JPH0715450A JP H0715450 A JPH0715450 A JP H0715450A JP 14745693 A JP14745693 A JP 14745693A JP 14745693 A JP14745693 A JP 14745693A JP H0715450 A JPH0715450 A JP H0715450A
- Authority
- JP
- Japan
- Prior art keywords
- transmission
- data
- terminal
- terminals
- serial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Arrangements For Transmission Of Measured Signals (AREA)
Abstract
(57)【要約】
【目的】 端末の消費電流を減らし、伝送路に接続し得
る端末数を出来るだけ増やせるようにする。 【構成】 伝送路を介して給電され上位機器とのデータ
交信が可能な各端末において、伝送路を介して給電され
る電流値に制限がある場合に対処すべく、各端末は自端
末宛の伝送メッセージを受信したときのみ、伝送制御の
ための処理装置を動作させ、それ以外のときはこの処理
装置をスリープ（停止）状態としておくことで、消費電
流を減らし接続可能な端末数を増やす。
る端末数を出来るだけ増やせるようにする。 【構成】 伝送路を介して給電され上位機器とのデータ
交信が可能な各端末において、伝送路を介して給電され
る電流値に制限がある場合に対処すべく、各端末は自端
末宛の伝送メッセージを受信したときのみ、伝送制御の
ための処理装置を動作させ、それ以外のときはこの処理
装置をスリープ（停止）状態としておくことで、消費電
流を減らし接続可能な端末数を増やす。
Description
【０００１】
【産業上の利用分野】この発明は、現在標準化が進めら
れている工業計測，制御向けの通信規格である「フィー
ルドバス」の本質安全防爆システムのように、伝送路に
接続された複数の端末に対して伝送路により電源を供給
し、しかもその電流の合計値が或る値以下に制限される
ようなデータ伝送装置に関する。
れている工業計測，制御向けの通信規格である「フィー
ルドバス」の本質安全防爆システムのように、伝送路に
接続された複数の端末に対して伝送路により電源を供給
し、しかもその電流の合計値が或る値以下に制限される
ようなデータ伝送装置に関する。
【０００２】
【従来の技術】図７は伝送システムの従来例を示す概要
図で、１はバス電源、２は上位機器、３はバリヤ、４は
伝送路、５は端末、６はターミネータである。すなわ
ち、本システムの制御を行なう上位機器２が、伝送路４
を介して複数の端末５と接続される。このとき、伝送路
４は上位機器２と複数の端末５との間でデータを伝送す
るための信号路としての役割だけでなく、バス電源１か
ら各端末５への電源供給路としての役目も果たしてい
る。バリヤ３は本質安全防爆のために、端末側へ供給す
る電流の大きさなどを制限するために設けられ、ターミ
ネータ６は信号の反射を抑制するために設けられる。
図で、１はバス電源、２は上位機器、３はバリヤ、４は
伝送路、５は端末、６はターミネータである。すなわ
ち、本システムの制御を行なう上位機器２が、伝送路４
を介して複数の端末５と接続される。このとき、伝送路
４は上位機器２と複数の端末５との間でデータを伝送す
るための信号路としての役割だけでなく、バス電源１か
ら各端末５への電源供給路としての役目も果たしてい
る。バリヤ３は本質安全防爆のために、端末側へ供給す
る電流の大きさなどを制限するために設けられ、ターミ
ネータ６は信号の反射を抑制するために設けられる。
【０００３】個々の端末５は例えば図８のように、伝送
路へ信号を送り出したり伝送路から信号を受けたりする
ドライバ／レシーバ、および、伝送路からの電流を内部
で使用するための電源を作る電源回路を含むインタフェ
ース部７、伝送を制御する伝送用マイクロプロセッサ
（μＰ）９，エンコード／デコード，シリアル／パラレ
ル変換，エラーチェックなどを行ない伝送用μＰ９を補
助する伝送用ＬＳＩ８，センサやアクチュエータなどか
らなる入出力機器１１，およびこれら入出力機器１１の
制御を行なう制御用μＰ１０などから構成される。
路へ信号を送り出したり伝送路から信号を受けたりする
ドライバ／レシーバ、および、伝送路からの電流を内部
で使用するための電源を作る電源回路を含むインタフェ
ース部７、伝送を制御する伝送用マイクロプロセッサ
（μＰ）９，エンコード／デコード，シリアル／パラレ
ル変換，エラーチェックなどを行ない伝送用μＰ９を補
助する伝送用ＬＳＩ８，センサやアクチュエータなどか
らなる入出力機器１１，およびこれら入出力機器１１の
制御を行なう制御用μＰ１０などから構成される。
【０００４】このような構成において、例えば上位機器
２が或る端末５のセンサにて検知した値を必要とする場
合は、以下のようにする。すなわち、上位機器２はセン
サ値を要求する指令を伝送路４を介して端末５に送る。
この指令は各端末内のレシーバ，伝送用ＬＳＩ８を経て
伝送用μＰ９に与えられるので、伝送用μＰ９ではその
指令が自端末宛のものか否かを判断し、自端末宛のもの
ならば制御用μＰ１０にその指令を伝達する。制御用μ
Ｐ１０は入出力機器１１からセンサ値を受け取り、それ
を伝送用ＬＳＩ８およびドライバを通して上位機器２へ
送る。
２が或る端末５のセンサにて検知した値を必要とする場
合は、以下のようにする。すなわち、上位機器２はセン
サ値を要求する指令を伝送路４を介して端末５に送る。
この指令は各端末内のレシーバ，伝送用ＬＳＩ８を経て
伝送用μＰ９に与えられるので、伝送用μＰ９ではその
指令が自端末宛のものか否かを判断し、自端末宛のもの
ならば制御用μＰ１０にその指令を伝達する。制御用μ
Ｐ１０は入出力機器１１からセンサ値を受け取り、それ
を伝送用ＬＳＩ８およびドライバを通して上位機器２へ
送る。
【０００５】
【発明が解決しようとする課題】ところで、上記のよう
に電源供給が可能で本質安全防爆が施された伝送システ
ムの如く全体の供給電流に制限があるものでは、各端末
の消費電流により接続可能な端末の台数が制限されてし
まうという問題が残されている。したがって、この発明
の課題は伝送システムに接続可能な端末の台数を、でき
る限り増やそうとすることにある。
に電源供給が可能で本質安全防爆が施された伝送システ
ムの如く全体の供給電流に制限があるものでは、各端末
の消費電流により接続可能な端末の台数が制限されてし
まうという問題が残されている。したがって、この発明
の課題は伝送システムに接続可能な端末の台数を、でき
る限り増やそうとすることにある。
【０００６】
【課題を解決するための手段】このような課題を解決す
るため、この発明では、伝送路を介して上位機器に複数
の端末を接続し、前記伝送路を通して電源を供給しつつ
上位機器と複数の端末間でデータの交信を行なうデータ
伝送装置において、前記各端末は自端末宛の伝送メッセ
ージを受信したときのみ伝送制御のための処理装置を動
作させ、その他のときはその処理装置を停止状態にして
おくことを特徴としている。この発明に対しては、電源
供給開始時における処理装置の動作開始時期を端末毎に
互いに異ならせることができ、あるいは電源供給開始時
における処理装置の動作速度を通常時よりも遅くするこ
とができる。
るため、この発明では、伝送路を介して上位機器に複数
の端末を接続し、前記伝送路を通して電源を供給しつつ
上位機器と複数の端末間でデータの交信を行なうデータ
伝送装置において、前記各端末は自端末宛の伝送メッセ
ージを受信したときのみ伝送制御のための処理装置を動
作させ、その他のときはその処理装置を停止状態にして
おくことを特徴としている。この発明に対しては、電源
供給開始時における処理装置の動作開始時期を端末毎に
互いに異ならせることができ、あるいは電源供給開始時
における処理装置の動作速度を通常時よりも遅くするこ
とができる。
【０００７】
【作用】複数の端末の伝送用μＰが同時に動作しないよ
うにすることで、システム全体の消費電流を低減し、接
続可能な端末の台数を増大させる。また、端末の伝送
用，制御用μＰが一斉に動作しようとする電源供給開始
時には、動作開始時期に差をつけたり動作クロックを遅
くすることで、システム全体の消費電流を低減し、接続
可能な端末の台数を増大させる。
うにすることで、システム全体の消費電流を低減し、接
続可能な端末の台数を増大させる。また、端末の伝送
用，制御用μＰが一斉に動作しようとする電源供給開始
時には、動作開始時期に差をつけたり動作クロックを遅
くすることで、システム全体の消費電流を低減し、接続
可能な端末の台数を増大させる。
【０００８】
【実施例】図１はこの発明の実施例を示すブロック図で
ある。これは、端末内の伝送用ＬＳＩの内部を示してお
り、制御部２２，デコーダ２３，エンコーダ２４，直列
−並列（Ｓ−Ｐ）変換器２５，並列−直列（Ｐ−Ｓ）変
換器２６およびＦＩＦＯメモリ２７，２８などより構成
される。なお、９は伝送用μＰ、２１はアドレススイッ
チを示す。
ある。これは、端末内の伝送用ＬＳＩの内部を示してお
り、制御部２２，デコーダ２３，エンコーダ２４，直列
−並列（Ｓ−Ｐ）変換器２５，並列−直列（Ｐ−Ｓ）変
換器２６およびＦＩＦＯメモリ２７，２８などより構成
される。なお、９は伝送用μＰ、２１はアドレススイッ
チを示す。
【０００９】すなわち、受信時にはレシーバで受信され
た信号はデコーダ２３で解読され、Ｓ−Ｐ変換器２５で
パラレルデータに変換された後ＦＩＦＯメモリ２７に格
納され、伝送用μＰ９によって読み出される。一方、送
信時には伝送用μＰ９がＦＩＦＯメモリ２８に必要なデ
ータを書き込むと、そのデータがＰ−Ｓ変換器２６でシ
リアルデータに変換され、エンコーダ２４により符号化
された後ドライバに渡される。
た信号はデコーダ２３で解読され、Ｓ−Ｐ変換器２５で
パラレルデータに変換された後ＦＩＦＯメモリ２７に格
納され、伝送用μＰ９によって読み出される。一方、送
信時には伝送用μＰ９がＦＩＦＯメモリ２８に必要なデ
ータを書き込むと、そのデータがＰ−Ｓ変換器２６でシ
リアルデータに変換され、エンコーダ２４により符号化
された後ドライバに渡される。
【００１０】制御部２２はＦＩＦＯメモリの管理も含
め、伝送用ＬＳＩ８全体の制御を行なう。また、スイッ
チ２１に設定された端末のアドレスと、受信したデータ
のあて先アドレスとを比較し、一致した場合は伝送用μ
Ｐ９に対して割り込み信号を発生し、自端末あてのデー
タが来たことを通知する。したがって、伝送用μＰ９は
通常はスリープと呼ばれる状態に移行して動作を停止し
ていることができ、これによって消費電流を節約するこ
とができる。そして、自端末あてのデータが来たときだ
け割り込みによって起き上がり、受信データの解読，そ
れに従った処理および応答データの送信などを行なった
あと、再びスリープモードに戻って動作を停止すること
が可能となる。
め、伝送用ＬＳＩ８全体の制御を行なう。また、スイッ
チ２１に設定された端末のアドレスと、受信したデータ
のあて先アドレスとを比較し、一致した場合は伝送用μ
Ｐ９に対して割り込み信号を発生し、自端末あてのデー
タが来たことを通知する。したがって、伝送用μＰ９は
通常はスリープと呼ばれる状態に移行して動作を停止し
ていることができ、これによって消費電流を節約するこ
とができる。そして、自端末あてのデータが来たときだ
け割り込みによって起き上がり、受信データの解読，そ
れに従った処理および応答データの送信などを行なった
あと、再びスリープモードに戻って動作を停止すること
が可能となる。
【００１１】図２は図１の如き端末を用いた場合の動作
を示すタイムチャートで、（イ）は上位機器の送信デー
タ、（ロ）は上位機器の受信データ、（ハ）は各端末毎
の消費電流、（ニ）は全体の消費電流をそれぞれ示して
いる。また、ここではシステム全体の電流制限値を６ｍ
Ａ、伝送用μＰ動作時の端末１台の消費電流を２ｍＡ、
伝送用μＰスリープ時の端末１台の諸費電流を１ｍＡと
仮定している。
を示すタイムチャートで、（イ）は上位機器の送信デー
タ、（ロ）は上位機器の受信データ、（ハ）は各端末毎
の消費電流、（ニ）は全体の消費電流をそれぞれ示して
いる。また、ここではシステム全体の電流制限値を６ｍ
Ａ、伝送用μＰ動作時の端末１台の消費電流を２ｍＡ、
伝送用μＰスリープ時の端末１台の諸費電流を１ｍＡと
仮定している。
【００１２】このようにすると、伝送用μＰが常時動作
しているものとすれば、端末は３台しか接続できない
が、スリープモードを利用して消費電流を低減すれば、
図２（ハ）に示すように上位機器の送信データのあて先
の端末の伝送用μＰだけが起き上がり、他の端末の伝送
用μＰはスリープモードのままであるので、全体の消費
電流は図２（ニ）のように４ｍＡとなる。全体の電流の
上限は６ｍＡなので、２台分の余裕があることになり、
全部で５台の端末を接続できることになる。
しているものとすれば、端末は３台しか接続できない
が、スリープモードを利用して消費電流を低減すれば、
図２（ハ）に示すように上位機器の送信データのあて先
の端末の伝送用μＰだけが起き上がり、他の端末の伝送
用μＰはスリープモードのままであるので、全体の消費
電流は図２（ニ）のように４ｍＡとなる。全体の電流の
上限は６ｍＡなので、２台分の余裕があることになり、
全部で５台の端末を接続できることになる。
【００１３】以上では、或る瞬間において伝送用μＰが
動作している端末は多くても１台であり、他の端末の伝
送用μＰはすべてスリープしていることが前提である。
しかし、システムに電源を投入するときは、すべての伝
送用μＰが一斉に動作を開始し、イニシャル処理などを
行なう。図３はかかる場合に対処するためのもので、伝
送用μＰに設けられるパワーオンリセット回路である。
動作している端末は多くても１台であり、他の端末の伝
送用μＰはすべてスリープしていることが前提である。
しかし、システムに電源を投入するときは、すべての伝
送用μＰが一斉に動作を開始し、イニシャル処理などを
行なう。図３はかかる場合に対処するためのもので、伝
送用μＰに設けられるパワーオンリセット回路である。
【００１４】すなわち、電源投入時には電源Ｖｃｃよ
り、抵抗３２を通してコンデンサ３３が充電され、その
電圧がゲート３５のスレッショルドレベルに達したら、
伝送用μＰのリセットが解除される。３４は電源オフ時
の放電用ダイオードである。電源投入からリセット解除
までの時間は、抵抗３２とコンデンサ３３の時定数によ
るが、端末毎にスイッチ３１の設定を異ならせておくこ
とにより、充電の時定数を変えることができる。
り、抵抗３２を通してコンデンサ３３が充電され、その
電圧がゲート３５のスレッショルドレベルに達したら、
伝送用μＰのリセットが解除される。３４は電源オフ時
の放電用ダイオードである。電源投入からリセット解除
までの時間は、抵抗３２とコンデンサ３３の時定数によ
るが、端末毎にスイッチ３１の設定を異ならせておくこ
とにより、充電の時定数を変えることができる。
【００１５】つまり、伝送用μＰのイニシャル処理に必
要な時間を考慮して抵抗３２，コンデンサ３３の値およ
びスイッチ３１の設定を適宜に決めることにより、複数
の端末が同時に動作するのを防ぐことが可能となる。そ
の様子を示すのが図４で、電源投入からリセット解除ま
での時間を端末１，２，３の順に長くなるようにした例
を示している。
要な時間を考慮して抵抗３２，コンデンサ３３の値およ
びスイッチ３１の設定を適宜に決めることにより、複数
の端末が同時に動作するのを防ぐことが可能となる。そ
の様子を示すのが図４で、電源投入からリセット解除ま
での時間を端末１，２，３の順に長くなるようにした例
を示している。
【００１６】図５はμＰ用クロック回路を示すブロック
図で、４１は発振器、４２は分周器、４３はマルチプレ
クサ、４４はフリップフロップである。すなわち、マル
チプレクサ４３は、入力信号ＳＥＬがハイのときは発振
器４１の出力ＣＬＫ１（高速）を、また、ＳＥＬがロー
のときは分周器４２を通したＣＬＫ２（低速）をμＰ９
へ、それぞれクロックＣＬＫとして出力する。信号ＳＥ
Ｌを出力するフリップフロップ４４はリセット時にロー
信号を出力し、この状態をμＰ９の出力信号ＯＵＴがハ
イになるまで保持する。そして、信号ＯＵＴが一度ハイ
になると、次にリセットが掛かるまでＳＥＬをハイに維
持する。なお、このクロック回路は、μＰ９だけでなく
μＰ１０を動作させる場合にも、同様にして適用するこ
とができる。
図で、４１は発振器、４２は分周器、４３はマルチプレ
クサ、４４はフリップフロップである。すなわち、マル
チプレクサ４３は、入力信号ＳＥＬがハイのときは発振
器４１の出力ＣＬＫ１（高速）を、また、ＳＥＬがロー
のときは分周器４２を通したＣＬＫ２（低速）をμＰ９
へ、それぞれクロックＣＬＫとして出力する。信号ＳＥ
Ｌを出力するフリップフロップ４４はリセット時にロー
信号を出力し、この状態をμＰ９の出力信号ＯＵＴがハ
イになるまで保持する。そして、信号ＯＵＴが一度ハイ
になると、次にリセットが掛かるまでＳＥＬをハイに維
持する。なお、このクロック回路は、μＰ９だけでなく
μＰ１０を動作させる場合にも、同様にして適用するこ
とができる。
【００１７】このようにすると、μＰ９（μＰ１０）は
電源投入・リセット解除後、低速のクロックでイニシャ
ル処理を実行し、処理終了後に出力信号ＯＵＴをハイに
変えてスリープモードに移れば、後に受信処理のために
起き上がったときには、高速のクロックで動作可能とな
る。図６は以上の動作を示すタイムチャートである。
（イ）は電源波形、（ロ）はリセット解除信号波形、
（ハ）はＯＵＴ信号波形、（ニ）はＳＥＬ信号波形、
（ホ）はＣＬＫ信号波形、（ヘ）はμＰの動作波形をそ
れぞれ示している。すなわち、一般にイニシャル処理は
伝送時の処理に比べて高速性は余り要求されないので、
図６（ホ）のようにイニシャル処理ではクロックを低速
とし、消費電力を大幅に減らすようにする。その結果、
各端末のμＰが一斉に動作してシステム全体の消費電流
が制限を越えるのを、抑制することができる。
電源投入・リセット解除後、低速のクロックでイニシャ
ル処理を実行し、処理終了後に出力信号ＯＵＴをハイに
変えてスリープモードに移れば、後に受信処理のために
起き上がったときには、高速のクロックで動作可能とな
る。図６は以上の動作を示すタイムチャートである。
（イ）は電源波形、（ロ）はリセット解除信号波形、
（ハ）はＯＵＴ信号波形、（ニ）はＳＥＬ信号波形、
（ホ）はＣＬＫ信号波形、（ヘ）はμＰの動作波形をそ
れぞれ示している。すなわち、一般にイニシャル処理は
伝送時の処理に比べて高速性は余り要求されないので、
図６（ホ）のようにイニシャル処理ではクロックを低速
とし、消費電力を大幅に減らすようにする。その結果、
各端末のμＰが一斉に動作してシステム全体の消費電流
が制限を越えるのを、抑制することができる。
【００１８】
【発明の効果】この発明によれば、複数の端末の伝送用
μＰが同時に動作しないようにしたので、システム全体
の消費電流を低減することができ、接続可能な端末の台
数を増やすことができる。また、端末の伝送用，制御用
μＰが一斉に動作しようとする電源供給開始時には、動
作開始時期に差をつけたり動作クロックを遅くすること
で、システム全体の消費電流を低減でき、接続可能な端
末の台数を増やすことが可能となる。
μＰが同時に動作しないようにしたので、システム全体
の消費電流を低減することができ、接続可能な端末の台
数を増やすことができる。また、端末の伝送用，制御用
μＰが一斉に動作しようとする電源供給開始時には、動
作開始時期に差をつけたり動作クロックを遅くすること
で、システム全体の消費電流を低減でき、接続可能な端
末の台数を増やすことが可能となる。
【図１】この発明の実施例を示す要部構成図である。
【図２】図１の端末を用いた場合の動作を説明するため
のタイムチャートである。
のタイムチャートである。
【図３】パワーオンリセット回路例を示すブロック図で
ある。
ある。
【図４】図３の動作を説明するためのタイムチャートで
ある。
ある。
【図５】μＰ用クロック回路を示すブロック図である。
【図６】図５の動作を説明するためのタイムチャートで
ある。
ある。
【図７】伝送システムの一般的な例を示す概要図であ
る。
る。
【図８】図７で用いられる端末の一般的な構成例を示す
ブロック図である。
ブロック図である。
１…バス電源、２…上位機器、３…バリヤ、４…伝送
路、５…端末、６…ターミネータ、７…インタフェース
部、８…伝送用ＬＳＩ、９…伝送用マイクロプロセッサ
（μＰ）、１０…制御用μＰ、１１…入出力機器、２１
…アドレススイッチ、２２…制御部、２３…デコーダ、
２４…エンコーダ、２５…Ｐ−Ｓ変換器、２６…Ｓ−Ｐ
変換器、２７，２８…ＦＩＦＯメモリ、３１…設定スイ
ッチ、３２…抵抗、３３…コンデンサ、３４…ダイオー
ド、３５…ゲート、４１…発振器、４２…分周器、４３
…マルチプレクサ、４４…フリップフロップ。
路、５…端末、６…ターミネータ、７…インタフェース
部、８…伝送用ＬＳＩ、９…伝送用マイクロプロセッサ
（μＰ）、１０…制御用μＰ、１１…入出力機器、２１
…アドレススイッチ、２２…制御部、２３…デコーダ、
２４…エンコーダ、２５…Ｐ−Ｓ変換器、２６…Ｓ−Ｐ
変換器、２７，２８…ＦＩＦＯメモリ、３１…設定スイ
ッチ、３２…抵抗、３３…コンデンサ、３４…ダイオー
ド、３５…ゲート、４１…発振器、４２…分周器、４３
…マルチプレクサ、４４…フリップフロップ。
Claims (3)
- 【請求項１】 伝送路を介して上位機器に複数の端末を
接続し、前記伝送路を通して電源を供給しつつ上位機器
と複数の端末間でデータの交信を行なうデータ伝送装置
において、 前記各端末は自端末宛の伝送メッセージを受信したとき
のみ伝送制御のための処理装置を動作させ、その他のと
きはその処理装置を停止状態にしておくことを特徴とす
るデータ伝送装置。 - 【請求項２】 電源供給開始時における処理装置の動作
開始時期を端末毎に互いに異ならせることを特徴とする
請求項１に記載のデータ伝送装置。 - 【請求項３】 電源供給開始時における処理装置の動作
速度を通常時よりも遅くすることを特徴とする請求項１
に記載のデータ伝送装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14745693A JPH0715450A (ja) | 1993-06-18 | 1993-06-18 | データ伝送装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14745693A JPH0715450A (ja) | 1993-06-18 | 1993-06-18 | データ伝送装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0715450A true JPH0715450A (ja) | 1995-01-17 |
Family
ID=15430776
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14745693A Pending JPH0715450A (ja) | 1993-06-18 | 1993-06-18 | データ伝送装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0715450A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100275066B1 (ko) * | 1997-09-13 | 2000-12-15 | 윤종용 | 쥐.703에따른디지털데이터처리장치. |
| JP2002539550A (ja) * | 1999-03-17 | 2002-11-19 | ローズマウント インコーポレイテッド | フィールドバスメッセージキューイング方法および装置 |
| JP2004531790A (ja) * | 2001-01-23 | 2004-10-14 | インベンシス システムズ インコーポレーテッド | プロセス制御機器の可変電源制御装置 |
| US7561392B2 (en) * | 2003-12-05 | 2009-07-14 | Cooper Crouse-Hinds Gmbh | Intrinsically safe data transmission device |
-
1993
- 1993-06-18 JP JP14745693A patent/JPH0715450A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100275066B1 (ko) * | 1997-09-13 | 2000-12-15 | 윤종용 | 쥐.703에따른디지털데이터처리장치. |
| JP2002539550A (ja) * | 1999-03-17 | 2002-11-19 | ローズマウント インコーポレイテッド | フィールドバスメッセージキューイング方法および装置 |
| JP4666770B2 (ja) * | 1999-03-17 | 2011-04-06 | ローズマウント インコーポレイテッド | フィールドバスメッセージキューイング用集積回路 |
| JP2004531790A (ja) * | 2001-01-23 | 2004-10-14 | インベンシス システムズ インコーポレーテッド | プロセス制御機器の可変電源制御装置 |
| US7561392B2 (en) * | 2003-12-05 | 2009-07-14 | Cooper Crouse-Hinds Gmbh | Intrinsically safe data transmission device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4667289A (en) | Battery-powered computer interface with manual and automatic battery disconnect circuit | |
| US4628480A (en) | Arrangement for optimized utilization of I/O pins | |
| AU2009291819B2 (en) | Circuit having a low power mode | |
| US20020116081A1 (en) | Data processing system having an on-chip background debug system and method therefor | |
| KR20000011342A (ko) | 게임포트인터페이스폴링방법및그장치 | |
| JP2010086524A (ja) | 省電力機能を有するブリッジ装置 | |
| KR20090039658A (ko) | 전력 보존 | |
| US4549094A (en) | Debounce circuit providing synchronously clocked digital signals | |
| JPH0715450A (ja) | データ伝送装置 | |
| JP2606098B2 (ja) | スタンバイ機能を持つフロッピィディスクコントローラ | |
| CN111813179A (zh) | 模数转换器的控制方法及控制芯片 | |
| KR19980083314A (ko) | 컴퓨터용 온/오프 제어장치 | |
| JP3949429B2 (ja) | Ｉｉｃバス制御システム | |
| JPH09160684A (ja) | 低消費電力デバイス | |
| JP3228542B2 (ja) | 電源制御装置 | |
| KR100318849B1 (ko) | Ｃｄｍａ 이동통신 시스템에서의 ｃｐｕ 및 ｄｓｐ간인터페이스 장치 | |
| JP4057360B2 (ja) | 多機能ｉｃカード及びその制御方法 | |
| KR19980016556A (ko) | 컴퓨터용 온/오프 제어장치 | |
| JP2724323B2 (ja) | 信号切換装置および信号切換方法 | |
| AU2013100559B4 (en) | Circuit having a low power mode | |
| KR950008484Y1 (ko) | 데이타의 입출력장치 | |
| JPH06261100A (ja) | 通信システム | |
| JP2003234649A (ja) | 入出力バッファ回路 | |
| JPH07319841A (ja) | シリアル制御装置 | |
| JP2001195348A (ja) | マイクロコンピュータ |