JPH09160684A - 低消費電力デバイス - Google Patents

Abstract

(57)【要約】 【課題】電池などの限られた電力で作動するデバイスの
低消費電力化を図る。 【解決手段】デバイスを各動作機能毎に回路ブロックに
分け、その回路ブロック毎に回路ブロックを作動させて
いる電力または同期信号の接続／非接続を切り換えを行
い不必要な動作をして不要な電力を消費している回路ブ
ロックの動作を停止してデバイス全体の消費電力を減ら
す。さらに伝送用デバイスにおいて、伝送フレームが受
信した時、受信したフレームのアドレス情報と自局のア
ドレスとの比較を行い、その受信フレームが自局へのフ
レームである場合のみマイコンなどの制御装置を起動さ
せて受信状態に入り、自局では受信しない他局宛の不要
な伝送フレームであった場合においてはマイコンなどの
制御装置を起動させることなくそのフレームを自動的に
キャンセルし、結果としてシステム全体の消費電力を抑
える。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、伝送用デバイス等
の電池などの限られた電力で作動するデバイスの低消費
電力化に関する。

【０００２】

【従来の技術】従来、限られた電力で動作する伝送用デ
バイス等における低消費電力技術としては、伝送用デバ
イスが送信もしくは受信動作を行っていない場合には伝
送用デバイスの制御を行うマイコンなどの制御装置や伝
送用デバイス全体を停止し、送信もしくは受信が開始さ
れるときにマイコンなどの制御装置や伝送用デバイスを
作動させて消費電力を抑える、間欠制御による低消費電
力化が知られている。

【０００３】

【発明が解決しようとする課題】しかし上記間欠制御を
行う事による低消費電力化の方法においては、送信もし
くは受信動作に入る前にマイコンなどの制御装置をあら
かじめ起動させ動作準備をしておかなければならない。

【０００４】又伝送用デバイスが送信動作を行っている
場合にはデバイス内の送信に必要のない受信のための回
路が不必要に作動して電力を消費し、受信動作を行って
いる場合には送信のための回路が不必要に電力を消費し
ており、結果としてデバイス全体で必要以上に電力が消
費される。

【０００５】さらに伝送用デバイスにおいて伝送媒体よ
り伝送フレームを受信した時、フレーム受信毎に、たと
えそのフレームが自局では必要としない他局宛の伝送フ
レームであった場合においても、伝送用デバイスを制御
しているマイコンなどの制御装置を不必要に起動させな
ければならず、消費電力を増大させることとなり、結果
としてシステム全体の低消費電力化の効果は小さい。

【０００６】本発明では上述したようなデバイス内を複
数の回路ブロックに分け、無駄に電力を消費している回
路ブロックへの、クロック信号もしくは電力の供給を停
止することによりその回路動作を停止して、消費電力を
減らし、低消費電力化を図る。

【０００７】又伝送用デバイスにおいて伝送フレームを
受信した場合、そのフレーム内のアドレス情報とデバイ
ス内に保持されている自局のアドレスとを比較し、一致
する場合のみデバイスを制御しているマイコンなどの制
御装置を起動させてフレームの受信を行い、不一致の場
合はマイコンなどの制御装置を低消費電力モードより起
動させることなしにフレームを破棄する。

【０００８】

【課題を解決するための手段】本発明は２つの発明を有
し、第１の発明は以下の構成を有する。第１の発明はア
ナログ回路とデジタル回路が混在する低消費電力デバイ
スに適用され、上記デバイスは、各機能毎に複数の回路
ブロックに分けられている。動作切り替え手段は、上記
各回路ブロックに同期信号あるいは電力の供給の切り替
えを行うことにより上記各回路ブロックの作動と停止の
切り替えを行う。

【０００９】又第２の発明は以下の構成を有する。受信
手段は、外部からの信号を受信する。記憶手段は、自己
のアドレスを記憶する。比較手段は、上記受信手段によ
り受信した上記信号と上記自己のアドレスとを比較す
る。作動手段は、上記比較手段により比較した結果自己
のアドレスと一致する場合に外部装置を作動させる。

【００１０】第１の発明によれば、例えばデバイスが動
作切り替えを行うときに、自己によりあるいは外部から
の信号により、デバイス内での、次の動作に必要のない
回路ブロックへの電力あるいは同期信号の供給の止めて
その回路ブロックの動作を停止することによりデバイス
全体の低消費電力化が図れる。

【００１１】又、第２の発明によれば、例えば、外部か
ら信号を受信したときに、その信号内のアドレス情報と
記憶手段に記憶されているアドレスとを比較して、一致
する場合のみ外部装置を作動させることにより低消費電
力化を図れる。

【００１２】

【発明の実施の形態】図１に本発明の実施例の原理図を
示す。デバイス１０１は本発明における低消費電力デバ
イスで、たとえば一つのチップ上に構成されており、内
部回路は各動作機能毎に回路ブロック１〜ｎのｎ個の回
路ブロック１０２に分けられている。

【００１３】これらの回路ブロック１０２は、デバイス
１０１内に回路ブロック１０２とは独立して、あるいは
回路ブロック１０２の１つの回路ブロックへ含まれる形
で設けられた動作切り換え手段１０３によって電力また
は同期信号の供給／非供給を各ブロック毎に切り換える
ことが出来、この切り換えにより各回路ブロック１０２
はそれぞれ独立して回路動作のＯＮ／ＯＦＦ切り替えを
行うことが出来る（尚回路ブロック１０２のうちデジタ
ル回路で構成されているものは同期信号の供給／非供給
の切り替えにより、電力を切り換えた場合の同様に、回
路動作のＯＮ／ＯＦＦ切り替えが可能である。）。

【００１４】今デバイス１０１により、たとえば図２の
ようなフローの動作処理を行うとする。図２の各処理
は、処理Ａはデバイス１０１内の回路ブロック１、処理
Ｂは回路ブロック２及び３、処理Ｃは回路ブロック１及
び３のみで処理を完了することができるとする。

【００１５】デバイス１０１は図２の動作処理を行うに
当たり、まず切り換え手段１０３により回路ブロック１
にのみ電力又は同期信号を供給し、他の回路ブロックは
動作を停止させて回路ブロック１のみ作動させ、処理Ａ
に当たる。

【００１６】回路ブロック１により処理Ａが完了する
と、次にデバイス１０１は処理Ｂに移る。この時動作切
り換え手段１０３は、回路ブロック１への電力または同
期信号の供給を停止して回路動作を停止し、代わりに処
理Ｂに必要な回路ブロック２及び回路ブロック３に電力
または同期信号の供給を開始して回路を作動させ、これ
らの回路ブロックは処理Ｂに当たる。

【００１７】処理Ｂが完了するとデバイス１０１は処理
Ｃに移り、動作切り換え手段１０３は処理Ｃに不必要な
回路ブロック２の回路動作を停止し、代わりに処理Ｃに
必要な回路ブロック３を作動させる。

【００１８】なお一つの処理が終了し次の処理に移るに
当たり（例えば処理Ｂより処理Ｃへ）上記回路ブロック
の動作切り替えは、作動している回路ブロック（回路ブ
ロック２あるいは回路ブロック３）からの（１０４）、
あるいはデバイス１０１の外部からの（１０５）信号に
より動作切り替え手段１０３を制御して行われる。

【００１９】以上のような動作の流れによりデバイス１
０１内ではその処理を行うのに必要な回路ブロックのみ
が作動している。次に、本発明を計装用デバイスに利用
した実施例を図３に示す。

【００２０】本実施例の構成は、システム全体を制御す
るマスタ３０１と、複数の計装用デバイス３０５が光分
配／結合器３０３を介して光ファイバー３０２及び３０
４で接続されており、各計装用デバイス３０５内にある
伝送用ＩＣ３０７及びマイコンなどの制御装置（以下マ
イコン）３０６は、光通信によりマスタ３０１から光フ
ァイバー３０４を媒体にしてシリアル送信されてくるフ
レームのヘッダ内アドレス情報より、そのフレームが自
局宛のフレームであるかを判別し、そのフレームが自局
宛のものであれば受信フレーム内にあるマスタ３０１か
らの計測値要求命令に対して計測結果をマスタ３０１に
返信するものである。

【００２１】図４に計装用デバイス３０５内にある伝送
用ＩＣ３０７の回路ブロック図を示す。伝送用ＩＣ３０
７は、計装用デバイス３０５内で、伝送フレームの伝送
媒体である光ファイバー３０４に接続されている不図示
の受光回路及び計装用デバイス３０５を制御するマイコ
ン３０６と接続されている。

【００２２】伝送用ＩＣ３０７とマイコン３０６とは相
互接続され、マイコン３０６から伝送用ＩＣ３０７へは
アドレス信号Ａ０−Ａ３、データ信号Ｄ０−Ｄ７、読み
出し要求信号ＲＤ、書き込み要求信号ＷＲ及びリセット
信号ＲＳＴが供給され、逆方向にはデータ信号Ｄ０−Ｄ
７、マイコン３０６からのＲＤ／ＷＲ信号に対するハン
ドシェイクによる許可信号ＲＤＹ、クロック信号ＣＬＫ
及びマイコン３０６に外部割り込みを発生させる割り込
み信号ＩＮＴが供給される。

【００２３】伝送用ＩＣ３０７内の回路はその動作機能
によりアナログ受信回路ブロック４１０、デジタル受信
回路ブロック４２０、デジタル送信回路ブロック４３
０、アナログ送信回路ブロック４４０、ＣＰＵインタフ
ェース回路ブロック４５０、電源／発振回路ブロック４
６０の六つの回路ブロックに分けられている。

【００２４】以下に上記各回路ブロックについて説明す
る。アナログ受信回路ブロック４１０は、光通信の伝送
経路からの信号を増幅する受信アンプ４１１と、前述受
信信号内にマスタ３０１からの伝送フレームがあるかど
うかを検知するキャリアディテクト回路４１２（その検
知出力は後述する受信ＦＩＦＯコントローラ４５２及び
ＳＷレジスタ(FH)（各レジスタについての説明は後述）
に接続されている。）などより構成されている。なおキ
ャリアディテクト回路４１２は回路構成方法によっては
デジタル受信回路ブロック４２０に含めることも可能で
ある。

【００２５】デジタル受信回路ブロック４２０は、受信
アンプ４１１により増幅された受信信号をマンチェスタ
ーコードのシリアルデータからＮＲＺのパラレルデータ
に変換する復調回路４２１、図示しないＦＣＳチェック
回路などより構成されている。

【００２６】デジタル送信回路ブロック４３０は、送信
ＦＩＦＯバッファ４５３から送られてくる送信データを
伝送に適した信号形態に変調する変調回路４３１、フレ
ームチェック信号を発生させる図示しないＦＣＳ発生回
路などより構成されている。

【００２７】アナログ送信回路ブロック４４０は、変調
回路４３１によって変調された変調信号を伝送媒体へ送
信するシリアル送信ドライバ４４１などより構成されて
いる。

【００２８】ＣＰＵインタフェース回路ブロック４５０
は、レジスタセット４５１、送信ＦＩＦＯコントローラ
４５２、送信ＦＩＦＯバッファ４５３、受信ＦＩＦＯコ
ントローラ４５４、受信ＦＩＦＯバッファ４５５、自動
アドレス判定回路４５６、ＣＰＵインタフェースコント
ローラ４５７及びデータバッファ４５８などより構成さ
れている。

【００２９】レジスタセット４５１は図５に示す様に８
ビットのレジスタ１６本で構成されており、マイコン３
０６は各レジスタをアドレス信号の下位４ビットＡ０−
Ａ３により指定する（残りの上位アドレス信号は図示し
ない回路によりチップセレクトなどに用いられてい
る。）メモリ・マップド・Ｉ／Ｏ方式でリード／ライト
を行う。送信ＦＩＦＯコントローラ４５２はマイコン３
０６から送られてきたデータをマイコン３０６とのデー
タ転送バッファであるデータバッファ４５８及びＤＡＴ
Ａレジスタ(EH)を介して送信データとして送信ＦＩＦＯ
バッファ４５３に転送し、順次送信してゆく。又送信Ｆ
ＩＦＯバッファ４５３内に蓄積された送信データのバイ
ト数が、ＦＩＦＯレジスタ(DH)によって設定されるスレ
シュルド以下の数になると、後述する割り込みコントロ
ーラ４６４によりマイコン３０６に外部割り込みを発生
させるとともにＩＮＴレジスタ(9H)に割り込み要因を出
力し、続きの送信データを送信ＦＩＦＯバッファ４５３
へ送らせる。送信ＦＩＦＯバッファ４５３は送信用のデ
ータバッファでその大きさをＦＩＦＯレジスタ(DH)の設
定により伝送経路への転送速度によって例えば４バイト
あるいは８バイトと変更出来、マイコン３０６から送ら
れてきた送信データはＤＡＴＡレジスタ(EH)を介してこ
の送信ＦＩＦＯバッファ４５３に順次蓄積されてゆき、
蓄積された順に変調回路４３１内に転送されてゆく。受
信ＦＩＦＯコントローラ４５４はデジタル受信回路ブロ
ック４２０より転送されてくる受信データを受信ＦＩＦ
Ｏバッファ４５５内に蓄積されてゆき、ＦＩＦＯレジス
タ(9H)によって設定されるスレシュルドを以上受信デー
タが蓄積されると割り込みコントローラ４６４を起動さ
せてマイコン３０６に外部割り込みを発生させるととも
にＩＮＴレジスタ(9H)のフラグに割り込み要因を出力
し、受信ＦＩＦＯバッファ４５５に蓄積されている受信
データをＤＡＴＡレジスタ(EH)を介してマイコン３０６
に読み出させる。受信ＦＩＦＯバッファ４５５は受信用
のデータバッファでその大きさはＦＩＦＯレジスタ(DH)
の設定により転送速度により例えば８バイトあるいは１
６バイトと変更出来、デジタル受信ブロック４２０より
送られてきた受信データはこの受信ＦＩＦＯバッファ４
５５に順次蓄積され、ＤＡＴＡレジスタ(EH)を介して蓄
積された順にマイコンに読み出させる。自動アドレス判
定回路４５６はデジタル受信回路ブロック４２０から送
られてくる復調された送信データからフレームヘッダ内
のアドレス情報を検出してＡＤＲレジスタ(CH)内に記録
させている自局のアドレスと比較し、後述する自動アド
レス判定を行うものである。尚レジスタセット４５１内
のＣＴＬレジスタの設定により自動アドレス判定回路４
５６のＯＮ／ＯＦＦの切り替えを行い、自動アドレス判
定を行わない設定にすることもできる。ＣＰＵインタフ
ェースコントローラ４５７はマイコン３０６からのアド
レス信号Ａ０−Ａ３及びＲＤ、ＷＲ等の制御信号による
伝送用ＩＣ３０７へのアクセス要求に対して送信／受信
ＦＩＦＯコントローラ、データバッファ４５８、レジス
タセット４５１の各レジスタを制御し、又マイコン３０
６に対してＲＤＹ信号で伝送用ＩＣ３０７に対するアク
セスの承認／未承認を知らせてマイコン３０６と伝送用
ＩＣ３０７との間のアクセス制御を行う。

【００３０】電源／発振回路ブロック４６０は、クロッ
ク信号を発生する発振器４６１と、発振器４６１からの
クロック信号を分周するプリスケーラ４６２と、プリス
ケーラ４６２により分周されたクロック信号をＳＷレジ
スタ(FH)の書換えによりデジタル回路ブロックの各ブロ
ック毎に接続／非接続を切り替えその回路ブロックの作
動／停止を制御することができるクロックスイッチ４６
３と、ＳＷレジスタ(FH)の書換えによりアナログ回路ブ
ロックの各ブロック毎に接続／非接続を切り替えその回
路ブロックの作動／停止を制御することができる電源ス
イッチ４６６と、自局宛の受信フレームを受け取りマイ
コン３０６を再起動させる場合、コミュニケーションエ
ラーが発生した場合、及び送信／受信動作開始時にマイ
コン３０６に外部割り込みを発生させる割り込みコント
ローラ４６４と、外部信号により伝送用ＩＣ３０７全体
をリセットしてイニシャライズするリセット回路４６５
より構成されている。

【００３１】発振器４６１は伝送用ＩＣ３０７に外付け
される不図示の水晶発振子をドライブしてクロック信号
を発生させ、そのクロック信号をプリスケーラ４６２に
供給する。プリスケーラ４６２は発振器４６１からのク
ロック信号をＣＴＬレジスタによって決定される値でマ
イコン３０６及び伝送用ＩＣ３０７が動作に必要な周波
数に分周し、分周された各クロック信号はマイコン３０
６、及びクロックスイッチ４６３を介して伝送用ＩＣ３
０７内の各デジタル回路ブロックに供給される。

【００３２】なお上記回路のうち省電力化のためＣＭＯ
Ｓ化可能なものはＣＭＯＳ化されている。（たとえば、
デジタル受信回路ブロック４２０、デジタル送信回路ブ
ロック４３０、ＣＰＵインタフェース回路ブロック４５
０）これらＣＭＯＳ化された回路ブロックはクロック信
号の入力のＯＮ／ＯＦＦにより消費電力を抑えることが
出来るので、電力の供給／非供給による切り替えを行わ
なくてもクロック信号の切り替えにより同様の省エネ効
果を得ることができる。

【００３３】図５にＣＰＵインタフェース回路ブロック
４５０内のレジスタセット４５１の構成図を示す。アド
レス０Ｈから７Ｈの８本のＣＴＬレジスタは、デバイス
コントロールレジスタで、このＣＴＬレジスタ内のフラ
グを書換え、設定することにより伝送用ＩＣ３０７の各
動作状態が設定される。

【００３４】アドレス８ＨのＣＳレジスタは、マスタ３
０１との通信経路及び伝送用ＩＣ３０７の現在のコミュ
ニケーション状態を示す読み出し専用レジスタで、現在
のマスタ３０１との通信経路の空き状況、送信／受信Ｆ
ＩＦＯバッファの状態、伝送用ＩＣ３０７の送信及び受
信状況などが出力される。

【００３５】アドレス９ＨのＩＮＴレジスタは、割り込
み要因を示す読み出し専用レジスタで、伝送用ＩＣ３０
７が割り込みコントローラ４６４でマイコン３０６に対
し外部割り込みを発生させた時又はコミュニケーション
エラーが発生した時その割り込み要因を知らせるもの
で、マイコン３０６は伝送用ＩＣ３０７からのＩＮＴ信
号により外部割り込みが発生した時このレジスタのフラ
グ状態を調べることにより割り込み要因を知ることが出
来、それにより割り込み処理ルーチンの各処理に移る。

【００３６】アドレスＡＨ及びＢＨのＴＸＬ１及びＴＸ
Ｌ２レジスタは送信長レジスタでマイコン３０６が伝送
用ＩＣ３０７により送信を行う場合、送信データの大き
さをバイト単位で上位ビットをアドレスＡＨに下位ビッ
トをアドレスＢＨにセットした後にＣＴＬレジスタを書
き換えて送信動作に入る。

【００３７】アドレスＣＨのＡＤＲレジスタは自局アド
レスレジスタで、後述する自動アドレス判定を行う場合
このレジスタに自局のアドレスをセットしておき、この
アドレスと受信フレーム内のアドレス情報を自動アドレ
ス判定回路４５６が比較し、その受信フレームが自局へ
のものなのかあるいは他局宛のものなのかを判断する。

【００３８】アドレスＤＨのＦＩＦＯレジスタは、ＦＩ
ＦＯバッファコントロールレジスタで、このレジスタに
より送信／受信動作時にＦＩＦＯバッファ内に蓄積され
る送信／受信データのバイト数のスレッシュルド、送信
／受信ＦＩＦＯバッファの大きさの設定及び動作モード
等を設定する。

【００３９】アドレスＥＨのＤＡＴＡレジスタは送信／
受信データレジスタで、マイコン３０６は送信動作時に
送信データを送信ＦＩＦＯバッファ４５３に送る場合、
または受信動作時に受信ＦＩＦＯバッファ４５５から受
信データを受け取る場合にこのレジスタを介して行う。

【００４０】アドレスＦＨのＳＷレジスタは、伝送用Ｉ
Ｃ３０７内の各回路ブロックのスイッチレジスタで、マ
イコン３０６または伝送用ＩＣ３０７自身によりこのレ
ジスタの書き換えを行うことにより伝送用ＩＣ３０７内
の各回路ブロックへの電力またはクロック信号の供給／
非供給を切り換えを制御し、回路動作の作動／停止の切
り換えを行う。

【００４１】次にマスタ３０１と計装用デバイス３０５
がコミュニケーションを行う場合の伝送用ＩＣ３０７及
びマイコン３０６の動作を図６及び図７を用いて説明す
る。図６及び図７はマイコン３０６及び伝送用ＩＣ３０
７内の各回路ブロックの動作状態を表したもので、図６
は受信フレームを自動アドレス判定回路４５６により自
動アドレス判定を行いそのフレームが自局宛のものと判
断した場合、あるいはレジスタセット４５１内のＣＴＬ
レジスタを自動アドレス判定を行わない設定にした場合
の、図７は自動アドレス判定を行った結果その受信フレ
ームが自局には必要のない他局宛のフレームであると判
断し、自動的にキャンセルを行った場合のマイコン３０
６及び伝送用ＩＣ３０７内の各回路ブロックの動作状態
を表したものである。

【００４２】本実施例における伝送用ＩＣ３０７には”
ストップ”、”初期”、”受信待ち”、”レジスタアク
セス待ち”、”受信”及び”送信”の６つの動作状態が
あり、以下に各動作状態について説明する。

【００４３】”ストップ”状態は計装用デバイス３０５
がマスタ３０１との通信に参加していない状態で、伝送
用ＩＣ３０７内の全ての回路ブロックが動作を停止して
おり、又マイコン３０６は例えばクロックによる動作を
停止した低消費電力モードに入っている。

【００４４】”初期”状態は伝送用ＩＣ３０７の全ての
回路ブロック及びマイコン３０６が起動した状態で、マ
イコン３０６により伝送用ＩＣ３０７及びマイコン３０
６の初期設定が行われる。

【００４５】”受信待ち”状態は電源／発振回路ブロッ
ク４６０以外のすべての回路ブロックが停止しており、
よって伝送用ＩＣ３０７が”ストップ”状態を除き一番
電力を消費しない動作状態で、伝送用ＩＣ３０７がマス
タ３０１からのフレームの送信待ちなどに用いられる。

【００４６】”受信”状態はマスタ３０１からの伝送フ
レームの受信が行われ、受信データが受信ＦＩＦＯバッ
ファ４５５、ＤＡＴＡレジスタ(EH)、データバッファ４
５８を介してマイコン３０６に送られる。

【００４７】”レジスタアクセス待ち”状態はマスタ３
０１からの伝送フレームの受信が終わった後に受信ＦＩ
ＦＯバッファ４５５に残っている受信データをマイコン
３０６がＤＡＴＡレジスタ(DH)を介して読み出し、その
受信データに基づいて送信データの準備、”送信”状態
への切り替えのためのレジスタセット４５１の書換えな
どが行われる。

【００４８】”送信”状態はマイコン３０６からマスタ
３０１へのデータ送信が行われ、送信データがマイコン
３０６からデータバッファ４５８、ＤＡＴＡレジスタ(E
H)、送信ＦＩＦＯバッファ４５３を介して送信される。

【００４９】次に図６により、受信フレームを自動アド
レス判定回路４５６により受信フレームのアドレス判定
を行い、そのフレームが自局宛のものと判断した場合、
あるいはレジスタセット４５１内のＣＴＬレジスタを自
動アドレス判定を行わない設定にした場合について説明
する。なお下記(1) 〜(8) の数字は図６及び図７内の
(1) 〜(8) の数字と対応している。

【００５０】(1) ホスト３０１との通信に参加していな
い状態では、伝送用ＩＣ３０７は内部の全回路ブロック
を停止させ、又マイコン３０６は例えばクロック停止さ
せる低消費電力モードに入っている。

【００５１】(2) 計装用デバイス３０５が通信に参加す
るにあたって、まず外部からの指示又はマイコン３０６
内のタイマーによる割り込み等によりマイコン３０６を
低消費電力モードより起動させる。次にマイコン３０６
は伝送用ＩＣ３０７内のＳＷレジスタ(FH)を書換えを行
い伝送用ＩＣ３０７内の回路ブロック全てに電力及びク
ロック信号を供給して起動させ、伝送用ＩＣ３０７内の
ＣＴＬレジスタの設定、ＡＤＲレジスタ(CH)への自局ア
ドレスの登録などのフレーム受信のための伝送用ＩＣ３
０７の初期設定を行う。

【００５２】(3) 初期設定が終了すると、マイコン３０
６はＣＴＬレジスタを書換えを行い伝送用ＩＣ３０７を
受信を行う設定にし、又ＳＷレジスタ(FH)を書き換えて
伝送用ＩＣ３０７のアナログ受信回路ブロック４１０及
び電源／発振回路ブロック４６０以外の回路ブロックの
動作を停止し、受信待ち状態に移る。受信待ち状態では
マスタ３０１からの通信が入るまでデジタル受信回路ブ
ロック４２０、デジタル送信回路ブロック４３０、アナ
ログ送信回路ブロック４４０及びＣＰＵインタフェース
回路ブロック４５０へのクロック信号及び電力の供給を
停止させ、アナログ受信回路ブロック４１０および電源
／発進回路ブロック４６０のみ作動させた状態で待機
し、光通信の伝送経路よりマスタ３０１からの伝送フレ
ームが受信されるのを待つ。この間マイコン３０６は再
び低消費電力モードに入る。

【００５３】(4) 伝送用ＩＣ３０７が (3)の受信待ち状
態にある間、アナログ受信ブロック４１０内のキャリア
ディテクト回路４１２は受信アンプ４１１によって増幅
された光通信の伝送経路上の信号に、マスタ３０１から
の伝送フレームがあるかどうかを調べており、伝送フレ
ームが存在することを検知すると、キャリアディテクト
回路４１２の検知出力はＣＰＵインタフェース回路ブロ
ック４５０内のレジスタセット４５１のＣＳレジスタ(8
H)及びＳＷレジスタ(FH)とつながっており、ＣＳレジス
タ(8H)内のフラグを立ててフレームを受信したことを知
らせ、又ＳＷレジスタ(FH)を書換えてデジタル受信回路
ブロック４２０及びＣＰＵインタフェース回路ブロック
４５０にクロック信号を接続し作動させて受信動作に入
る。

【００５４】受信動作では受信アンプ４１１により増幅
された信号は復調回路４２１によりシリアルのマンチェ
スターコード信号からパラレルのＮＲＺ信号へ変換さ
れ、受信ＦＩＦＯバッファ４５５に順次蓄積されてゆ
く。

【００５５】自動アドレス判定を行う場合、この間に自
動アドレス判定回路４５６によって復調回路４２１によ
って変換された信号のフレームヘッダ内のアドレス情報
を検出し、これとレジスタセット４５１内のＡＤＲレジ
スタ(CH)に保持されている自局のアドレスとを比較し、
この受信フレームが自局へのものであるのか他局へのも
のであるのかを判断する。

【００５６】その結果受信したフレームが自局宛のもの
であると判断した場合は、受信ＦＩＦＯバッファ４５５
にレジスタセット４５１内のＦＩＦＯレジスタ(DH)によ
って決定されるスレシュルド以上受信データが蓄積され
ると割り込みコントローラ４６４が起動し、マイコン３
０６に対して外部割り込みを起こし低消費電力モードよ
り起動させる。他局へのものと判断した場合は受信ＦＩ
ＦＯコントローラ４５２により受信ＦＩＦＯバッファ４
５５内に蓄積された信号を破棄し、ＳＷレジスタ(FH)を
書き換えてマイコン３０６を起動させることなしに再び
受信待ち状態へ遷移する。

【００５７】自動アドレス判定を行わない場合は自動ア
ドレス判定を行い自局宛のものであると判断した場合と
同様、受信ＦＩＦＯバッファ４５５にスレシュルド以上
受信データが蓄積されると割り込みコントローラ４６４
を起動させ、マイコン３０６に外部割り込みを起こして
起動させる。

【００５８】図６の場合は受信フレームが自局宛のもの
の場合、あるいは自動アドレス判定を行わない場合なの
で、割り込みコントローラ４６４による外部割り込みに
より起動したマイコン３０６はレジスタセット４５１内
のＩＮＴレジスタ(9H)のフラグ内容を読み出して割り込
み要因を調べ、受信ＦＩＦＯバッファ４５５に蓄積され
た受信データをデータバッファ４５８を通してレジスタ
セット４５１内のＤＡＴＡレジスタ(EH)を用い受信ＦＩ
ＦＯバッファ４５５が空になるまで読み出す。この動作
処理を受信が完了するまで繰り返す。やがてマスタ３０
１からのフレームの受信が終了して、キャリアディテク
ト回路４１２の出力の変化またはフレームのエンドデリ
ミタを検出されると伝送用ＩＣ３０７は不図示の回路に
よりＳＷレジスタ(FH)を書き換えてレジスタアクセス待
ち状態に入る。

【００５９】(5) レジスタアクセス待ち状態では、伝送
用ＩＣ３０７は処理に不必要なデジタル受信回路ブロッ
ク４２０も動作を停止させて、マイコン３０６は受信Ｆ
ＩＦＯバッファ４５５内の残りの受信データをＤＡＴＡ
レジスタ(EH)を介して読み出す。

【００６０】(6) 受信ＦＩＦＯバッファ４５３内に残っ
ていた受信データを全て読み出し終えるとマイコン３０
６はＳＷレジスタ(FH)を書き換えてＣＰＵインタフェー
ス回路ブロック４５０の動作も停止して一旦受信待ち状
態に戻り、受信データ内のマスタ３０１からの命令の処
理及びマスタ３０１への返答のための送信データを準備
する。そして送信データの準備も終了するとマイコン３
０６は低消費電力モードに入り停止する。

【００６１】(7) マスタからの命令の処理が完了し、送
信データの準備が終了すると、マイコン３０６はＳＷレ
ジスタ(FH)を書き換えて送信に必要なデジタル受信回路
ブロック４２０以外の回路ブロック全てにクロック信号
及び電力の供給を開始して起動させ送信状態に入る。
（アナログ受信回路ブロック４１０は送信動作が正常に
行われているか監視するために起動させている。）次に
マイコン３０６はレジスタセット４５１内のＴＸＬレジ
スタ(AH,BH) にマスタ３０１に送信するフレームの送信
長をセットし、その後ＤＡＴＡレジスタ(EH)を用いて送
信ＦＩＦＯバッファ４５２に一杯になるまで送信データ
を蓄積してゆく。

【００６２】そしてＣＳレジスタ(8H)を調べて現在マス
タ３０１との伝送経路（光ファイバー３０２、３０４、
光分配／結合器３０３）が使用可能かどうかを確認し、
使用可能であればＣＴＬレジスタを書き換えを行いマス
タ３０１への送信を開始する。

【００６３】マスタ３０１への送信が開始されると送信
ＦＩＦＯバッファ４５３に蓄積された送信データが順次
送信されてゆく。送信ＦＩＦＯバッファ４５３内の送信
データ数がＦＩＦＯレジスタ(DH)によって決定されるス
レシュルド以下の数になると送信ＦＩＦＯコントローラ
４５３は割り込みコントローラ４６４を起動させてマイ
コン３０６に対し外部割り込みを発生させ、送信ＦＩＦ
Ｏバッファ４５４に残りの送信データを送る。この動作
処理を送信データが終了するまで繰り返す。

【００６４】(8) 受信から送信までの一連の動作が終了
したら、マイコンはＳＷレジスタ(FH)を書き換えて再び
受信待ち状態に戻り、マスタ３０１からの命令を待つ。
次に図７を用いて自動アドレス判定を行い自動アドレス
判定回路４５６で送信されてきたフレームのアドレス情
報と自局のアドレスを比較し、その結果受信フレームが
他局へのものであると判断してその受信フレームをキャ
ンセルした場合の動作例を示す。なお図７の(1) 〜(3)
での伝送用ＩＣ３０７及びマイコン３０６の動作説明
は、上述した図６のものと同じなので省略し (4)の”受
信”状態より説明する。

【００６５】(4) 伝送用ＩＣ３０７が (3)の受信待ち状
態にある間、アナログ受信ブロック４１０内のキャリア
ディテクト回路４１２は受信アンプ４１１によって増幅
された光通信の伝送経路上の信号にマスタ３０１からの
送信フレームが有るかどうかを調べる。

【００６６】伝送経路上の信号にマスタ３０１からの送
信フレームが存在することをキャリアディテクト回路４
１２が検知すると、ＣＳレジスタ(8H)内のフラグを立て
てフレームを受信したことを知らせ、又ＳＷレジスタ(F
H)を書換えてデジタル受信回路ブロック４２０及びＣＰ
Ｕインタフェース回路ブロック４５０にクロック信号を
接続し作動させて受信動作に入る。

【００６７】受信アンプ４１１により増幅された信号は
復調回路４２１によりシリアルのマンチェスターコード
信号からパラレルのＮＲＺ信号へ変換され、受信ＦＩＦ
Ｏバッファ４５５に順次蓄積されていく。

【００６８】その間自動アドレス判定回路４５６は復調
回路４２１によって変換された信号よりフレームヘッダ
内のアドレス情報を検出し、これとレジスタセット４５
１内のＡＤＲレジスタ(CH)に保持されている自局のアド
レスとを比較し、その受信フレームが自局へのものであ
るのか他局へのものであるのかを判断する。

【００６９】その結果受信したフレームが自局宛のもの
であると判断した場合は、受信ＦＩＦＯバッファ４５５
にレジスタセット４５１内のＦＩＦＯレジスタ(DH)によ
って決定されるスレシュルド以上受信データが蓄積され
ると、割り込みコントローラ４６４が起動し、低消費電
力モードに入っているマイコン３０６に対し外部割り込
みを起こし起動させる。他局へのものと判断した場合は
受信ＦＩＦＯコントローラ４５２により受信ＦＩＦＯバ
ッファ４５５内に蓄積された信号を破棄し、ＳＷレジス
タ(FH)を書き換えてマイコン３０６を起動させることな
しに再び受信待ち状態へ遷移する。

【００７０】図７の場合は受信フレームが他局へのもの
の場合なので伝送用ＩＣ３０７はキャンセル動作へ遷移
する。 (5) 自動アドレス判定回路４５６が自動アドレス判定の
結果受信したフレームが自局宛のものではないと判断し
たので、キャンセル動作として受信ＦＩＦＯコントロー
ラ４５４を制御して受信ＦＩＦＯバッファ４５５に蓄積
した受信信号を破棄し受信フレームをキャンセルする。
そしてマスタ１０１からのフレーム送信が終了し、キャ
リアディテクト回路４１２がこのフレームのエンドデミ
リタを検知するまで以降の受信データを受け付けなくす
る。そして伝送用ＩＣ３０７はそのまま受信待ち状態に
再び入りマスタ３０１からのフレームが受信されるのを
待つ。

【００７１】以上のようにして自動アドレス判定により
フレームが自局宛でない場合の受信データの破棄が行わ
れるが、上記動作中マイコン３０６は一切起動されずに
低消費電力モードのままの状態である。

【００７２】図８は本実施例の伝送用ＩＣ３０７の状態
遷移図である。同図において”ストップ”より”初期”
への動作状態の遷移は、マイコン３０６内のタイマーに
よる割り込み又は外部からの信号により行われる。

【００７３】”初期”より”ストップ”への動作状態の
遷移は、マイコン３０６により伝送用ＩＣ３０７内のＳ
Ｗレジスタ(FH)を書き換えることにより行われる。”初
期”より”受信待ち”及びその逆への動作状態の遷移
は、マイコン３０６により伝送用ＩＣ３０７内のＳＷレ
ジスタ(FH)を書き換えることにより行われる。

【００７４】”受信待ち”より”レジスタアクセス待
ち”への動作状態の遷移は、マイコン３０６により伝送
用ＩＣ３０７内のＳＷレジスタ(FH)を書き換えることに
より行われる。

【００７５】”レジスタアクセス待ち”より”受信待
ち”への動作状態の遷移は、マイコン３０６により受信
ＦＩＦＯバッファ４５５から受信データが読みだされ受
信ＦＩＦＯバッファ４５５が空になると受信ＦＩＦＯコ
ントローラ４５４がＳＷレジスタ(FH)を書き換えて行わ
れる。

【００７６】”受信待ち”より”受信”への動作状態の
遷移は、キャリアディテクト回路４１２により受信信号
が検知されたときにその検知出力によりＳＷレジスタ(F
H)を書き換えて行われる。

【００７７】”受信待ち”より”送信”への動作状態の
遷移は、マイコン３０６により伝送用ＩＣ３０７内のＳ
Ｗレジスタ(FH)を書き換えることにより行われる。”送
信”より”受信待ち状態”への動作状態の遷移は、送信
データが全て送信され送信ＦＩＦＯバッファ４５３が空
になり送信が完了すると送信ＦＩＦＯコントローラ４５
２がＳＷレジスタ(FH)を書換えることにより、あるいは
送信途中でコミュニケーションエラーが発生し、送信を
中断して割り込みコントローラ４６３によりマイコン３
０６に外部割り込みを発生させると同時にＳＷレジスタ
(FH)を書き換えることにより行われる。

【００７８】”送信”より”初期”への動作状態の遷移
は送信動作中のジャバーエラー発生によるリセットによ
り行われる。”受信”より”レジスタアクセス待ち”へ
の動作状態の遷移は、キャリアディテクト回路４１２の
出力の変化またはフレームのエンドデリミタを検知する
ことにより受信動作が完了しＳＷレジスタ(FH)を書き換
えて行われる。

【００７９】図９は図８での各動作状態での各回路ブロ
ックへのクロック信号及び電力の入力のＯＮ／ＯＦＦ状
態を示した入力状態管理表である。この図９の入力状態
管理表に基づいてマイコン３０６により、又は伝送用Ｉ
Ｃ３０７内の不図示の制御回路によりレジスタセット４
５１内のＳＷレジスタ(FH)を書き換えて伝送用ＩＣ３０
７の状態遷移を行う。

【００８０】図９においてアナログ受信回路ブロック４
１０及びアナログ送信回路ブロック４４０はアナログ回
路で構成されているので電力の供給のＯＮ／ＯＦＦによ
り回路の動作／停止の切り替えが行われ、デジタル受信
回路ブロック４２０、デジタル送信回路ブロック４３
０、ＣＰＵインタフェース回路ブロック４５０、電源／
発振回路ブロック４６０はＣＭＯＳ化されたデジタル回
路で構成されているのでクロック信号の供給のＯＮ／Ｏ
ＦＦにより回路ブロックの作動／停止の切り替えが行わ
れる。

【００８１】図９において”ストップ”状態では伝送用
ＩＣ３０７内の回路ブロック全てに対して電力またはク
ロック信号の供給を止めて動作を停止している。”初
期”状態においては伝送用ＩＣ３０７内の全ての回路ブ
ロックに電力またはクロック信号が供給され作動してい
る。

【００８２】”受信待ち”状態ではアナログ受信回路ブ
ロック４１０への電力供給及び電源／発振回路ブロック
４６０へのクロック信号の供給のみが行われ、これらの
回路ブロックのみ作動している。

【００８３】”レジスタアクセス待ち”状態ではアナロ
グ受信回路ブロック４１０への電力供給及びＣＰＵイン
タフェース回路ブロック４５０、電源／発振回路ブロッ
ク４６０へのクロック信号の供給が行われ、これらの回
路ブロックのみ作動している。

【００８４】”受信”状態ではアナログ受信回路ブロッ
ク４１０への電力供給、デジタル受信回路ブロック４２
０、ＣＰＵインタフェース回路ブロック４５０及び電源
／発振回路ブロック４６０へのクロック信号の供給が行
われ、これらの回路ブロックのみ作動している。

【００８５】”送信”状態ではアナログ受信回路ブロッ
ク４１０及びアナログ送信回路ブロック４４０への電力
供給、デジタル送信回路ブロック４３０、ＣＰＵインタ
フェース回路ブロック４５０及び電源／発振回路ブロッ
ク４６０へのクロック信号の供給のみが行われ、これら
の回路ブロックのみ動作を行っている。

【００８６】なお本実施例では伝送用ＩＣ３０７内のア
ナログ回路ブロック（アナログ受信回路ブロック４１
０、アナログ送信回路ブロック４４０）は電力のＯＮ／
ＯＦＦにより、デジタル回路ブロック（デジタル受信回
路ブロック４２０、デジタル送信回路ブロック４３０、
ＣＰＵインタフェース回路ブロック４５０、電源／発振
回路ブロック４６０）はクロック信号のＯＮ／ＯＦＦに
よって作動／停止の切り換えを行っているがデジタル回
路ブロックの動作切り換えも電力のＯＮ／ＯＦＦにより
行うように構成してもかまわない。

【００８７】

【発明の効果】以上のように本発明によれば各動作状態
においてデバイス内のその動作処理には不必要な回路ブ
ロックの動作を停止させ必要な回路のみ作動させている
ので、デバイス全体の消費電力を大幅に低減することが
できる。

【００８８】又外部からの信号を受信した場合、それが
自局に対してのものである場合にのみマイコンなどの外
部制御装置を起動させるのでシステム全体の消費電力も
低減できる。

【図面の簡単な説明】

【図１】本発明の実施例の原理図である。

【図２】本発明の実施例における動作処理フローの図で
ある。

【図３】本発明の実施例の構成図である。

【図４】実施例の伝送用ＩＣの回路ブロック図である。

【図５】実施例の伝送用ＩＣの内部レジスタ構成図であ
る。

【図６】実施例の伝送用ＩＣの動作状態図（フレーム受
信時）である。

【図７】実施例の伝送用ＩＣの動作状態図（フレームキ
ャンセル時）である。

【図８】実施例の伝送用ＩＣの状態遷移図である。

【図９】実施例の伝送用ＩＣの各回路ブロックへの入力
状態管理を示す図である。

【符号の説明】

１０１ デバイス １０２−１〜１０２−ｎ、回路ブロック １０３ 動作切り替え手段 ３０１ マスタ ３０２、３０４ 光ファイバー ３０３ 光分配／結合器 ３０５ 計装用デバイス ３０６ マイコンなどの制御装置 ３０７ 伝送用ＩＣ ４１０ 回路ブロック（アナログ受信回路ブロック） ４１１ 受信アンプ ４１２ キャリアディテクト回路 ４２０ 回路ブロック（デジタル受信回路ブロック） ４３１ 復調回路 ４３０ 回路ブロック（アナログ送信回路ブロック） ４３１ 変調回路 ４４０ 回路ブロック（デジタル送信回路ブロック） ４４１ 送信ドライバ ４５０ 回路ブロック（ＣＰＵインタフェース回路ブロ
ック） ４５１ レジスタセット ４５２ 送信ＦＩＦＯコントローラ ４５３ 送信ＦＩＦＯバッファ ４５４ 受信ＦＩＦＯコントローラ ４５５ 受信ＦＩＦＯバッファ ４５６ 自動アドレス判定回路 ４５７ ＣＰＵ インタフェースコントローラ ４５８ データバッファ ４６０ 回路ブロック（電源／発振回路ブロック） ４６１ 発振器 ４６２ プリスケーラ ４６３ クロックスイッチ ４６４ 割り込みコントローラ ４６５ リセットコントローラ ４６６ 電源スイッチ

Claims (4)

【特許請求の範囲】
1. 【請求項１】アナログ回路とデジタル回路が混在するデ
   バイスにおいて、 前記デバイスを各機能毎に分けた複数の回路ブロック
   と、 前記各回路ブロックに同期信号あるいは電力の供給の切
   り替えを行うことにより前記各回路ブロックの作動と停
   止の切り替えを行う動作切り替え手段を有することを特
   徴とする低消費電力デバイス。
2. 【請求項２】前記動作切り換え手段は前記回路ブロック
   がアナログ回路の場合電力の、デジタル回路の場合同期
   信号の供給を切り換えることを特徴とする請求項１の低
   消費電力デバイス。
3. 【請求項３】外部からの信号を受信する受信手段と、 自己のアドレスを記憶する記憶手段と、 前記受信手段により受信した前記信号と前記自己のアド
   レスとを比較する比較手段と、 前記比較手段により比較した結果一致する場合に外部装
   置を作動させる作動手段とを有することを特徴とする低
   消費電力デバイス。
4. 【請求項４】伝送用デバイス内の回路を、伝送媒体へ伝
   送信号の送信処理に必要な回路のうちアナログ回路部分
   からなるアナログ送信回路ブロックと、 前記送信処理に必要な回路のうちデジタル回路部分から
   なるデジタル送信回路ブロックと、 伝送媒体からの伝送信号の受信処理に必要な回路のうち
   アナログ回路部分からなるアナログ受信回路ブロック
   と、 前記受信処理に必要な回路のうちデジタル回路部分から
   なるデジタル受信回路ブロックと、 前記デバイスの外部のデバイスとのインタフェースを行
   うデジタルインタフェース回路ブロックと、 前記各デジタル回路ブロック及び前記外部のデバイスに
   対する同期信号の供給源となる発振回路ブロックとに分
   け、 前記各回路ブロック及び外部のデバイスに対して、各回
   路ブロック毎に、アナログ回路には電力のデジタル回路
   には同期信号の入力切り替えを行い、該各回路ブロック
   及び外部のデバイスの回路動作の作動および停止を切り
   換える切り換え手段と、を有することを特徴とした低消
   費電力伝送用デバイス。