JP2001094438A - シリアルインタフェイス回路 - Google Patents
シリアルインタフェイス回路Info
- Publication number
- JP2001094438A JP2001094438A JP26448799A JP26448799A JP2001094438A JP 2001094438 A JP2001094438 A JP 2001094438A JP 26448799 A JP26448799 A JP 26448799A JP 26448799 A JP26448799 A JP 26448799A JP 2001094438 A JP2001094438 A JP 2001094438A
- Authority
- JP
- Japan
- Prior art keywords
- transmission
- data
- circuit
- parallel
- serial conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 この発明は、ソフトウエアの負荷の軽減化が
図れるとともに、正確なタイミングで送受信の切り替え
が行えるようになるシリアルインタフェイス回路を提供
することを目的とする。 【解決手段】 送信バッファ回路は、最終の送信データ
をパラレル／シリアル変換回路に送信したときに、送信
完了信号をパラレル／シリアル変換回路に出力し、パラ
レル／シリアル変換回路は、送信完了信号に基づいて、
送られてきた送信データが最終の送信データであること
を認識し、この最終の送信データをパラレル／シリアル
変換した後、最終１ビット分のデータを送受信切替え回
路に送ったときに、最終データ送信完了信号を送受信切
替え回路に出力し、送受信切替え回路は、最終データ送
信完了信号に基づいて、送受信モードを受信モードに切
り替える。
図れるとともに、正確なタイミングで送受信の切り替え
が行えるようになるシリアルインタフェイス回路を提供
することを目的とする。 【解決手段】 送信バッファ回路は、最終の送信データ
をパラレル／シリアル変換回路に送信したときに、送信
完了信号をパラレル／シリアル変換回路に出力し、パラ
レル／シリアル変換回路は、送信完了信号に基づいて、
送られてきた送信データが最終の送信データであること
を認識し、この最終の送信データをパラレル／シリアル
変換した後、最終１ビット分のデータを送受信切替え回
路に送ったときに、最終データ送信完了信号を送受信切
替え回路に出力し、送受信切替え回路は、最終データ送
信完了信号に基づいて、送受信モードを受信モードに切
り替える。
Description
【０００１】
【発明の属する技術分野】この発明は、デジタル放送受
信機に用いられているＩＣカードインタフェイス等のシ
リアルインタフェイス回路に関する。
信機に用いられているＩＣカードインタフェイス等のシ
リアルインタフェイス回路に関する。
【０００２】
【従来の技術】デジタル放送受信機は、スクランブルを
解除するための鍵、視聴履歴等を記憶するためのＩＣカ
ードを備えている。このＩＣカードとデジタル放送受信
機とは、ＩＣカードインタフェイスを介して接続されて
いる。
解除するための鍵、視聴履歴等を記憶するためのＩＣカ
ードを備えている。このＩＣカードとデジタル放送受信
機とは、ＩＣカードインタフェイスを介して接続されて
いる。
【０００３】ＩＣカードインタフェイスとしては、一般
に、半２重通信方式のものが用いられている。半２重通
信方式のＩＣカードインタフェイスでは、送信および受
信を１本の信号線で行うため、適当なタイミングで送受
信を切り換える必要がある。
に、半２重通信方式のものが用いられている。半２重通
信方式のＩＣカードインタフェイスでは、送信および受
信を１本の信号線で行うため、適当なタイミングで送受
信を切り換える必要がある。
【０００４】従来は、この切り替えタイミングを、ソフ
トウエアで制御している。つまり、図３に示すように、
デジタル放送受信機からＩＣカードに送信すべきデータ
がＩＣカードに全て送信されたか否かを、割り込みルー
チンの実行タイミング（１キャラクタをパラレル／シリ
アル変換回路にデータ書き込み毎）でソフトウエアで監
視し、送信すべきデータが全てパラレル／シリアル変換
回路に書き込まれた時点に、そのことを検知すると、割
り込みルーチン内でパラレル／シリアル変換が終了する
時刻を予測し、予測した時刻ｔ２で送受信モードを受信
モードに切り替えている。図３において、時刻ｔ１は、
パラレル／シリアル変換が実際に終了した時刻を示して
いる。
トウエアで制御している。つまり、図３に示すように、
デジタル放送受信機からＩＣカードに送信すべきデータ
がＩＣカードに全て送信されたか否かを、割り込みルー
チンの実行タイミング（１キャラクタをパラレル／シリ
アル変換回路にデータ書き込み毎）でソフトウエアで監
視し、送信すべきデータが全てパラレル／シリアル変換
回路に書き込まれた時点に、そのことを検知すると、割
り込みルーチン内でパラレル／シリアル変換が終了する
時刻を予測し、予測した時刻ｔ２で送受信モードを受信
モードに切り替えている。図３において、時刻ｔ１は、
パラレル／シリアル変換が実際に終了した時刻を示して
いる。
【０００５】このため、ソフトウエアの負荷が重くな
る、パラレル／シリアル変換の終了の時刻を正確に検出
する方法がなく、ソフトウエアで適当な待ち時間経過後
に送受信モードを受信モードに切り替えるため、この切
替えが正確には行なえないという問題があった。
る、パラレル／シリアル変換の終了の時刻を正確に検出
する方法がなく、ソフトウエアで適当な待ち時間経過後
に送受信モードを受信モードに切り替えるため、この切
替えが正確には行なえないという問題があった。
【０００６】
【発明が解決しようとする課題】この発明は、ソフトウ
エアの負荷の軽減化が図れるとともに、正確なタイミン
グで送受信の切り替えが行えるようになるシリアルイン
タフェイス回路を提供することを目的とする。
エアの負荷の軽減化が図れるとともに、正確なタイミン
グで送受信の切り替えが行えるようになるシリアルイン
タフェイス回路を提供することを目的とする。
【０００７】
【課題を解決するための手段】この発明によるシリアル
インタフェイス回路は、制御機器本体とＩＣカードとを
接続する半２重通信方式のシリアルインタフェイス回路
において、送受信モードを切り替える送受信切替え回
路、送信モード時において、制御機器本体から所定バイ
ト数ずつ送られてくる送信データが書き込まれ、かつ所
定バイト数の送信データが書き込まれると、順次書き込
まれた送信データを出力していく送信バッファ回路、お
よび送信バッファ回路から出力された送信データをパラ
レル／シリアル変換して１ビットずつ送受信切替え回路
に出力するパラレル／シリアル変換回路を備えており、
制御機器本体からの指令に基づいて、送信バッファ回路
は、書き込まれている送信データが最終送信データであ
ることを認識し、最終の送信データをパラレル／シリア
ル変換回路に送信したときに、送信完了信号をパラレル
／シリアル変換回路に出力し、パラレル／シリアル変換
回路は、送信完了信号に基づいて、送られてきた送信デ
ータが最終の送信データであることを認識し、この最終
の送信データをパラレル／シリアル変換した後、最終１
ビット分のデータを送受信切替え回路に送ったときに、
最終データ送信完了信号を送受信切替え回路に出力し、
送受信切替え回路は、最終データ送信完了信号に基づい
て、送受信モードを受信モードに切り替えることを特徴
とする。
インタフェイス回路は、制御機器本体とＩＣカードとを
接続する半２重通信方式のシリアルインタフェイス回路
において、送受信モードを切り替える送受信切替え回
路、送信モード時において、制御機器本体から所定バイ
ト数ずつ送られてくる送信データが書き込まれ、かつ所
定バイト数の送信データが書き込まれると、順次書き込
まれた送信データを出力していく送信バッファ回路、お
よび送信バッファ回路から出力された送信データをパラ
レル／シリアル変換して１ビットずつ送受信切替え回路
に出力するパラレル／シリアル変換回路を備えており、
制御機器本体からの指令に基づいて、送信バッファ回路
は、書き込まれている送信データが最終送信データであ
ることを認識し、最終の送信データをパラレル／シリア
ル変換回路に送信したときに、送信完了信号をパラレル
／シリアル変換回路に出力し、パラレル／シリアル変換
回路は、送信完了信号に基づいて、送られてきた送信デ
ータが最終の送信データであることを認識し、この最終
の送信データをパラレル／シリアル変換した後、最終１
ビット分のデータを送受信切替え回路に送ったときに、
最終データ送信完了信号を送受信切替え回路に出力し、
送受信切替え回路は、最終データ送信完了信号に基づい
て、送受信モードを受信モードに切り替えることを特徴
とする。
【０００８】
【発明の実施の形態】以下、図１を参照して、この発明
を、デジタル放送受信機に用いられている半２重通信方
式のＩＣカードインタフェイス回路に適用した場合の実
施の形態について説明する。
を、デジタル放送受信機に用いられている半２重通信方
式のＩＣカードインタフェイス回路に適用した場合の実
施の形態について説明する。
【０００９】図１は、デジタル放送受信機のＩＣカード
インタフェイス回路の構成を示している。
インタフェイス回路の構成を示している。
【００１０】図１において、１０はデジタル放送受信機
内に設けられた内部データ・アドレスパスである。２０
は、ＩＣカードインタフェイス回路である。３０は、Ｉ
Ｃカードである。
内に設けられた内部データ・アドレスパスである。２０
は、ＩＣカードインタフェイス回路である。３０は、Ｉ
Ｃカードである。
【００１１】ＩＣカードインタフェイス回路２０は、通
信制御回路２１、送信バッファ回路２２、切替え通知回
路２３、ポートレートジェネレータ２４、パラレル／シ
リアル変換回路２５、送受信切替え回路２６、パラレル
／シリアル変換回路２７および受信バッファ回路２８を
備えている。
信制御回路２１、送信バッファ回路２２、切替え通知回
路２３、ポートレートジェネレータ２４、パラレル／シ
リアル変換回路２５、送受信切替え回路２６、パラレル
／シリアル変換回路２７および受信バッファ回路２８を
備えている。
【００１２】送受信切替え回路２６は、常時は受信モー
ド（ＩＣカード３０からの受信データをデジタル放送受
信機が受信するモード）となっている。デジタル放送受
信機からの送信データをＩＣカード３０に送信する際に
は、デジタル放送受信機内のＣＰＵからの指令に基づい
て、送受信切替え回路２６の送受信モードが送信モード
（デジタル放送受信機からの送信データをＩＣカード３
０に送信するモード）に切り替えられる。
ド（ＩＣカード３０からの受信データをデジタル放送受
信機が受信するモード）となっている。デジタル放送受
信機からの送信データをＩＣカード３０に送信する際に
は、デジタル放送受信機内のＣＰＵからの指令に基づい
て、送受信切替え回路２６の送受信モードが送信モード
（デジタル放送受信機からの送信データをＩＣカード３
０に送信するモード）に切り替えられる。
【００１３】そして、送信モード時において、データ送
信が終了すると、送受信切替え回路２６の送受信モード
が受信モードに切り替えられる。この際、ＩＣカード３
０から受信データがデジタル放送受信機に送られる。
信が終了すると、送受信切替え回路２６の送受信モード
が受信モードに切り替えられる。この際、ＩＣカード３
０から受信データがデジタル放送受信機に送られる。
【００１４】デジタル放送受信機側から送信データをＩ
Ｃカード３０に送信する際の、ＩＣカードインタフェイ
ス回路２０の動作についてい説明する。
Ｃカード３０に送信する際の、ＩＣカードインタフェイ
ス回路２０の動作についてい説明する。
【００１５】まず、デジタル放送受信機内のＣＰＵは、
送信データを送信する際には、送信を開始する旨を通信
制御回路２１に通知する。通信制御回路２１は、送信を
開始する旨を受信すると、送信開始指令を送受信切替え
回路２６に出力する。送受信切替え回路２６は、送信開
始指令を受信すると、送受信モードを受信モードから送
信モードに切り替える。
送信データを送信する際には、送信を開始する旨を通信
制御回路２１に通知する。通信制御回路２１は、送信を
開始する旨を受信すると、送信開始指令を送受信切替え
回路２６に出力する。送受信切替え回路２６は、送信開
始指令を受信すると、送受信モードを受信モードから送
信モードに切り替える。
【００１６】この後、デジタル放送受信機内のＣＰＵ
は、内部データ・アドレスバス１０を介して、送信デー
タを所定バイトずつ、この例では４バイトずつ送信バッ
ファ回路２２に送る。送信バッファ回路２２には、送ら
れてきた送信データが書き込まれる。送信バッファ回路
２２に４バイト分の送信データが書き込まれると、送信
バッフア回路２２がアクティブにされ、送信バッフア回
路２２に書き込まれた送信データが、パラレル／シリア
ル変換回路２５に、１バイトずつ送られる。
は、内部データ・アドレスバス１０を介して、送信デー
タを所定バイトずつ、この例では４バイトずつ送信バッ
ファ回路２２に送る。送信バッファ回路２２には、送ら
れてきた送信データが書き込まれる。送信バッファ回路
２２に４バイト分の送信データが書き込まれると、送信
バッフア回路２２がアクティブにされ、送信バッフア回
路２２に書き込まれた送信データが、パラレル／シリア
ル変換回路２５に、１バイトずつ送られる。
【００１７】パラレル／シリアル変換回路２５は、ポー
トレートジェネレータ２４から送られてくる送信クロッ
クに基づいて、パラレル／シリアル変換を行い、変換後
の送信データを１ビットずつ送受信切替え回路２６に送
る。送受信切替え回路２６はパラレル／シリアル変換回
路２５から送られてきた送信データをＩＣカード３０に
送る。
トレートジェネレータ２４から送られてくる送信クロッ
クに基づいて、パラレル／シリアル変換を行い、変換後
の送信データを１ビットずつ送受信切替え回路２６に送
る。送受信切替え回路２６はパラレル／シリアル変換回
路２５から送られてきた送信データをＩＣカード３０に
送る。
【００１８】デジタル放送受信機側のＣＰＵは、送信バ
ッファ回路２２に最終データ（１〜４バイト）を送った
ときに、切替え通知回路２３に、その旨を知らせる。切
替え通知回路２３は、デジタル放送受信機側のＣＰＵか
ら最終データを送った旨が通知されたときには、送信バ
ッファ回路２２に最終データ書き込み完了信号を出力す
る。
ッファ回路２２に最終データ（１〜４バイト）を送った
ときに、切替え通知回路２３に、その旨を知らせる。切
替え通知回路２３は、デジタル放送受信機側のＣＰＵか
ら最終データを送った旨が通知されたときには、送信バ
ッファ回路２２に最終データ書き込み完了信号を出力す
る。
【００１９】送信バッファ回路２２は、最終データ書き
込み完了信号を受信すると、書き込まれている送信デー
タが最終のデータであることを認識する。そして、送信
バッファ回路２２は、書き込まれている送信データの最
終データ（１バイト）をパラレル／シリアル変換回路２
５に送ったときに、送信完了信号をパラレル／シリアル
変換回路２５に出力する。
込み完了信号を受信すると、書き込まれている送信デー
タが最終のデータであることを認識する。そして、送信
バッファ回路２２は、書き込まれている送信データの最
終データ（１バイト）をパラレル／シリアル変換回路２
５に送ったときに、送信完了信号をパラレル／シリアル
変換回路２５に出力する。
【００２０】パラレル／シリアル変換回路２５は、送信
完了信号を受信すると、送られてきた送信データが最終
の送信データであることを認識する。そして、パラレル
／シリアル変換回路２５は、最終１バイト分の送信デー
タをパラレル／シリアル変換した後、最終１ビットのデ
ータを送受信切替え回路２６に送ったときに、最終デー
タ送信完了信号を送受信切替え回路２６に出力する。
完了信号を受信すると、送られてきた送信データが最終
の送信データであることを認識する。そして、パラレル
／シリアル変換回路２５は、最終１バイト分の送信デー
タをパラレル／シリアル変換した後、最終１ビットのデ
ータを送受信切替え回路２６に送ったときに、最終デー
タ送信完了信号を送受信切替え回路２６に出力する。
【００２１】送受信切替え回路２６は、最終データ送信
完了信号に基づいて、送受信モードを受信モードに切り
替える。
完了信号に基づいて、送受信モードを受信モードに切り
替える。
【００２２】このＩＣカードインタフェイス回路では、
図２に示すように、パラレル／シリアル変換回路２５に
よって最終データがパラレル／シリアル変換された時点
ｔ１とぼぼ同時に、送受信切替え回路２６の送受信モー
ドが切り替えられる。
図２に示すように、パラレル／シリアル変換回路２５に
よって最終データがパラレル／シリアル変換された時点
ｔ１とぼぼ同時に、送受信切替え回路２６の送受信モー
ドが切り替えられる。
【００２３】
【発明の効果】この発明によれば、ソフトウエアの負荷
の軽減化が図れるとともに、正確なタイミングで送受信
の切り替えが行えるようになる。
の軽減化が図れるとともに、正確なタイミングで送受信
の切り替えが行えるようになる。
【図１】デジタル放送受信機のＩＣカードインタフェイ
ス回路の構成を示すブロック図である。
ス回路の構成を示すブロック図である。
【図２】送受信モードの切替えタイミングを示すタイム
チャートである。
チャートである。
【図３】従来のＩＣカードインタフェイス回路における
送受信モードの切替えタイミングを示すタイムチャート
である。
送受信モードの切替えタイミングを示すタイムチャート
である。
２０ ＩＣカードインタフェイス回路 ２１ 通信制御回路 ２２ 送信バッファ回路 ２３ 切替え通知回路 ２４ ポートレートジェネレータ ２５ パラレル／シリアル変換回路 ２６ 送受信切替え回路 ３０ ＩＣカード
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０４Ｌ 25/02 Ｈ０４Ｌ 25/02 Ｒ ５Ｋ０３４ Ｈ０４Ｎ 5/44 Ａ Ｈ０４Ｎ 5/44 7/16 Ｚ 7/16 Ｈ０４Ｌ 13/00 ３０９Ｃ Ｆターム(参考） 5B058 CA23 KA21 5B077 AA04 AA13 AA32 AA41 MM02 NN02 5C025 DA01 5C064 BA01 BB05 BC17 BC22 BD01 BD07 5K029 AA01 DD04 DD13 GG07 HH01 5K034 AA06 AA07 CC05 CC07 FF02 HH01 HH02 HH35 HH46 MM06
Claims (1)
- 【請求項１】 制御機器本体とＩＣカードとを接続する
半２重通信方式のシリアルインタフェイス回路におい
て、 送受信モードを切り替える送受信切替え回路、 送信モード時において、制御機器本体から所定バイト数
ずつ送られてくる送信データが書き込まれ、かつ所定バ
イト数の送信データが書き込まれると、順次書き込まれ
た送信データを出力していく送信バッファ回路、および
送信バッファ回路から出力された送信データをパラレル
／シリアル変換して１ビットずつ送受信切替え回路に出
力するパラレル／シリアル変換回路を備えており、 制御機器本体からの指令に基づいて、送信バッファ回路
は、書き込まれている送信データが最終送信データであ
ることを認識し、最終の送信データをパラレル／シリア
ル変換回路に送信したときに、送信完了信号をパラレル
／シリアル変換回路に出力し、 パラレル／シリアル変換回路は、送信完了信号に基づい
て、送られてきた送信データが最終の送信データである
ことを認識し、この最終の送信データをパラレル／シリ
アル変換した後、最終１ビット分のデータを送受信切替
え回路に送ったときに、最終データ送信完了信号を送受
信切替え回路に出力し、 送受信切替え回路は、最終データ送信完了信号に基づい
て、送受信モードを受信モードに切り替えることを特徴
とするシリアルインタフェイス回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26448799A JP2001094438A (ja) | 1999-09-17 | 1999-09-17 | シリアルインタフェイス回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26448799A JP2001094438A (ja) | 1999-09-17 | 1999-09-17 | シリアルインタフェイス回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001094438A true JP2001094438A (ja) | 2001-04-06 |
Family
ID=17403932
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26448799A Pending JP2001094438A (ja) | 1999-09-17 | 1999-09-17 | シリアルインタフェイス回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001094438A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009110335A (ja) * | 2007-10-31 | 2009-05-21 | Renesas Technology Corp | 半導体装置及びデータ処理システム |
-
1999
- 1999-09-17 JP JP26448799A patent/JP2001094438A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009110335A (ja) * | 2007-10-31 | 2009-05-21 | Renesas Technology Corp | 半導体装置及びデータ処理システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20080263243A1 (en) | Specialized universal serial bus controller | |
| EP0827062A1 (en) | Electronic apparatus and operation mode controlling method therefor | |
| US6665810B1 (en) | Interface controller that controls the rate at which data is transfer based on the destination address of the data | |
| CN103650401A (zh) | 一种移动终端内部通信方法 | |
| JP2003069603A (ja) | パケット通信制御装置 | |
| JPH10229410A (ja) | データ処理装置、電子機器および通信システム | |
| JPS6214865B2 (ja) | ||
| JP2001094438A (ja) | シリアルインタフェイス回路 | |
| JP2834094B2 (ja) | 調歩同期式通信装置 | |
| JPH0642690B2 (ja) | パケット信号の伝送方式 | |
| JP2578773B2 (ja) | シリアルデ−タ転送装置 | |
| JPH08179893A (ja) | 情報処理装置 | |
| KR100239056B1 (ko) | 메모리를 이용한 채널 처리 방법 | |
| KR100427764B1 (ko) | 서로 다른 데이터 버스를 가지는 디바이스들의 정합 장치 | |
| JP5920370B2 (ja) | 電子制御装置 | |
| JP2002259324A (ja) | データ処理装置 | |
| JPH02149049A (ja) | 通信制御方式 | |
| JPH11146019A (ja) | データ転送装置 | |
| JP2002185466A (ja) | パケット送受信装置 | |
| JP2007102493A (ja) | シリアル割込み復帰回路 | |
| JPH07319841A (ja) | シリアル制御装置 | |
| JPH1153131A (ja) | 印刷装置 | |
| JPH0477940B2 (ja) | ||
| JP2002281039A (ja) | パケット送受信装置 | |
| JPH0722284B2 (ja) | 通信制御装置 |