JPH11146019A - データ転送装置 - Google Patents
データ転送装置Info
- Publication number
- JPH11146019A JPH11146019A JP9308393A JP30839397A JPH11146019A JP H11146019 A JPH11146019 A JP H11146019A JP 9308393 A JP9308393 A JP 9308393A JP 30839397 A JP30839397 A JP 30839397A JP H11146019 A JPH11146019 A JP H11146019A
- Authority
- JP
- Japan
- Prior art keywords
- length
- buffer
- reception
- data
- fixed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Computer And Data Communications (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】
【課題】 ネットワークに接続して使用される通信装置
において、通信用メモリバッファの効率的な使用と、バ
ッファ管理のためのＣＰＵ負荷の軽減を目的とする。 【解決手段】 通信処理部２０１は、固定長バッファポ
インタ２０２と、可変長バッファポインタ２０３と、比
較回路２０４と、固定長バッファ長２０５と、受信制御
部２０６と、受信カウンタ２０７と、Ｓ／Ｐ変換２１０
と、同期制御２１１と、ＤＭＡ起動信号２１２と、受信
ＦＩＦＯ２１３と、ＤＭＡ書き込みポインタ２１４と、
ＤＭＡコントローラ２１５とで構成されている。受信パ
ケットがいずれのバッファを使用するか判定する手段を
備え、ＣＰＵを介さずに受信バッファの選択が可能であ
る。
において、通信用メモリバッファの効率的な使用と、バ
ッファ管理のためのＣＰＵ負荷の軽減を目的とする。 【解決手段】 通信処理部２０１は、固定長バッファポ
インタ２０２と、可変長バッファポインタ２０３と、比
較回路２０４と、固定長バッファ長２０５と、受信制御
部２０６と、受信カウンタ２０７と、Ｓ／Ｐ変換２１０
と、同期制御２１１と、ＤＭＡ起動信号２１２と、受信
ＦＩＦＯ２１３と、ＤＭＡ書き込みポインタ２１４と、
ＤＭＡコントローラ２１５とで構成されている。受信パ
ケットがいずれのバッファを使用するか判定する手段を
備え、ＣＰＵを介さずに受信バッファの選択が可能であ
る。
Description
【０００１】
【発明の属する技術分野】本発明は、ネットワークに接
続して使用される通信装置に関する。
続して使用される通信装置に関する。
【０００２】
【従来の技術】パケット長が可変の通信プロトコルにお
いては、パケットの受信が完了しないとパケット長が判
明しない。そのため、受信のために用意しなければなら
ないデータバッファは、最大パケット長のサイズが必要
となる。
いては、パケットの受信が完了しないとパケット長が判
明しない。そのため、受信のために用意しなければなら
ないデータバッファは、最大パケット長のサイズが必要
となる。
【０００３】図３は、従来のデータ転送装置の構成図で
ある。図３に示すように、従来のデータ転送装置は、プ
ロトコル処理を行うＣＰＵ３０１と、受信データを格納
するためのメインメモリ３０２上の通信バッファ３０３
と、通信制御部３０４と専用メモリ３０５とを備えてい
る。
ある。図３に示すように、従来のデータ転送装置は、プ
ロトコル処理を行うＣＰＵ３０１と、受信データを格納
するためのメインメモリ３０２上の通信バッファ３０３
と、通信制御部３０４と専用メモリ３０５とを備えてい
る。
【０００４】従来のデータ転送装置では、受信データは
一旦、通信制御部３０４の専用メモリ３０５に格納し、
受信完了後、ＣＰＵ３０１または、通信制御部３０４の
ＤＭＡ転送機能で、メインメモリ３０２上の通信バッフ
ァ３０３に転送を行うことで、パケット長の管理を行
い、通信バッファの効率的な使用を実現した。また、専
用メモリ３０５を持たないデータ転送装置においては、
受信時は、最大パケット長の受信バッファを用意し、受
信完了後、受信データ長が最大パケット長より小さい場
合は、未使用の領域については、次の受信パケットのた
めにバッファ領域の解放を行うといった可変長バッファ
管理方式や、また、常に、最大パケット長の固定長バッ
ファで管理するといったバッファ管理方式を行ってい
た。
一旦、通信制御部３０４の専用メモリ３０５に格納し、
受信完了後、ＣＰＵ３０１または、通信制御部３０４の
ＤＭＡ転送機能で、メインメモリ３０２上の通信バッフ
ァ３０３に転送を行うことで、パケット長の管理を行
い、通信バッファの効率的な使用を実現した。また、専
用メモリ３０５を持たないデータ転送装置においては、
受信時は、最大パケット長の受信バッファを用意し、受
信完了後、受信データ長が最大パケット長より小さい場
合は、未使用の領域については、次の受信パケットのた
めにバッファ領域の解放を行うといった可変長バッファ
管理方式や、また、常に、最大パケット長の固定長バッ
ファで管理するといったバッファ管理方式を行ってい
た。
【０００５】
【発明が解決しようとする課題】しかしながら、上記従
来のデータ転送装置においては、受信専用のメモリを備
えた構成の場合には、メインメモリとは別の専用のメモ
リを用意しなければならないという問題があった。
来のデータ転送装置においては、受信専用のメモリを備
えた構成の場合には、メインメモリとは別の専用のメモ
リを用意しなければならないという問題があった。
【０００６】また、可変長バッファ管理方式の場合はＣ
ＰＵの負荷が大きくなり、固定長バッファ管理方式の場
合は、データの転送確認等の制御パケットのような短い
サイズ（通常１６〜３２バイト以下）のパケットの場
合、通信バッファの断片化が発生するといった問題があ
った。
ＰＵの負荷が大きくなり、固定長バッファ管理方式の場
合は、データの転送確認等の制御パケットのような短い
サイズ（通常１６〜３２バイト以下）のパケットの場
合、通信バッファの断片化が発生するといった問題があ
った。
【０００７】
【課題を解決するための手段】上記課題を解決するため
に本発明のデータ転送装置は、受信バッファとして、制
御パケット用の短いサイズの固定長バッファと、それ以
外の最大パケット長のパケットが受信可能な可変長バッ
ファを用意し、通信制御部では、受信パケットの長さに
応じて、この２種類のバッファのいずれかが選択される
ように構成したことを特徴とするものである。
に本発明のデータ転送装置は、受信バッファとして、制
御パケット用の短いサイズの固定長バッファと、それ以
外の最大パケット長のパケットが受信可能な可変長バッ
ファを用意し、通信制御部では、受信パケットの長さに
応じて、この２種類のバッファのいずれかが選択される
ように構成したことを特徴とするものである。
【０００８】この構成により、専用メモリを用意する必
要がなくなり、また、ＣＰＵ負荷の軽減とメモリの断片
化の発生を抑止することができる。
要がなくなり、また、ＣＰＵ負荷の軽減とメモリの断片
化の発生を抑止することができる。
【０００９】
【発明の実施の形態】本発明の請求項１に記載の発明
は、通信パケット長が可変の通信プロトコルを処理する
通信装置において、通信バッファは、データの送達確認
等を行うためのパケットを記憶するための固定長バッフ
ァと、データそのものを送受信するための最大パケット
長と同じ長さのパケットを記憶するための可変長バッフ
ァを有することを特徴とするデータ転送装置であって、
通信プロトコルにおいては、そのほとんどのパケット
は、データ転送に伴う最大パケット長のパケットとその
送達確認等で必要となる１６〜３２バイト以下の短い制
御パケットで構成されることから、制御パケット用は短
い固定長バッファを使用することで、メモリの断片化を
抑止することができる。
は、通信パケット長が可変の通信プロトコルを処理する
通信装置において、通信バッファは、データの送達確認
等を行うためのパケットを記憶するための固定長バッフ
ァと、データそのものを送受信するための最大パケット
長と同じ長さのパケットを記憶するための可変長バッフ
ァを有することを特徴とするデータ転送装置であって、
通信プロトコルにおいては、そのほとんどのパケット
は、データ転送に伴う最大パケット長のパケットとその
送達確認等で必要となる１６〜３２バイト以下の短い制
御パケットで構成されることから、制御パケット用は短
い固定長バッファを使用することで、メモリの断片化を
抑止することができる。
【００１０】また、請求項２に記載の発明は、請求項１
に記載の発明において、固定長バッファと可変長バッフ
ァそれぞれへのポインタを管理し、前記それぞれのバッ
ファへのデータ転送を、前記ポインタ管理部を用いてＤ
ＭＡ転送により行う通信処理部を有することを特徴とす
るデータ転送装置であって、通信制御部で、可変長バッ
ファへのポインタと固定長バッファへのポインタを管理
し、ＤＭＡを用いることで、ＣＰＵを介さずに、任意の
バッファへのデータ転送ができることを可能にしたもの
である。
に記載の発明において、固定長バッファと可変長バッフ
ァそれぞれへのポインタを管理し、前記それぞれのバッ
ファへのデータ転送を、前記ポインタ管理部を用いてＤ
ＭＡ転送により行う通信処理部を有することを特徴とす
るデータ転送装置であって、通信制御部で、可変長バッ
ファへのポインタと固定長バッファへのポインタを管理
し、ＤＭＡを用いることで、ＣＰＵを介さずに、任意の
バッファへのデータ転送ができることを可能にしたもの
である。
【００１１】また、請求項３に記載の発明は、請求項２
に記載の発明において、通信処理部は、固定長バッファ
以上のサイズの受信ＦＩＦＯと、受信データ長を管理で
きる受信データカウンタを内蔵し、データの受信完了時
または受信ＦＩＦＯのスレッシュホールド数のデータ受
信時、受信データカウンタの値によって、固定長バッフ
ァと可変長バッファいずれかのポインタを選択する手段
を有することを特徴とするデータ転送装置であって、受
信したパケットがいずれのバッファを使用するか判定す
る手段を備えたものであり、ＣＰＵを介さずに、任意の
バッファの選択ができることを可能にしたものである。
に記載の発明において、通信処理部は、固定長バッファ
以上のサイズの受信ＦＩＦＯと、受信データ長を管理で
きる受信データカウンタを内蔵し、データの受信完了時
または受信ＦＩＦＯのスレッシュホールド数のデータ受
信時、受信データカウンタの値によって、固定長バッフ
ァと可変長バッファいずれかのポインタを選択する手段
を有することを特徴とするデータ転送装置であって、受
信したパケットがいずれのバッファを使用するか判定す
る手段を備えたものであり、ＣＰＵを介さずに、任意の
バッファの選択ができることを可能にしたものである。
【００１２】以下、本発明の実施の形態を、図１と図２
を用いて詳細に説明する。 （実施の形態１）図１は、本発明の一実施の形態におけ
る通信バッファの構成図であり、図２は同実施の形態に
おける通信処理部の構成図である。
を用いて詳細に説明する。 （実施の形態１）図１は、本発明の一実施の形態におけ
る通信バッファの構成図であり、図２は同実施の形態に
おける通信処理部の構成図である。
【００１３】図１に示すように、受信バッファ１０１
は、固定長バッファ１０２と可変長バッファ１０３とで
構成されている。
は、固定長バッファ１０２と可変長バッファ１０３とで
構成されている。
【００１４】固定長バッファ１０２は、制御パケット等
の短いパケットの受信用のバッファであり、例えば１６
〜３２バイトのサイズの固定長の配列で構成する。これ
により、アドレスの管理、使用中の有無等の管理を容易
に行うことができる。
の短いパケットの受信用のバッファであり、例えば１６
〜３２バイトのサイズの固定長の配列で構成する。これ
により、アドレスの管理、使用中の有無等の管理を容易
に行うことができる。
【００１５】また、可変長バッファ１０３は、その他の
パケットの受信用バッファであり、必要に応じて、未使
用領域の解放を行うことができる。
パケットの受信用バッファであり、必要に応じて、未使
用領域の解放を行うことができる。
【００１６】次に、図２に示すように、通信処理部２０
１は、固定長バッファポインタ２０２と、可変長バッフ
ァポインタ２０３と、比較回路２０４と、固定長バッフ
ァ長２０５と、受信制御部２０６と、受信カウンタ２０
７と、Ｓ／Ｐ変換（シリアル／パラレル変換）２１０
と、同期制御２１１と、ＤＭＡ起動信号２１２と、受信
ＦＩＦＯ２１３と、ＤＭＡ書き込みポインタ２１４と、
ＤＭＡコントローラ２１５とで構成されている。
１は、固定長バッファポインタ２０２と、可変長バッフ
ァポインタ２０３と、比較回路２０４と、固定長バッフ
ァ長２０５と、受信制御部２０６と、受信カウンタ２０
７と、Ｓ／Ｐ変換（シリアル／パラレル変換）２１０
と、同期制御２１１と、ＤＭＡ起動信号２１２と、受信
ＦＩＦＯ２１３と、ＤＭＡ書き込みポインタ２１４と、
ＤＭＡコントローラ２１５とで構成されている。
【００１７】通信制御部２０１は、同期制御２１１でパ
ケットの受信完了の検出をするかまたは、受信制御部２
０６でＦＩＦＯ２１３のスレッシュホールド以上のデー
タを受信するとＤＭＡ起動信号２１２を駆動し、ＤＭＡ
コントローラ２１５の動作を開始する。その際に、ＤＭ
Ａコントローラ２１５は、ＤＭＡのデータ転送開始アド
レスとして、比較回路２０４で固定長バッファ長２０５
と受信カウンタ２０７の比較を行い、受信カウンタ２０
７が固定長バッファ長２０５よりも大きい場合は可変長
バッファポインタ２０３をＤＭＡ書き込みポインタ２１
４に格納し、また、受信カウンタ２０７が固定長バッフ
ァ長２０５以下の場合、固定長バッファポインタ２０２
をＤＭＡ書き込みポインタ２１４に格納して、データ転
送を開始する。
ケットの受信完了の検出をするかまたは、受信制御部２
０６でＦＩＦＯ２１３のスレッシュホールド以上のデー
タを受信するとＤＭＡ起動信号２１２を駆動し、ＤＭＡ
コントローラ２１５の動作を開始する。その際に、ＤＭ
Ａコントローラ２１５は、ＤＭＡのデータ転送開始アド
レスとして、比較回路２０４で固定長バッファ長２０５
と受信カウンタ２０７の比較を行い、受信カウンタ２０
７が固定長バッファ長２０５よりも大きい場合は可変長
バッファポインタ２０３をＤＭＡ書き込みポインタ２１
４に格納し、また、受信カウンタ２０７が固定長バッフ
ァ長２０５以下の場合、固定長バッファポインタ２０２
をＤＭＡ書き込みポインタ２１４に格納して、データ転
送を開始する。
【００１８】この構成によれば、固定長バッファと可変
長バッファを受信パケットサイズに応じて任意に切り替
えて使用することができ、効率的なバッファ管理を実現
することができる。
長バッファを受信パケットサイズに応じて任意に切り替
えて使用することができ、効率的なバッファ管理を実現
することができる。
【００１９】
【発明の効果】以上詳述したように、本発明によれば、
通信用の専用メモリを追加することなく効率的なメモリ
管理を実現できる。
通信用の専用メモリを追加することなく効率的なメモリ
管理を実現できる。
【図１】本発明の一実施の形態における受信バッファの
構成図
構成図
【図２】同実施の形態における通信処理部の構成図
【図３】従来のデータ転送装置の構成図
１０１ 受信バッファ １０２ 固定長バッファ １０３ 可変長バッファ ２０１ 通信制御部 ２０２ 固定長バッファポインタ ２０３ 可変長バッファポインタ ２０４ 比較回路 ２０５ 固定長バッファ長 ２０６ 受信制御部 ２０７ 受信カウンタ ２１０ Ｓ／Ｐ変換 ２１１ 同期制御 ２１２ ＤＭＡ起動信号 ２１３ 受信ＦＩＦＯ ２１４ ＤＭＡ書き込みポインタ ２１５ ＤＭＡコントローラ
Claims (3)
- 【請求項１】通信パケット長が可変の通信プロトコルを
処理する通信装置において、通信バッファは、データの
送達確認等を行うためのパケットを記憶するための固定
長バッファと、データそのものを送受信するための最大
パケット長と同じ長さのパケットを記憶するための可変
長バッファを有することを特徴とするデータ転送装置。 - 【請求項２】固定長バッファと可変長バッファそれぞれ
へのポインタを管理し、前記それぞれのバッファへのデ
ータ転送を、前記ポインタ管理部を用いてＤＭＡ転送に
より行う通信処理部を有することを特徴とする請求項１
に記載のデータ転送装置。 - 【請求項３】通信処理部は、固定長バッファ以上のサイ
ズの受信ＦＩＦＯと、受信データ長を管理できる受信デ
ータカウンタを内蔵し、データの受信完了時または受信
ＦＩＦＯのスレッシュホールド数のデータ受信時、受信
データカウンタの値によって、固定長バッファと可変長
バッファいずれかのポインタを選択する手段を有するこ
とを特徴とする請求項２に記載のデータ転送装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9308393A JPH11146019A (ja) | 1997-11-11 | 1997-11-11 | データ転送装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9308393A JPH11146019A (ja) | 1997-11-11 | 1997-11-11 | データ転送装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11146019A true JPH11146019A (ja) | 1999-05-28 |
Family
ID=17980532
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9308393A Pending JPH11146019A (ja) | 1997-11-11 | 1997-11-11 | データ転送装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11146019A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012099891A (ja) * | 2010-10-29 | 2012-05-24 | Yokogawa Electric Corp | データ受信装置 |
| US10489322B2 (en) | 2018-03-13 | 2019-11-26 | Fujitsu Limited | Apparatus and method to improve performance in DMA transfer of data |
-
1997
- 1997-11-11 JP JP9308393A patent/JPH11146019A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012099891A (ja) * | 2010-10-29 | 2012-05-24 | Yokogawa Electric Corp | データ受信装置 |
| US10489322B2 (en) | 2018-03-13 | 2019-11-26 | Fujitsu Limited | Apparatus and method to improve performance in DMA transfer of data |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5875352A (en) | Method and apparatus for multiple channel direct memory access control | |
| EP0753817B1 (en) | Method and apparatus for data communication | |
| US7193993B2 (en) | Integrated medium access control device and physical layer device | |
| US6678728B1 (en) | Method and apparatus for automatically loading device status information into a network device | |
| EP0772130A1 (en) | Method and apparatus for transmission and processing of virtual commands | |
| JPH09160870A (ja) | ハードウェアとソフトウェアの間でデータ転送を報告する方法および装置 | |
| US20030101311A1 (en) | Bus system and bus interface for connection to a bus | |
| US5680401A (en) | Method and apparatus for asynchronously segmenting packets of multiple channels into ATM cells | |
| JP3506130B2 (ja) | バッファリング装置及びバッファリング方法 | |
| JPH11146019A (ja) | データ転送装置 | |
| US20130198548A1 (en) | Apparatus and method for saving power of usb device | |
| US6178462B1 (en) | Protocol for using a PCI interface for connecting networks | |
| JPH1049344A (ja) | バッファのビジー制御方式 | |
| JP2546743B2 (ja) | 音声およびデータのためのパケット／高速パケット交換機 | |
| JP3753622B2 (ja) | パケット送受信装置 | |
| JP2953362B2 (ja) | Ｌａｎのスイッチング装置 | |
| JP2002185466A (ja) | パケット送受信装置 | |
| JPH02238752A (ja) | フレーム受信方式 | |
| JPH03233745A (ja) | 送信データ制御方式 | |
| KR100502610B1 (ko) | Ａｔｍ셀 타이머 장치, 그 제어방법 및 그를 갖는기지국/제어국 정합 장치 | |
| CN117331689A (zh) | 数据处理方法、网卡及计算设备 | |
| KR100427764B1 (ko) | 서로 다른 데이터 버스를 가지는 디바이스들의 정합 장치 | |
| JP2004129129A (ja) | 通信制御回路、通信制御装置、マイクロコンピュータ及び電子機器 | |
| JPS59205848A (ja) | 優先制御方式 | |
| JP2004164067A (ja) | 受信装置 |