JP3506130B2 - バッファリング装置及びバッファリング方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はバッファリング装置
及びバッファリング方法に係り、特に入力データが複数
のデータ長で到着し、それぞれが転送先アドレス情報を
保有し、また出力データは複数のデータバス幅を混在可
能な通信システムにおいて、入力データをバッファリン
グするバッファリング装置及びバッファリング方法に関
する。

【０００２】

【従来の技術】従来、有線通信、無線通信等における一
般的な通信機器における通信手段は、通常、図８に示す
構成をとることが多い。同図において、通信手段１は一
般的な通信データとして入力端から入力されたデータ
を、入力インタフェース手段２を経由し、通信制御手段
３により制御しながらバッファリング手段４に供給して
バッファリングし、更にプロトコル変換手段５によりプ
ロトコル変換処理を施した後、バッファリング手段４か
ら取り出して出力インタフェース手段６を経由して出力
端から出力する。

【０００３】ここで、通信手段（装置）１へのデータの
入力契機は、通信手段１の入力準備が不完全のまま発生
（データ到着）する場合があり、入力準備が整うまでの
間データを保持（バッファリング）する必要がある。そ
こで、上記のバッファリング手段４は、通信手段１の入
力準備が整うまでの間入力データを一時保持（バッファ
リング）して、その速度緩衝を行う。このバッファリン
グ手段４は、システムの構成により大きなバッファリン
グを必要とするものからプロトコル変換等をかけずに単
に信号を通過させる単純なものまで存在する。

【０００４】図９は従来のバッファリング装置の一例の
構成図を示す。同図において、バッファリング装置１０
は図８のバッファリング手段４を実現する装置で、ｎ個
のファーストイン・ファーストアウトバッファ（ＦＩＦ
Ｏ：First In First Out）等により構成されたバッファ
手段１１と、バッファ制御手段１２とから構成されてい
る。バッファ制御手段１２はバッファ手段１１の書き込
み動作を制御するバッファライト制御手段１３と、バッ
ファ手段１１の読み出し動作を制御するバッファリード
制御手段１４と、バッファライト制御手段１３及びバッ
ファリード制御手段１４を制御するバッファアクセス制
御手段１５とから構成されている。

【０００５】また、バッファリング装置１０の外部に
は、入力制御手段１６、出力制御手段１７、アドレス管
理手段１８及びアドレス制御手段１９が設けられてい
る。入力制御手段１６は図１０に示すように、入力アド
レス検知手段１６１、入力アドレス通知手段１６２、入
力信号制御手段１６３及びバッファライト要求制御手段
１６４を有する構成とされている。また、出力制御手段
１７は、図１１に示すように、バッファリード要求制御
手段１７１、出力アドレス制御手段１７２、出力信号制
御手段１７３及びバス幅制御手段１７４を有する構成と
されている。

【０００６】また、アドレス管理手段１８は、図１２に
示すように、アドレス入力手段１８１とアドレス通知手
段１８２を有する構成とされており、アドレス制御手段
１９はアドレス指定インタフェース手段１９１を有す
る。アドレス制御手段１９は、ＤＭＡ等を用いる場合を
想定してアドレス情報が外部の中央処理装置（ＣＰＵ）
等のプロセッサで別途管理される状態の場合に存在す
る。アドレス指定インタフェース手段１９１は、外部か
らアドレス指定を受け、直接的に又は間接的にアドレス
管理手段１８にアクセスする。また、バッファ手段１１
は、図１３に示すように、バッファ（ＢＵＦ）に対する
ライトポインタ（ＢＵＦＷＰ）及びリードポインタ（Ｂ
ＵＦＲＰ）を用いて、単純にデータをバッファに格納す
る操作を連続させ、一連のデータ群を格納する。

【０００７】次に、従来のバッファリング装置１０の動
作の概略を説明する。外部から入力制御手段１６に対し
てフレーム、パケット等の、ある一連のデータ群が到着
すると、入力制御手段１６は入力データ群をバッファ制
御手段１２に転送する。バッファ制御手段１２は、主に
バッファ手段１１へのライト制御及びリード制御を司
り、入力データ群をバッファ手段１１に順に書き込んで
格納する。

【０００８】出力側の準備が整うと、バッファ制御手段
１２により出力のための処理が開始され、バッファ手段
１１から一連のデータ群を読み出して、出力制御手段１
７を経由して出力する。一連のデータ出力の際、出力制
御手段１７は出力するバス幅を選択し、必要なデータ幅
に分割若しくは統合して出力する。

【０００９】ここで、バッファリング装置１０への入力
側のバスが時分割によりアドレスを含むアドレスデータ
バスである場合、入力制御手段１６はバス上からアドレ
ス情報を分離し、アドレス管理手段１８にアドレスを通
知する。アドレス管理手段１８は、アドレスを保持し、
一連のデータ群の出力時に合わせてアドレス情報をバッ
ファアクセス制御手段１５へ出力する。従来は並列に配
置されるバッファの構成が単純であるため、アドレス管
理手段１８は、入力されたアドレスをそのまま出力時点
まで保持する機能を有している。

【００１０】また、従来はバッファからの出力の要求を
外部から受けると、その要求に従ってバッファからデー
タを取り出す構成が通常であるが、このデータの読み出
し開始の条件はバッファに必要データ長が格納済みであ
ることである。ここで、この格納済みかどうかのチェッ
クは、バッファ並列数の分をそれぞれ対象としている。

【００１１】また、従来のバッファリング装置の他の例
として、特許第２６４２６５２号（特開平１−１９８１
４３号）公報に開示されているバッファリング装置が知
られている。この従来のバッファリング装置では、不定
タイミングで到着する入力パケットデータのゆらぎを吸
収して、一定タイミングの出力データを送出するバッフ
ァにおいて、第１及び第２のバッファを含み、これらの
バッファがその入力側及び出力側で交互に切り替え可能
なダブルバッファと、このダブルバッファ内のデータ容
量を監視し、１パケットのデータ出力期間を最短切り替
え単位期間として前記ダブルバッファの切り替えを制御
するバッファ制御部と、前記ダブルバッファの入力側に
設けられ、前記入力パケットデータをバッファリングす
るＦＩＦＯと、前記バッファ制御部による前記バッファ
の切り替えに応じて前記ＦＩＦＯから前記ダブルバッフ
ァへのデータ転送を制御するＦＩＦＯ制御部とを有する
構成であり、かかる構成により、不定タイミングで到着
するパケットデータのゆらぎを吸収すると共に、１つの
パケットデータが複数のバッファに分割されて蓄積され
ることを防止するようにしたものである。

【００１２】

【発明が解決しようとする課題】しかるに、従来のバッ
ファリング装置では、次のような課題がある。まず、第
一に、バッファリング装置がバス幅選択手段と完全に分
離された実装例が多く、実装形態により処理の最適化が
困難であるという課題がある。すなわち、図８の通信手
段１内において、通信制御手段３とプロトコル変換手段
４による制御の下で、どの処理に分岐させるかを決定
し、その処理に必要なバス幅を選択するバス幅選択手段
は、処理時間差の吸収を目的として速度緩衝を行うため
のもので、単位時間当たりに一度に処理できる能力を高
めるためにバス幅変換を行う。

【００１３】なお、このバス幅選択手段は、例えば特開
平５−２６５９４０号公報に開示されている構成、すな
わち、非同期型バッファメモリとデータ幅変換バッファ
群が１つになったモジュールにおいて、複数入力の８ビ
ットをいくつか組み合わせ、出力が３２ビット（又は３
２ビット以下）に対してのバス幅変換を行う構成で実現
することができる。

【００１４】ここで、例えば、実時間（リアルタイム）
処理が必要な場合、１バイトの入力データが１クロック
毎にあった例を考えると、装置（通信手段１）内部の処
理が１バイトに２クロックかかっていると処理が追い付
かず、入力データが溢れて処理が破綻する。そこで、装
置（通信手段１）内部を例えば１クロックで２バイト処
理できるよう処理方法及びバス幅を変換することによ
り、入力データと見かけ上同じ速度を実現できる。バス
幅選択手段は、このバス幅変換を行う手段であるが、従
来はバッファリング装置と完全に分離されているので、
バッファのバス幅及び出力バス幅の最適変換処理が困難
である。

【００１５】従来装置の第二の課題は、バッファリング
装置１０がアドレス管理手段１８と完全に分離されてい
るため、複数のデータ群を同時にバッファリングしてい
る状態で、複数バス幅を持つような場合に非効率的であ
るということである。従来の実現手段に見られるよう
に、従来はバッファ機能とアドレス管理機能を別々の構
成ブロックに分割し、純粋なバッファとＤＭＡのような
純粋なデータ転送とを独立させることが多いが、バス幅
毎の信号線管理であるので、共通的に制御が可能になる
信号線も別々に管理することになり、非効率的である。

【００１６】従来装置の第三の課題は、バッファ手段１
１のバッファや特許第２６４２６５２号公報に開示され
ているバッファリング装置におけるダブルバッファが、
最大格納データ長に関して固定的に存在し、複数の最大
固定長のバッファから選択して一連のデータ群を取り出
す物理構造的なバッファ構築に問題があるということで
ある。例えば、従来のバッファリング装置で多用される
ような最大データ長が固定のバッファをいくつか用意す
る場合、あるデータ群が最大データ長に達しない場合も
それ以外の部分を別なデータ群に割り当てることができ
ない。

【００１７】本発明は以上の点に鑑みなされたもので、
本発明の第一の目的は、バッファ機能とバス幅選択機能
を統合的に扱うことにより、処理の最適化を実現し得る
バッファリング装置及びバッファリング方法を提供する
ことにある。

【００１８】また、本発明の第二の目的は、複数のバス
幅に係る制御線など共通的に制御が可能になる信号線を
統合的に扱うことにより、バス幅毎の信号線管理ではな
く、出力データ群毎の信号線管理を可能とし得るバッフ
ァリング装置及びバッファリング方法を提供することに
ある。

【００１９】更に、本発明の第三の目的は、特許第２６
４２６５２号に開示されているバッファリング装置にお
けるダブルバッファの概念自体をＦＩＦＯで構築するこ
とによりバッファの段数を削減すると共に、２つのバッ
ファの並列型で２つのデータ群のみを取り扱うのではな
く、データ長に対して比較的柔軟なバッファ長の扱いを
実現することにより、ある瞬間について一連のデータ群
を複数格納し得るバッファリング装置及びバッファリン
グ方法を提供することにある。

【００２０】

【課題を解決するための手段】上記の目的を達成するた
め、第１の発明は、一連のデータ群が時系列的に合成さ
れて複数入力され、各一連のデータ群の区切りを検知す
ると共に、入力バス上のアドレス情報を分離する入力制
御手段と、複数のバッファから構成されたバッファ手段
と、入力制御手段から転送されてきた各一連のデータ群
を、区切り情報に基づきバッファ手段の各バッファに書
き込み、書き込んだ一連のデータ群を読み出すバッファ
制御手段と、入力制御手段から入力されたアドレス情報
を、バッファ手段に書き込む各一連のデータ群に対応さ
せて保持し、バッファ手段から一連のデータ群を読みだ
す出力時は、アドレス要求を受けて保持しているアドレ
スを取り出してバッファ制御手段へ出力するアドレス管
理手段と、外部からの読み出し要求に応答して、アドレ
ス管理手段にアドレス通知を要求してアドレス管理手段
から入力されたアドレス情報を外部へ出力すると共に、
バッファ制御手段を制御してバッファ手段からデータ群
を読み出させ、読み出されたデータ群のバス幅を分割又
は合成して複数の互いに異なるバス幅の出力バスのうち
要求されたバス幅の出力バスへ選択出力する出力制御手
段とを有する構成としたものである。

【００２１】この発明では、バッファ制御手段と出力制
御手段をバッファリング装置内に有して統合的な処理が
行えるようにしたため、一度のアクセスでバッファ手段
からデータバスのバス幅以上のデータを読み出すことが
できる。

【００２２】また、本発明では、バス幅毎の信号線管理
ではなく、アドレス管理手段がアドレス情報を、バッフ
ァ手段に書き込む各一連のデータ群に対応させて保持し
て、バッファ手段から出力するデータ群毎の信号線管理
ができる。

【００２３】また、第２の発明は、第１の発明における
バッファ制御手段を、バッファ手段への一連のデータ群
の書き込み時は、一連のデータ群の書き込み毎に群属性
値を更新してバッファ手段及びアドレス管理手段へ通知
すると共に、各データ毎にライトポインタを更新してバ
ッファ手段に書き込みを行い、バッファ手段は、ライト
ポインタの格納位置のバッファにデータを、群属性値
と、格納を示す所定値の格納属性を書き込むことを特徴
とする。この発明では、バッファ手段に格納されている
データ群毎に管理することができ、またバッファ手段の
データ格納状況の管理ができる。

【００２４】また、上記の目的を達成するため、第３の
発明は、第２の発明におけるバッファ制御手段を、バッ
ファ手段からの一連のデータ群の読み出し時は、出力バ
ス幅に応じた所定のバッファポインタ位置のバッファ手
段内のバッファからのデータの読み出しを行い、読み出
し完了時点でバッファの格納属性を空きを示す所定値に
変更する構成としたものである。この発明では、バッフ
ァ手段のデータ群の格納状況を把握することができる。

【００２５】また、上記の目的を達成するため、第４の
発明は、上記のバッファ手段を、一連のデータ群を複数
のバッファのデータ領域に格納すると共に、データ領域
に一対一に対応させて、データ群毎に異なり同一データ
群では同一値の群属性と、格納済みか否かを示す格納属
性を付加して格納する手段であり、出力制御手段は、外
部からの読み出し要求に応答してバッファ手段からバッ
ファ制御手段を介してデータ群の読み出し処理を行わせ
るバッファリード要求制御手段と、アドレス管理手段に
対してアドレス通知を要求してアドレス情報を受け、そ
のアドレス情報を外部へ出力する出力アドレス制御手段
と、バス幅に対応するデータ長の同一群属性のデータが
バッファ手段に格納されているかを群属性と格納属性に
基づき監視するバッファ属性監視手段と、バッファ手段
からのデータ読み出し時に属性値を制御するバッファ属
性制御手段と、バッファ手段からバッファ制御手段を介
して読み出されたバス幅に対応したデータ長の同一群属
性のデータを、出力すべきバス幅の出力バスへ選択出力
するバス幅選択手段とを少なくとも有する構成としたも
のである。

【００２６】この発明では、バッファ手段がデータ群に
その群属性と格納属性とを付加して格納するようにして
いるため、２つのバッファの並列型で２つのデータ群の
みを取り扱うのではなく、データ群のデータ長に対して
比較的柔軟なバッファ長の扱いを実現でき、複数のデー
タ群を並列してバッファ手段に格納することができる。

【００２７】ここで、第５の発明では、上記のバス幅選
択手段を、バッファ手段に格納されている同一群属性の
データ長が、出力バスのバス幅に足りないときには、不
足データ分を補うためのダミーデータをバッファ手段か
ら読み出されたデータ中に挿入して出力することを特徴
とする。

【００２８】また、上記の目的を達成するため、第６の
発明では、アドレス管理手段を、入力制御手段からのア
ドレス情報を取り込むアドレス入力手段と、アドレス入
力手段により取り込まれたアドレスを、バッファ手段に
書き込まれるデータ群と一対一に対応させて、データ群
の群属性及び格納済みか否かを示す格納属性と共にテー
ブル形式で格納するアドレス記憶手段と、出力制御手段
からのアドレスの出力要求を受けてアドレス記憶手段に
記憶されているアドレスを取り出すアドレス選択手段
と、アドレス選択手段により選択されたアドレスを出力
制御手段へ出力するアドレス通知手段とを有する構成と
したものである。

【００２９】また、第７の発明は、アドレス記憶手段
を、リードポインタによるアドレステーブルのアドレス
の読み出しを実行すると共に、読み出されたアドレスに
対応する格納属性をリセットすることを特徴とする。こ
れにより、アドレス記憶手段をバッファ手段の内容と常
に対応させることができる。

【００３０】また、第８の発明は、外部からアドレス指
定を受け、直接的又は間接的にアドレス管理手段にアク
セスするアドレス制御手段を更に有することを特徴とす
る。この発明では、出力アドレスの格納値を外部から制
御することができるので、ＤＭＡ等を用いる場合を想定
してアドレス情報が外部のプロセッサで別途管理される
場合に適用できる。

【００３１】

【発明の実施の形態】次に、本発明の実施の形態につい
て図面と共に説明する。図１は本発明になるバッファリ
ング装置の一実施の形態の構成図を示す。同図におい
て、バッファリング装置２０は図８のバッファリング手
段４を実現する装置で、入力制御手段２１、バッファ制
御手段２２、バッファ手段２３、アドレス管理手段２４
及び出力制御手段２５から構成されており、更に必要に
応じてアドレス制御手段２６が設けられている。バッフ
ァ手段２３は、ｎ個（ｎは２以上の整数）のＦＩＦＯか
らなる。また、バッファ制御手段２２は、バッファ手段
２３の書き込み動作を制御するバッファライト制御手段
２７と、バッファ手段２３の読み出し動作を制御するバ
ッファリード制御手段２８と、バッファライト制御手段
２７及びバッファリード制御手段２８を制御するバッフ
ァアクセス制御手段２９とから構成されている。

【００３２】この実施の形態では、バッファリング装置
２０内に入力制御手段２１、アドレス管理手段２４、出
力制御手段２５及びアドレス制御手段２６が、バッファ
制御手段２２及びバッファ手段２３と共に設けられてい
る。このバッファリング装置２０では、一連のデータ群
が入力されると、入力制御手段２１により入力データを
バッファ制御手段２２に転送し、これによりＦＩＦＯ等
で構成されるバッファ手段２３に対して一連の入力デー
タ群を順に書き込んで格納させる。

【００３３】出力側の準備が整うと、バッファ制御手段
２２により出力のための処理が開始され、バッファ手段
２３から一連のデータ群を読み出して、出力制御手段２
５を経由して出力する。一連のデータの出力の際、出力
制御手段２５は出力するバス幅を選択し、必要なデータ
幅に分割もしくは統合して出力する。

【００３４】ここで、バッファリング装置２０への入力
側のバスが時分割によりアドレスを含むアドレスデータ
バスである場合、入力制御手段２１はバス上からアドレ
ス情報を分離し、アドレス管理手段２４にアドレスを通
知する。アドレス管理手段２４ではアドレスを保持し、
一連のデータ群の出力時に合わせてアドレス情報を出力
する。

【００３５】入力制御手段２１は、図２のブロック図に
示すように、入力アドレス検知手段２１１、データ群検
知手段２１２、入力信号制御手段２１３、入力アドレス
通知手段２１４、データ群通知手段２１５及びバッファ
ライト要求制御手段２１６とから構成されており、図１
０に示した従来の入力制御手段１６に比べて、データ群
検知手段２１２とデータ群通知手段２１５が新たに設け
られている。

【００３６】すなわち、従来の入力制御手段１６では、
データ群の検知は単なるバッファリングの開始や終了の
ための信号でしか存在しなかった。これに対し、この実
施の形態における入力制御手段２１は、データ群を複数
扱うためのデータ群検知手段２１２を積極的に設け、デ
ータ群の区切りを知るための検知信号を入力制御手段２
１内もしくは外部から入力する。ここで得たデータ群の
区切りは、バッファ装置の群属性トグルフラグ、アドレ
ス管理手段２４のアドレス格納契機、出力制御手段２５
でのバッファ格納完了把握等に使用される。

【００３７】なお、上記のデータ群の区切りは、入力単
位によって決定される。ここでは、例えば入力側にＰＣ
カード・カードバス規格による３２ビットマルチプレク
サバスが接続されるものとすると、データ群としては４
バイト×ｎ回の「フレーム」という単位が適用される。
なお、４バイト未満の余剰バイト（例えば、６３バイト
転送長の余り３バイトなど）についても、バイトイネー
ブルにより制御されるため、実質は転送長として１バイ
ト単位の転送が可能である。従って、データ群として
は、４バイト×ｎ回（あるいはｍバイト）などを単位と
する想定入力単位となり、受信フレーム毎、あるいは受
信パケットごとにデータ群の区切りが入る。

【００３８】また、従来のバッファリング装置では、並
列に配置されるバッファの構成が単純であるため、入力
されたアドレスをそのまま入力制御手段１６が出力時点
まで保持する機能で十分であったが、この実施の形態で
は、データ群を複数扱うために、出力先のアドレスも複
数指定されることになり、これらのアドレスの管理が重
要となる。そのため、入力制御手段２１内の入力アドレ
ス通知手段２１４は、バッファリング装置２０内に設け
られた後述のアドレス管理手段２４へ複数の出力先アド
レスを通知して統合的な処理を可能とする。

【００３９】また、バッファリング装置２０内の出力制
御手段２５は、図３に示すように、バッファ属性制御手
段２５１、バッファ属性監視手段２５２、バッファリー
ド要求制御手段２５３、出力アドレス制御手段２５４、
出力信号制御手段２５５及びバス幅選択手段２５６から
構成されている。バッファリード要求制御手段２５３
は、外部からの読み出し要求に応答してバッファからの
データ群の読み出し処理を行う。

【００４０】この出力制御手段２５は、図１１に示した
従来の出力制御手段１７に比較して、バッファ属性制御
手段２５１とバッファ属性監視手段２５２が更に設けら
れている。すなわち、従来の出力制御手段１７では、バ
ッファからの出力の要求を外部から受けると、その要求
に従ってバッファからデータを取り出す例が多用される
が、このデータの読み出し開始の条件はバッファに必要
データ長が格納済みであることである。ここで、この格
納済みかどうかのチェックはバッファ並列数の分をそれ
ぞれ対象とすればよい。

【００４１】これに対し、本実施の形態の出力制御手段
２５では、バッファ属性監視手段２５２によりバッファ
手段２３からバッファリード制御手段２８経由で出力制
御手段２５に入力される制御信号に基づき、常にバッフ
ァ自体の格納状況の監視を行い、必要データ長が格納済
みであるかどうかを知るための後述のバッファ属性フラ
グが出力条件に適合するかどうかを判定し続ける。ここ
で用いるバッファ属性フラグはバッファ属性制御手段２
５１によりバッファへの格納時、バッファの解放時等に
制御される。

【００４２】また、従来の出力制御手段１７では、出力
のバスセレクタをバッファリング装置とは別途に構築す
る例が多いが、その為に必要な制御信号を提供する必要
が生じる。特に、出力バス幅が異なる場合に、格納長が
バス幅に応じたデータ長に到達する必要があり、その条
件に達したかどうかはバッファリング装置が提供する。

【００４３】これに対し、本実施の形態では、出力制御
手段２５内にバス幅選択手段２５６を設けることによ
り、出力条件に達した段階で即時に出力を開始でき、出
力側に対してバス幅選択を個別に制御する操作が不要と
なる。この方式の利点は、３２ビット幅のバッファから
６４ビット幅への出力を例にとると、従来の出力制御手
段１７では３２ビット幅のデータを２回出力した上で６
４ビット幅に構成し直す必要があるのに対し、バッファ
手段２３からの読み出し時点ですでに６４ビット幅を読
み出すことが可能になる点である。１２８ビット幅等、
ビット幅拡張の回路に関しても同様の仕組みである。

【００４４】また、逆に３２ビット幅のバッファから１
６ビット幅への出力を例にとると、従来の出力制御手段
１７では３２ビット幅のデータを１回出力した上で１６
ビット幅の２回のアクセスに構成し直す必要があるのに
対し、バッファ手段２３からの読み出し時点でバッファ
属性制御手段２５１を用いてバッファ属性を制御するこ
とにより、予め必要な１６ビット幅の２回のリードが完
了してからバッファを解放する処理に移ることが可能と
なる。８ビット幅等、ビット幅減少の回路に関しても同
様の仕組みである。

【００４５】なお、図１の例では、バッファ手段２３か
ら出力制御手段２５までのデータバス幅は３２ビット×
ｎ（ｎは出力バス幅への出力を満足するための値で、こ
れを選択する）であり、出力バス幅が１６ビットの場合
は、先に３２ビット分多めに読み出し、１６ビットずつ
分割出力することとなる。逆に出力バス幅が６４ビット
あるいはその整数倍であれば、バッファ手段２３の３２
ビット出力を複数束ね、一度に６４ビットあるいはその
整数倍として出力する。

【００４６】また、従来の出力制御手段１７では、出力
アドレスの選択は入力時に保持されたアドレス情報をそ
のまま使用する単純な制御例が挙げられる。これに対
し、本実施の形態の出力制御手段２５は、出力アドレス
が一連のデータ群毎に個別に管理されているため、必要
な情報を後述のアドレス管理手段２４から取り出し、デ
ータ群とともに出力する。

【００４７】また、出力制御手段２５内のバス幅選択手
段２５６でのバス幅選択は、図４に示すように、入力、
出力ともに連続転送が可能な場合、出力されるバス幅に
よって単純に時間幅が変動する。このように、バス幅選
択手段２５６によりバッファ方向からの入力時に予め出
力側のバス幅を意識した読み出しを行うことにより、ア
クセス回数（同時にアクセス時間に反映される）の減少
を図ることができる。

【００４８】次に、バッファリング装置２０内のバッフ
ァ手段２３の構成について説明する。バッファ手段２３
は図５の構成図に示すように、ｎ個のＦＩＦＯによるバ
ッファからなり、その各バッファ内容（ＢＵＦ（１）〜
ＢＵＦ（ｎ））のデータ領域と一対一に対応させて群属
性領域及び格納属性領域の２種類のバッファ属性を付加
する。これらの情報は常に出力制御手段２５内のバッフ
ァ属性監視手段２５２により監視を受ける。

【００４９】図５に示す「格納属性」は、格納済みかど
うかを０で示される未格納状態、１もしくは１以上で示
される格納済み状態の２値もしくは多値によって割り当
てるバッファ属性フラグである。この格納属性は、図１
のバッファライト制御手段２７により書き込み時にセッ
トされ、図１のバッファリード制御手段２８によりバッ
ファ１つの読み出しが完了した時点でリセットされる。
この場合、読み出し回数は、出力ビット幅に応じて複数
回になる可能性がある。

【００５０】また、図５に示す「群属性」は、一連のデ
ータ群に対して同一の属性を付与するものとし、データ
群毎に０、１の２値トグル、もしくは多値によって割り
当てるバッファ属性フラグである。値の更新はバッファ
へのデータ格納毎に行われる。また、群属性値はアドレ
ス管理手段２４内の後述のアドレス記憶手段にも同期す
る。なお、図５中、ＢＵＦＷＰは、バッファに対するラ
イトポインタを示し、ＢＵＦＲＰはリードポインタを示
す。

【００５１】次に、バッファリング装置２０内のアドレ
ス管理手段２４について説明する。図６のブロック図に
示すように、アドレス管理手段２４は、アドレス入力手
段２４１、アドレス記憶手段２４２、アドレス通知手段
２４３及びアドレス選択手段２４４から構成されてお
り、図１２に示した従来のバッファリング装置１０の外
部に設けられたアドレス管理手段１８に比較して、アド
レス記憶手段２４２及びアドレス選択手段２４４が新た
に設けられている。

【００５２】従来は、特許第２６４２６５２号（特開平
１−１９８１４３号）公報に開示されているバッファリ
ング装置に代表されるようにバッファの仕組みが単純な
構築例が多用され、アドレス入力手段として設置される
バッファの数だけアドレスを保持するのみでアドレス出
力を実現できた。しかしながら、本実施の形態のよう
に、バッファの用意が複数のデータ群に対して行われる
場合には、この構成ではやや不十分な構成となる。

【００５３】そこで、本実施の形態のアドレス管理手段
２４では、図６に示すようにアドレス入力手段２４１が
アドレス記憶手段２４２に対するインタフェースを持
ち、アドレス選択手段２４４により外部からのアドレス
出力要求に対応する構成とされている。アドレス選択手
段２４４による選択結果は、アドレス通知手段２４３に
より図１の出力制御手段２５に伝達される。

【００５４】また、図６のアドレス入力手段２４１へ入
力されたアクセス処理対象のアドレスに対してＤＭＡ転
送に見られるように別アドレスに置換した状態でアドレ
スを出力する場合、外部からのアドレス指定が可能なよ
うに、図１及び図６に示すようにアドレス制御手段２６
がバッファリング装置２０内に設置される。

【００５５】この実施の形態では、アドレス記憶手段２
４２は、アドレス管理が複数にわたるため、図７に示す
ように図５に示したバッファ手段２３と類似した構成を
採り、一連のデータ群に対して一対一にアドレス情報が
対応する点及びアドレス処理が順次処理である点を考慮
してアドレステーブル（ＡＤＴ）のライトポインタ（Ａ
ＤＴＷＰ）とリードポインタ（ＡＤＴＲＰ）によりＦＩ
ＦＯ型のバッファリングを行う。

【００５６】ここで、アドレステーブルに格納される情
報として、一連のデータ群に対応する出力アドレスＡＤ
Ｔ（ｍ）の他、群属性及び格納属性により構成されるア
ドレステーブル属性が存在する。このアドレス記憶手段
２４２における「格納属性」は、格納済みかどうかを０
で示される未格納状態、１で示される格納済み状態の２
値もしくは多値によって割り当てるアドレステーブル属
性フラグである。この格納属性は、入力制御手段２１ま
たはアドレス制御手段２６によりアドレス情報が更新さ
れた時にセットされ、出力制御手段２５によりアドレス
出力が完了した時点でリセットされる。

【００５７】また、図７に示すアドレス記憶手段２４２
における「群属性」は、バッファ手段２３により付与さ
れた群属性そのものであり、データ群毎に０、１の２値
トグル、もしくは多値によって割り当てるアドレステー
ブル属性フラグである。

【００５８】なお、バッファ手段２３のバッファ容量
（ｎ段）及びアドレス記憶手段２４２のアドレステーブ
ル容量（ｍ）は、本発明では明確に定義しないが、適用
する通信システムにより決定されるシステムパラメータ
である。ただし、各バッファのそれぞれにｎ個の全ての
異なるデータ群として入力された場合に全てのデータ群
をバッファに格納するには、ｎ個のアドレスをアドレス
記憶手段２４２に蓄積する必要があるため、一般的にｍ
＝ｎであれば問題ない。

【００５９】ここで、ｍ＝ｎの場合に限りバッファ上の
格納位置とアドレステーブル上の格納位置を同義にでき
るため、バッファとアドレステーブルにおけるポインタ
管理を一部省略し、お互いに同一のリードポインタ、も
しくはお互いに同一のライトポインタで処理を実施でき
る例が存在する。また、ｍ≠ｎの場合、バッファ手段２
３もしくはアドレス記憶手段２４２のいずれかが全て格
納済みである状態が存在する。この場合、要求される側
は要求元に対し待ち状態にさせる制御を必要とする。

【００６０】次に、本発明の一実施の形態であるバッフ
ァリング装置２０の動作について説明する。

【００６１】まず、外部から入力制御に対してフレー
ム、パケット等のある一連のデータ群が、図１に示すバ
ッファリング装置２０内の入力制御手段２１に到着す
る。入力制御手段２１内の図２に示すデータ群検知手段
２１２は、前回とは異なる一連のデータであることを認
識し、新たなデータ群に対する処理が開始されることを
データ群通知手段２１５によりバッファリング装置２０
内の各部に通知する。一方、入力制御手段２１内の入力
アドレス検知手段２１１は、アクセスされたアドレスを
抽出し、その抽出したアドレスをアドレス通知手段２１
４によりアドレス管理手段２４にアドレス情報を通知す
る。なお、入力アドレス検知手段２１１は必ずしも設け
る必要はない。

【００６２】また、入力制御手段２１は、到着した一連
のデータ群を転送する処理を行う契機としてバッファ制
御手段２２に対して、内部のバッファライト要求制御手
段２１６から書き込むデータが存在することを書き込み
要求として出力し、バッファ制御手段２２でその書き込
み要求が受け付けられた時点でバッファ制御手段２２へ
の転送を開始する。

【００６３】バッファ制御手段２２は、バッファライト
要求制御手段２１６から上記の書き込み要求が入力され
ると、バッファへの一連のデータ群の書き込み準備に入
る。すなわち、バッファ制御手段２２内のバッファアク
セス制御手段２９によりバッファライト制御手段２７が
動作を開始し、新たな一連のデータ群毎に群属性を更新
してバッファ手段２３及びアドレス管理手段２４に対し
て０、１、もしくは１以上の値により表示される群属性
値を通知する。また、バッファライト制御手段２７は、
一連のデータ群内の各データの到着毎にバッファライト
ポインタを更新して、バッファ手段２３に対してデータ
の書き込み処理を行う。その際、バッファ手段２３にバ
ッファの空きが無ければ待ち状態となる（もしくはデー
タを廃棄する）。

【００６４】バッファ手段２３は、書き込み時には書き
込みデータが到着すると該当するライトポインタの格納
位置にデータ内容、群属性を格納し、格納属性を１、も
しくは１以上の値にセットする。また、格納属性がすべ
て１でバッファ手段２３に空きがない場合（特にＦＩＦ
Ｏ型では次の書き込み予定ポインタ位置の格納属性が
１、もしくは１以上の値である場合）、書き込み要求を
受け付けないようバッファライト制御手段２７に対して
待ち状態であることを通知する。また、ライトポインタ
の次のポインタ位置が空きである場合、次の群属性予定
値を予め書き込んでおく。

【００６５】次に、外部から出力制御手段２５に一連の
データ群の引き取り要求がかかる。出力制御手段２５内
の図３に示した出力アドレス制御手段２５４は、これま
でのデータ群とは別なデータ群の処理が始まるため、次
のデータ群属性で出力アドレスの検索をかけるよう、ア
ドレス管理手段２４に対してアドレス通知を要求し、ア
ドレス情報を受け、外部へアドレス出力を行う。その
際、先頭アドレスのみを出力する場合、あるいはバス幅
に応じてデータ毎にアドレスインクリメントを行う場合
が存在する。

【００６６】出力制御手段２５内のバス幅選択手段２５
６は、該当するバス幅のバスを選択するため、そのセレ
クタを起動する。また、出力制御手段２５内のバッファ
属性監視手段２５２は、バッファリード要求制御手段２
５３ではリードが行われる契機としてバス幅に対応する
データ長の同一群属性のデータがバッファに格納済みで
あるかを確認する。格納済みであることが認められれ
ば、バッファリード要求制御手段２５３はデータの読み
出しを行う。格納済みの同一群属性のデータ長が足らず
有効なポインタ範囲内で別な群属性が有効データとして
格納済みである場合、バス幅選択手段２５６は、同一群
属性のデータとともに、必要なバス幅に対して不足デー
タを補うためにダミーデータを挿入する。

【００６７】バッファ制御手段２２は、バッファからの
読み出し要求があると、バス幅選択手段２５６から通知
される出力バス幅に応じた制御線に従って必要なバッフ
ァポインタ位置からのデータ読み出しを行う。あるバッ
ファポインタ位置から読み出しを完了した時点でバッフ
ァ格納属性を０にリセットし、バッファを解放すると同
時に、リードポインタを更新する。この際、バッファ手
段２３のバス幅と出力バス幅が異なるため、一度のリー
ドで１つまたは複数のバッファポインタがアクセスされ
る場合、または複数回のリードで１つのバッファポイン
タがアクセスされる場合が存在し、リードポインタの更
新制御、格納属性のリセット制御に影響を受ける。

【００６８】読み出し時のバッファ手段２３では、バッ
ファリード要求制御手段２５３から読み出し要求が到着
すると、リードポインタからの区間でバス幅に応じたバ
ッファからのデータ内容を読み出し、各バッファについ
てデータの読み出しを完了する毎に格納属性を０の値に
リセットする。なお、該当群属性のデータの読み出し要
求がバッファリード要求制御手段２５３からあったにも
かかわらずバッファに対してデータが未格納状態であっ
た場合は、待ち状態にする。

【００６９】入力時におけるアドレス管理手段２４は、
入力制御手段２１内の図２に示した入力アドレス通知手
段２１４からのアドレス情報を、図６に示したアドレス
入力手段２４１によりバッファアクセス制御手段２９か
らの制御信号中の群属性情報と同期させて取り込み、ア
ドレス記憶手段２４２上のアドレステーブルへＡＤＴＷ
Ｐによるポインタ制御を用いて格納する。また、アドレ
ス記憶手段２４２は、格納済みであることを示すために
格納時にアドレステーブル格納属性を１、もしくは１以
上の値にセットする。

【００７０】出力時におけるアドレス管理手段２４は、
出力制御手段２５内の出力アドレス制御手段２５４から
の制御信号中のアドレス出力要求を受け、アドレス選択
手段２４４によりアドレス記憶手段２４２からのアドレ
ス取り出しを行い、取り出されたアドレスを出力制御手
段２５に出力する。この際、アドレス記憶手段２４２
は、図７に示したＡＤＴＲＰによるポインタ制御を行
い、アドレステーブルからのアドレスの取り出しを実行
する。また、アドレス記憶手段２４２は、アドレステー
ブルの該当ポインタ位置を解放するために、読み出し時
にアドレステーブル格納属性を０にリセットする。

【００７１】なお、群属性を意識しない制御を行う場
合、アドレス記憶手段２４２は図７から群属性、格納属
性をともに削除し、ＡＤＴ（ｍ）のみを格納する単純な
ＦＩＦＯ構造とすることもできる。本実施の形態では、
アドレス制御手段２６による出力アドレス指定を実現す
るためにアドレステーブル構築例を掲げた。

【００７２】アドレス制御手段２６は、ＤＭＡ等を用い
る場合を想定してアドレス情報が外部のＣＰＵ等のプロ
セッサで別途管理される状態の場合に存在する。アドレ
ス指定インタフェース手段２６１は、外部からアドレス
指定を受け、直接的もしくは間接的にアドレス記憶手段
２４２にアクセスする。これにより、本実施の形態は、
出力アドレスの格納値を外部から制御し、入力アドレス
と出力アドレスの間にアドレス変換をかける手段を有す
る。

【００７３】このように、本実施の形態によれば、バッ
ファリング装置２０内にバッファ制御手段２２及び出力
バス幅選択手段２５６を含むことにより、統合的な処理
ができる。例えば、従来は、バッファからの読み出しア
クセスが常に３２ビットに固定されている場合に、外部
で６４ビットにバス幅を拡張するには、２回のアクセス
を必要としたが、本実施の形態では、１回のアクセスで
６４ビットや１２８ビットのデータを取り出すことがで
きる。

【００７４】また、本実施の形態では、複数バス幅に係
る制御線をバッファリング装置２０内に統合するように
したため、アドレス情報が一連のデータ群毎に存在し、
複数のデータ群（一連のデータ群が複数）がバッファ手
段２３に混在していても、また、ＤＭＡ転送等の用途で
出力アドレスを外部から指定することで、出力アドレス
の制御の柔軟性を実現することができる。

【００７５】更に、本実施の形態では、最大データ長が
固定のバッファ（ＦＩＦＯ等）からバッファ手段２３が
構成されていて、あるデータ群がバッファの最大データ
長に達しない場合であっても、空きのバッファ部分に次
のデータ群を記憶させることができ、バッファ使用効率
を向上できる。

【００７６】なお、本発明は上記の実施の形態に限定さ
れるものではなく、その他の変形例も考えられるもので
ある。例えば、アドレス制御手段２６において、アドレ
ステーブルに対して、入力されたアドレスとそれに対す
る出力アドレスを併記することにより、完全なアドレス
変換が可能となる。これを実際の入力アドレスと非同期
とさせ、単純にアドレス変換手段として準備した場合、
入力制御手段２１からの入力アドレスとアドレス記憶手
段２４２の入力アドレスとの入力アドレス検索手段が必
要となり、アドレス設定が比較的多数に及ぶ場合はＣＡ
Ｍ等を使用して入力アドレス検索を行うなどの実現方法
を採用できる。

【００７７】また、バッファ手段２３は、上記の実施の
形態ではＦＩＦＯ構造型のバッファによる構築例を掲げ
たが、ＦＩＦＯに限定せずテーブル型（通常のメモリも
含む）の構築例も可能である。ただし、ランダム・アク
セス・メモリ（ＲＡＭ）等のメモリを使用する場合、バ
ッファ属性に関しては常に出力制御手段２５から監視で
きるように別途のレジスタ等による構成が必要である。

【００７８】さらに、出力制御手段２５はアドレスとデ
ータが同一バス上に時分割して出力される場合、アドレ
スとデータのマルチプレクサ手段が別途実装される。

【００７９】

【発明の効果】以上説明したように、本発明によれば、
以下のように特長を有する。

【００８０】第一に、装置内にバッファ制御手段及び出
力制御手段を含むことにより、統合的な処理ができるよ
うにしたため、例えばバッファからの読み出しアクセス
が常に３２ビットに固定されている場合に外部で６４ビ
ットにバス幅拡張するには、従来のような２回のアクセ
スを必要とせず、１回のアクセスで６４ビットや１２８
ビットのデータを取り出すことができ、処理の最適化が
できる。

【００８１】第二に、本発明によれば、バス幅毎の信号
線管理ではなく、アドレス管理手段がアドレス情報を、
バッファ手段に書き込む各一連のデータ群に対応させて
保持して、バッファ手段から出力するデータ群毎の信号
線管理ができるようにしたため、例えば、アドレス情報
がデータ群毎に存在し、複数のデータ群がバッファ手段
に混在していても、それぞれのデータ群に対して一対一
に対応するアドレスをアドレステーブルにより管理する
こと、またＤＭＡ転送等の用途で出力アドレスを外部か
ら指定することで、出力アドレスの制御の柔軟性を実現
できる。

【００８２】第三に、本発明によれば、２つのバッファ
の並列型で２つのデータ群のみを取り扱うのではなく、
データ長に対して比較的柔軟なバッファ長の扱いを実現
することにより、複数のデータ群を並列して一度にバッ
ファ手段に格納できるようにしたため、バッファ手段を
最大データ長が固定のバッファをいくつか用意する構成
とした場合、あるデータ群が最大データ長に達しない場
合もそれ以外の部分を別なデータ群に割り当てることが
従来はできなかったが、本発明では空きがあれば次のデ
ータ群を格納することができ、バッファ使用効率を増大
させることができる。

【図面の簡単な説明】

【図１】本発明のバッファリング装置の一実施の形態の
構成図である。

【図２】図１中の入力制御手段の構成例を示す図であ
る。

【図３】図１中の出力制御手段の構成例を示す図であ
る。

【図４】本発明の要部のバス幅選択手段の動作説明図で
ある。

【図５】図１中のバッファ手段の構成例を示す図であ
る。

【図６】図１中のアドレス管理手段とアドレス制御手段
の構成例を示す図である。図である。

【図７】図６中のアドレス記憶手段の一例の構成説明図
である。

【図８】従来の一般的な通信手段の構成図である

【図９】従来のバッファリング装置の一例の構成図であ
る。

【図１０】従来の入力制御手段の一例の構成図である。

【図１１】従来の出力制御手段段の一例である。

【図１２】従来のアドレス管理手段とアドレス制御手段
の一例を示す図である。

【図１３】従来のバッファ手段の一例を示す図である。

【符号の説明】

１ 通信手段 ４ バッファリング手段 ２０ バッファリング装置 ２１ 入力制御手段 ２２ バッファ制御手段 ２３ バッファ手段 ２４ アドレス管理手段 ２５ 出力制御手段 ２６ アドレス制御手段 ２７ バッファライト制御手段 ２８ バッファリード制御手段 ２１１ 入力アドレス検知手段 ２１２ データ群検知手段 ２１３ 入力信号制御手段 ２１４ 入力アドレス通知手段 ２１５ データ群通知手段 ２１６ バッファライト要求制御手段 ２４１ アドレス入力手段 ２４２ アドレス記憶手段 ２４３ アドレス通知手段 ２４４ アドレス選択手段 ２５１ バッファ属性制御手段 ２５２ バッファ属性監視手段 ２５３ バッファリード要求制御手段 ２５４ 出力アドレス制御手段 ２５５ 出力信号制御手段 ２５６ バス幅選択手段 ２６１アドレス指定インタフェース手段

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04L 13/08 G06F 13/36 320 G06F 13/38 310 H04L 12/56 200

Claims (8)

(57)【特許請求の範囲】
1. 【請求項１】 一連のデータ群が時系列的に合成されて
   複数入力され、各一連のデータ群の区切りを検知すると
   共に、入力バス上のアドレス情報を分離する入力制御手
   段と、 複数のバッファから構成されたバッファ手段と、 前記入力制御手段から転送されてきた前記各一連のデー
   タ群を、前記区切り情報に基づき前記バッファ手段の各
   バッファに書き込み、書き込んだ前記一連のデータ群を
   読み出すバッファ制御手段と、 前記入力制御手段から入力された前記アドレス情報を、
   前記バッファ手段に書き込む各一連のデータ群に対応さ
   せて保持し、前記バッファ手段から一連のデータ群を読
   みだす出力時は、アドレス要求を受けて保持しているア
   ドレスを取り出して前記バッファ制御手段へ出力するア
   ドレス管理手段と、 外部からの読み出し要求に応答して、前記アドレス管理
   手段にアドレス通知を要求して該アドレス管理手段から
   入力されたアドレス情報を外部へ出力すると共に、前記
   バッファ制御手段を制御して前記バッファ手段からデー
   タ群を読み出させ、読み出されたデータ群のバス幅を分
   割又は合成して複数の互いに異なるバス幅の出力バスの
   うち要求されたバス幅の出力バスへ選択出力する出力制
   御手段とを有することを特徴とするバッファリング装
   置。
2. 【請求項２】 前記バッファ制御手段は、前記バッファ
   手段への前記一連のデータ群の書き込み時は、前記一連
   のデータ群の書き込み毎に群属性値を更新して前記バッ
   ファ手段及び前記アドレス管理手段へ通知すると共に、
   各データ毎にライトポインタを更新して前記バッファ手
   段に書き込みを行い、前記バッファ手段は、前記ライト
   ポインタの格納位置のバッファに前記データを、前記群
   属性値と、格納を示す所定値の格納属性を書き込むこと
   を特徴とする請求項１記載のバッファリング装置。
3. 【請求項３】 前記バッファ制御手段は、前記バッファ
   手段からの前記一連のデータ群の読み出し時は、出力バ
   ス幅に応じた所定のバッファポインタ位置の前記バッフ
   ァ手段内のバッファからのデータの読み出しを行い、読
   み出し完了時点で前記バッファの格納属性を空きを示す
   所定値に変更することを特徴とする請求項２記載のバッ
   ファリング装置。
4. 【請求項４】 前記バッファ手段は、前記一連のデータ
   群を複数のバッファのデータ領域に格納すると共に、該
   データ領域に一対一に対応させて、データ群毎に異なり
   同一データ群では同一値の群属性と、格納済みか否かを
   示す格納属性を付加して格納する手段であり、前記出力
   制御手段は、外部からの読み出し要求に応答して前記バ
   ッファ手段から前記バッファ制御手段を介して前記デー
   タ群の読み出し処理を行わせるバッファリード要求制御
   手段と、前記アドレス管理手段に対してアドレス通知を
   要求してアドレス情報を受け、そのアドレス情報を外部
   へ出力する出力アドレス制御手段と、バス幅に対応する
   データ長の同一群属性のデータが前記バッファ手段に格
   納されているかを前記群属性と前記格納属性に基づき監
   視するバッファ属性監視手段と、前記バッファ手段から
   のデータ読み出し時に前記属性値を制御するバッファ属
   性制御手段と、前記バッファ手段から前記バッファ制御
   手段を介して読み出されたバス幅に対応したデータ長の
   同一群属性のデータを、出力すべきバス幅の出力バスへ
   選択出力するバス幅選択手段とを少なくとも有すること
   を特徴とする請求項１記載のバッファリング装置。
5. 【請求項５】 前記バス幅選択手段は、前記バッファ手
   段に格納されている同一群属性のデータ長が、出力バス
   のバス幅に足りないときには、不足データ分を補うため
   のダミーデータを前記バッファ手段から読み出されたデ
   ータ中に挿入して出力することを特徴とする請求項４記
   載のバッファリング装置。
6. 【請求項６】 前記アドレス管理手段は、前記入力制御
   手段からのアドレス情報を取り込むアドレス入力手段
   と、前記アドレス入力手段により取り込まれたアドレス
   を、前記バッファ手段に書き込まれるデータ群と一対一
   に対応させて、該データ群の群属性及び格納済みか否か
   を示す格納属性と共にテーブル形式で格納するアドレス
   記憶手段と、前記出力制御手段からのアドレスの出力要
   求を受けて前記アドレス記憶手段に記憶されているアド
   レスを取り出すアドレス選択手段と、該アドレス選択手
   段により選択されたアドレスを前記出力制御手段へ出力
   するアドレス通知手段とを有することを特徴とする請求
   項１記載のバッファリング装置。
7. 【請求項７】 前記アドレス記憶手段は、リードポイン
   タによるアドレステーブルのアドレスの読み出しを実行
   すると共に、読み出されたアドレスに対応する前記格納
   属性をリセットすることを特徴とする請求項６記載のバ
   ッファリング装置。
8. 【請求項８】 外部からアドレス指定を受け、直接的又
   は間接的に前記アドレス管理手段にアクセスするアドレ
   ス制御手段を更に有することを特徴とする請求項１乃至
   ７のうちいずれか一項記載のバッファリング装置。