JP5920370B2 - 電子制御装置 - Google Patents

電子制御装置 Download PDF

Info

Publication number
JP5920370B2
JP5920370B2 JP2014011291A JP2014011291A JP5920370B2 JP 5920370 B2 JP5920370 B2 JP 5920370B2 JP 2014011291 A JP2014011291 A JP 2014011291A JP 2014011291 A JP2014011291 A JP 2014011291A JP 5920370 B2 JP5920370 B2 JP 5920370B2
Authority
JP
Japan
Prior art keywords
communication
unit
signal
electronic control
transmission
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014011291A
Other languages
English (en)
Other versions
JP2015139189A (ja
Inventor
健司 望月
健司 望月
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2014011291A priority Critical patent/JP5920370B2/ja
Priority to US14/602,335 priority patent/US9606857B2/en
Publication of JP2015139189A publication Critical patent/JP2015139189A/ja
Application granted granted Critical
Publication of JP5920370B2 publication Critical patent/JP5920370B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0793Remedial or corrective actions
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/0745Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in an input/output transactions management context
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045Arrangements at the receiver end

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Communication Control (AREA)
  • Dc Digital Transmission (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)

Description

本発明は、複数のデバイスを搭載し当該デバイス間で通信処理を行う電子制御装置に関する。
この種の燃料噴射制御装置は、例えばマイコン及びICなどの複数のデバイスを搭載し、第1および第2のデバイス間で通信処理することで各種動作を実現するものがある。複数のデバイスが、調歩同期式通信によりデータ通信する場合、パリティエラー、フレーミングエラー等を生じたときには、受信部の復帰処理を行う。このとき、受信部は例えば一旦受信禁止状態とし受信バッファを初期化する。
特開平03−270334号公報
第2のデバイスの復帰処理の完了タイミングは、第1のデバイス側で把握できないため、第2のデバイスの受信部が復帰処理を完了したときに、第1のデバイスの送信部がデータ送信途中である可能性がある。このとき、第2のデバイスの受信部は、第1のデバイスの送信部がデータ送信している途中のビットをスタートビットとして誤認識してしまう可能性があり、通信エラーとして検出される。この場合、第2のデバイスは再び復帰処理を行い、結果的に何度も復帰処理を繰り返し、ハングアップしてしまう虞がある。
このような問題を解決するため、特許文献1記載の技術では、通信エラー発生時においてデータ開始を示すキャラクタを検出する検出部を待機状態にし、受信部が復帰処理を完了し次の受信データの開始を示すキャラクタを検出するまで、受信部によるエラー検出処理や、メモリへの受信データ転送を行わないようにすることが記載されている。
しかし、この構成では、受信データの開始を示すキャラクタを通信データに付加することを前提としており、スタートビットがデータ開始を示す調歩同期式通信には不向きである。また、この特許文献1記載の技術を適用しようとすると、キャラクタを検出するために例えば専用のハードウェア又はソフトウェアを必要としてしまう。
本発明の目的は、調歩同期式通信するときに、受信部が何度も復帰処理を繰り返すことなく通信処理を正常に継続できるようにした電子制御装置を提供することにある。
請求項1記載の発明によれば、第1のデバイスは、データの送信バッファおよび送信部を備え、送信部が送信バッファ内のデータを調歩同期式通信により送信する。第2のデバイスの受信部は、調歩同期式通信によりデータを受信する。受信部が通信エラーを検出すると、第2のデバイスの通信中断信号送信部は第1のデバイスに通信中断信号を送信し、第2のデバイスの復帰部は受信部の復帰処理を行う。そして、復帰部により受信部が復帰されると、第2のデバイスの再開信号送信部は、第1のデバイスに通信再開信号を送信する。
第1のデバイスの中断初期化部は、第2のデバイスの通信中断信号送信部から通信中断信号が受信されたことを条件として送信部による送信処理を中断して送信バッファを初期化する。さらに、第1のデバイスの通信再開部は、第2のデバイスの再開信号送信部から通信再開信号が受信されたことを条件として、送信部によるデータ送信処理を再開指示する。
このため、第2のデバイスの受信部が正常に復帰処理してから、第1のデバイスの送信部がデータ送信処理を再開できるため、第2のデバイスの受信部は第1のデバイスの送信部から送信されるデータを正常に受信できる。これにより、第2のデバイスの受信部が何度も復帰処理を繰り返すことなく正常に通信処理を継続できる。
請求項2記載の発明によれば、第1のデバイスは、第2のデバイスの通信再開信号を受信したときに、中断初期化部により中断処理又は送信バッファの初期化処理が継続している場合には、通信再開部は、中断初期化部による中断処理及び初期化処理が完了された後に送信部に対しデータ送信の再開指示をする。この構成によれば、第2のデバイスは第1のデバイスの状態を予め確認することなく再開信号送信部により第1のデバイスに送信再開信号を送信できる。
本発明の第1実施形態において、電子制御装置の内部の電気的構成を概略的、機能的に示すブロック図 処理動作を概略的に示すフローチャート 処理動作を概略的に示すタイミングチャート(その1) 処理動作を概略的に示すタイミングチャート(その2) 本発明の第2実施形態において、電子制御装置の内部の電気的構成を概略的、機能的に示すブロック図
以下、本発明の幾つかの実施形態について図面を参照しながら説明する。第2実施形態においては、第1実施形態と同一機能を備えた部分について同一符号を付して説明を省略し異なる部分を中心に説明する。
(第1実施形態)
図1〜図4は第1実施形態を示す。図1は、電子制御装置1内の電気的構成を概略的に示すブロック図である。この電子制御装置(ECU:Electronic Control Unit)1は、マイクロコンピュータ(以下、マイコンと略す)2、および、カスタムの集積回路装置(IC:Integrated Circuit)3を備える。この電子制御装置1は、例えば外部に接続される各種のセンサ4を駆動し、センサ4からセンサ信号を受信する。センサ4は、例えばA/Fセンサなどによる。センサ4の種類は一例でありA/Fセンサに限られるものではない。
センサ4のセンサ信号は、集積回路装置3に与えられる。集積回路装置3は、A/D変換器5、調歩同期式送信部(以下送信部と称す)6、通信再開部7、中断初期化部8、などの機能をハードウェアとして備えている。送信部6は、送信データを一時的に保持する送信バッファ9を備える。
また、センサ4のセンサ信号は、集積回路装置3内の送信部6からマイコン2に与えられる。マイコン2は、調歩同期式受信部(以下受信部と称す)10、復帰部11、送信部12としての機能を備える。なお、これらの機能はハードウェアで実現してもよいし、ソフトウェアで実現してもよい。受信部10は、受信データを一時的に蓄積する受信バッファ13を備える。
送信部12は、再開信号送信部14、通信中断信号送信部15などの機能を備えている。なお、これらの機能はハードウェアで実現してもよいし、ソフトウェアで実現してもよい。マイコン2内の送信部12は、集積回路装置3との間で例えば単線16により接続されている。通信中断信号送信部15は、通信中断信号を集積回路装置3に送信する機能を備える。再開信号送信部14は、通信再開信号を集積回路装置3に送信する機能を備える。
通信中断信号送信部15は、通信中断信号として例えば立上りエッジを、単線16を通じて送信し、再開信号送信部14は、通信再開信号として例えば立下りエッジを、単線16を通じて集積回路装置3に送信するように設定されている。なお、これらの取り決めは、逆であっても良い。すなわち、通信中断信号として例えば立下りエッジを用い、通信再開信号として立上りエッジを用いても良い。これにより単線16のみを用いて通信中断信号及び通信再開信号を送信できる。
マイコン2の通信中断信号送信部15が通信中断信号を集積回路装置3に与えると、集積回路装置3の中断初期化部8は、送信部6に通信処理を中断して送信バッファ9を初期化する指令信号を与える。送信バッファ9の初期化が完了すると、送信部6は中断初期化部8に完了信号を送信し、この場合、中断初期化部8は初期化完了である旨を示す初期化完了信号を通信再開部7に送信する。
集積回路装置3の通信再開部7は、この初期化完了信号が与えられると、マイコン2の再開信号送信部14から通信再開信号を集積回路装置3に与えられていることを条件として、送信部6に通信処理を再開指示する指令信号を与えるようになっている。
上記構成の作用を説明する。図2はマイコン2と集積回路装置3の各動作を概略的に示すフローチャートであり、図3、図4はマイコンと集積回路装置の各動作を概略的に示すタイミングチャートである。
まず、センサ4はセンサ信号を集積回路装置3のA/D変換器5にセンサ信号を送信する。A/D変換器5は、このセンサ信号をA/D変換処理しデジタルデータとして集積回路装置3内の送信バッファ9に蓄積する。
集積回路装置3内では、送信部6が調歩同期通信することで送信バッファ9内の送信データをマイコン2側に送信する(図2(b)のS1、図3及び図4のA1)。すなわち、送信部6は、スタートビット、1ブロック分の通信データ、ストップビットをマイコン2側に送信する。そして、集積回路装置3内では、送信部6が送信完了したか否か(図2(b)のS2)、中断初期化部8が通信中断信号を受信したか否か(図2(b)のS3)を判定し続ける。
他方、マイコン2側において、受信部10は集積回路装置3の送信部6からデータを受信中であれば(図2(a)のT1:YES)、通信エラーを生じているか否かを判定しながらデータを受信し続ける(図2(a)のT2:NO、T3:NO)。そして、マイコン2側では、受信部10はデータ受信中にエラーを生じなければ受信完了し(図2(a)のT3:YES)、マイコン2は受信バッファ13に蓄積されたデータを取得する(図2(a)のT4、図3のA2)。
他方、集積回路装置3内では、中断初期化部8により通信中断信号を受信することなく(図2(b)のS3:NO)送信部6が送信処理を完了すると(図2(b)のS2:YES)、通常のデータ通信処理を通常終了する。その後、さらにセンサ4によるセンサ信号が、A/D変換器5を通じて送信バッファ9にデータとして蓄積されると、集積回路装置3およびマイコン2は、それぞれ再度ステップS1、T1から処理を繰り返す(図3及び図4のA3、A4参照)。
この処理が順次繰り返されるが、何らかの影響により通信エラーを生じた場合の処理を説明する。
集積回路装置3の送信部6が送信バッファ9に蓄積されたデータをマイコン2の受信部10に送信し続けたときに何らかの影響に応じて通信エラーを生じる。すると、マイコン2側では、受信部10がエラーを生じたと判定する(図2(a)のT2:YES)。マイコン2側では、受信部10は送信部12に中断指令を送信すると共に復帰部11に復帰指令を出力する。マイコン2側では、送信部12は、通信中断信号送信部15により通信中断信号を集積回路装置3に送信する(図2(a)のT5)。そして、マイコン2側では、復帰部11が初期化処理を行う。この復帰部11は、受信バッファ13の初期化(クリア)など受信可能状態にするための復帰処理を行う。この復帰処理では、電源再起動処理、リセット処理などの各種処理を行っても良い。
他方、集積回路装置3側では、中断初期化部8が通信中断信号を受信したと判定し(図2のS3:YES)、送信禁止状態に設定する(図2(b)のS4)。続いて、中断初期化部8は、送信バッファ9を初期化(クリア)する(図2(b)のS5)。すなわち、中断初期化部8は、マイコン2側に送信中の一ブロックの送信データを破棄して初期化する。このとき、集積回路装置3側では、通信再開部7により通信再開信号を受信するまで待機する(図2(b)のS6:NO)。
他方、マイコン2側では、ステップT5において通信中断信号送信部15が通信中断信号を送信すると、受信部10による受信処理を一旦禁止状態に設定し(図2(a)のT6)、復帰部11により受信バッファ13を初期化する(図2(a)のT7)。すなわち、受信部10は、集積回路装置3側から受信した一群の受信データを破棄する。その後、マイコン2は、受信部10による受信処理を可能状態に設定し(図2(a)のT8)、再開信号送信部14が通信再開信号を送信する(図2(a)のT9)。
集積回路装置3側では、通信再開部7が通信再開信号を受信するタイミングにおいて送信バッファ9が初期化完了されているか否かにより処理が異なる。これらの処理について、参照図面を図3、図4に分けて説明する。
<通信再開信号の受信時に送信バッファ9が初期化されている場合:図3>
マイコン2の再開信号送信部14が通信再開信号を集積回路装置3に送信すると、集積回路装置3側では通信再開部7がこの通信再開信号を受信する(図2(b)のS6:YES)。
他方、集積回路装置3側では送信バッファ9が初期化されると(図2(b)のS7:YES、図3のA7参照)、送信部6が中断初期化部8に完了信号を送信し、中断処理化部8は初期化完了である旨を示す初期化完了信号を通信再開部7に送信する。
集積回路装置3側では、通信再開信号を受信したときに送信バッファ9が初期化されていると、通信再開部7は、通信再開信号を送信部6に即座に送信し送信指示することで通信可能状態に設定する(図2(b)のS8、図3のA8)。そして、図2(b)のステップS1に戻って処理を繰り返す。これにより、集積回路装置3側からマイコン2側にデータ送信処理を正常に継続できるようになる(図3のA9、A10)。
<通信再開信号の受信時に送信バッファ9が初期化されていない場合:図4>
他方、マイコン2の再開信号送信部14が通信再開信号を集積回路装置3に送信し、集積回路装置3側では通信再開部7がこの通信再開信号を受信する(図2(b)のS6:YES)が、集積回路装置3側において、通信再開部7が通信再開信号を受信したタイミングにおいて送信バッファ9が初期化完了されていなければ(図2(b)のS7:NO、図4のA8)、送信バッファ9が初期化されるまでステップS5〜S7の処理を繰り返す。そして、集積回路装置3側では、送信バッファ9が初期化完了されると(図2(b)のS7:YES、図4のA7)、送信部6は中断初期化部8に完了信号を送信し、中断初期化部8は初期化完了である旨を示す初期化完了信号を通信再開部7に送信する。
通信再開部7は、中断初期化部8から初期化完了信号を受信すると、送信部6に通信再開信号を送信し送信指示することで通信可能状態に設定し(図2(b)のS8)、図2(b)のステップS1に戻って処理を繰り返す。これにより、集積回路装置3側からマイコン2側にデータ送信処理を正常に継続できるようになる(図4のA9、A10)。
<まとめ>
本実施形態によれば、集積回路装置3側の中断初期化部8は、マイコン2の通信中断信号送信部15から通信中断信号が受信されたことを条件として、送信部6による送信処理を中断して送信バッファ9を初期化し、通信再開部7は、再開信号送信部14から通信再開信号が受信されたことを条件として、送信部6によるデータの送信処理を再開指示している。
このため、マイコン2内の受信部10が正常に復帰してから、集積回路装置3の送信部6がデータ送信処理を再開できるため、マイコン2内の受信部10は集積回路装置3の送信部6から送信されるデータを正常に受信できる。これにより、受信部10が何度も復帰処理を繰り返すことなく正常に通信処理を継続でき、ハングアップを防止できる。
集積回路装置3が、マイコン2の再開信号送信部14から通信再開信号を受信したときに中断初期化部8による中断処理又は送信バッファ9の初期化処理が継続している場合には、通信再開部7が中断初期化部8による中断処理及び初期化処理が完了された後に、送信部6に対しデータの送信再開指示をしている。このため、マイコン2は、集積回路装置3の状態を予め確認することなく、再開信号送信部14により集積回路装置3に送信再開信号を送信できるようになる。
また、マイコン2の送信部12が集積回路装置3との間で単線16により接続されている場合には、当該単線16を通じて通信再開信号及び通信中断信号を送信できるため、マイコン2及び集積回路装置3間の送受信処理に要する端子数を極力少なくできる。
(第2実施形態)
図5は第2実施形態を示す。第2実施形態が第1実施形態と異なるところは、クロック同期式通信線を通じて通信中断信号又は/及び通信再開信号を送受信するようにしたところである。前述実施形態と同一又は類似部分には同一又は類似符号を付して必要に応じて説明を省略し、以下異なる部分を中心に説明する。
図5に示すように、マイコン2側では、図1に示す送信部12に代えて、クロック同期式通信部(以下、通信部と略す)17が設けられている。また、集積回路装置3側にも、クロック同期式通信部(以下、通信部と略す)18が設けられている。これらの通信部17及び18間には、クロック線19a、マイコン2から集積回路装置3へのデータ線19b、集積回路装置3からマイコン2へのデータ線19cからなるクロック同期式通信線19が接続されている。
通信部18には、一群のレジスタ20が接続されている。レジスタ20は、集積回路装置3を各種動作させるための内部制御レジスタ20a、20b…を含むものであり、これらの制御レジスタ20a、20b…は、マイコン2から各通信部17及び18を通じて値を設定可能になっている。
これらの一群のレジスタ20には、調歩同期式通信の中断/再開設定用のレジスタ20zも用意されている。このレジスタ20zは、マイコン2から各通信部17及び18を通じて「中断」、「再開」などを設定可能になっている。
例えば、マイコン2及び集積回路装置3が、通信部17及び18によりクロック同期式通信処理を行い、マイコン2からレジスタ20zに「中断」である旨を書き込むと、中断初期化部8はこのレジスタ20zの値を読出し、送信部6に中断初期化指示を行い中断処理及び初期化処理を行う。また、マイコン2からレジスタ20zに「再開」である旨を書き込むと、通信再開部7はこのレジスタ20zの値を読出し、送信部6に送信再開指示する。その他の処理は前述実施形態と同様である。
本実施形態によれば、マイコン2はクロック同期式通信線19を通じて通信中断信号又は/及び通信再開信号を送信できることになる。本実施形態では、このクロック同期式通信線19は、各種制御レジスタ20a、20b…の設定にも用いられるため、当該クロック同期式通信線19を共用使用してレジスタ20zを設定できる。これにより、通信中断信号又は/及び通信再開信号を送信するための専用線を別途用意することなく構成でき、マイコン2及び集積回路装置3の外部接続用のピンを削減できる。
(他の実施形態)
本発明は、前述実施形態に限定されるものではなく、例えば以下に示す変形又は拡張が可能である。第2実施形態で説明したクロック同期式通信線19は通信中断信号又は/及び通信再開信号を送受信するために専用線として設けても良い。
なお、特許請求の範囲に付した括弧付き符号は本願明細書の構成要素に対応する符号を付したものであり構成要素の一例を挙げたものである。したがって、本願に係る発明は当該特許請求の範囲の構成要素に付した符号に限られるわけではなく、特許請求の範囲内の用語又はその均等の範囲で様々な拡張が可能である。
図面中、1は電子制御装置、2はマイクロコンピュータ(第2のデバイス)、3は集積回路装置(第1のデバイス)、6は調歩同期式送信部(送信部)、7は通信再開部、9は送信バッファ、10は調歩同期式受信部(受信部)、11は復帰部、14は再開信号送信部、15は通信中断信号送信部、16は単線、17,18はクロック同期式通信部、19はクロック同期式通信線、を示す。

Claims (7)

  1. データの送信バッファ(9)を備え前記送信バッファのデータを調歩同期式通信により送信する送信部(6)を具備する第1のデバイス(3)と、
    前記第1のデバイス(3)により送信されたデータを調歩同期式通信により受信し通信エラーを検出可能な受信部(10)を具備する第2のデバイス(2)と、を備え、
    前記第2のデバイス(2)は、
    前記受信部(10)により前記通信エラーが検出されたことを条件として前記第1のデバイス(3)に通信中断信号を送信する通信中断信号送信部(15)と、
    前記受信部(10)により通信エラーが検出されたことを条件として前記受信部(10)の復帰処理を行う復帰部(11)と、
    前記復帰部(11)により前記受信部(10)が復帰されたことを条件として前記第1のデバイス(3)に通信再開信号を送信する再開信号送信部(14)と、を備え、
    前記第1のデバイス(3)は、
    前記第2のデバイス(2)の通信中断信号送信部(15)から通信中断信号が受信されたことを条件として前記送信部(6)による送信処理を中断して送信バッファ(9)を初期化する中断初期化部(8)と、
    前記第2のデバイス(2)の再開信号送信部(14)から通信再開信号が受信されたことを条件として、前記送信部(6)によるデータの送信処理を再開指示する通信再開部(7)と、を備えたことを特徴とする電子制御装置。
  2. 請求項1記載の電子制御装置において、
    前記第1のデバイス(3)は、
    前記第2のデバイス(2)の再開信号送信部(14)から通信再開信号を受信したときに前記中断初期化部(8)による中断処理又は前記送信バッファ(9)の初期化処理が継続している場合には、前記通信再開部(7)は、前記中断初期化部(8)による中断処理及び初期化処理が完了された後に前記送信部(6)に対しデータの送信再開指示することを特徴とする電子制御装置。
  3. 請求項1または2記載の電子制御装置において、
    前記第1及び第2のデバイス(2、3)は、それぞれ、クロック同期式通信部(17、18)を備え、
    前記第2のデバイス(2)のクロック同期式通信部(17)は、前記通信中断信号送信部(15)として機能し、クロック同期式通信により前記第1のデバイス(3)のクロック同期式通信部(18)に前記通信中断信号を送信することを特徴とする電子制御装置。
  4. 請求項3記載の電子制御装置において、
    前記第1及び第2のデバイス(2及び3)間においてレジスタ(20)の設定に用いられるクロック同期式通信線(19)を備え、
    前記第2のデバイス(2)のクロック同期式通信部(17)は、前記クロック同期式通信線(19)を通じて前記第1のデバイス(3)に前記通信中断信号を送信することを特徴とする電子制御装置。
  5. 請求項1〜4の何れか一項に記載の電子制御装置において、
    前記第1及び第2のデバイス(2、3)は、それぞれ、クロック同期式通信部(17、18)を備え、
    前記第2のデバイス(2)のクロック同期式通信部(17)は、前記再開信号送信部(14)として機能し、クロック同期式通信により前記第1のデバイス(3)に前記通信再開信号を送信することを特徴とする電子制御装置。
  6. 請求項5記載の電子制御装置において、
    前記第1及び第2のデバイス(2及び3)間においてレジスタ(20)の設定に用いられるクロック同期式通信線(19)を備え、
    前記第2のデバイス(2)のクロック同期式通信部(17)は、前記クロック同期式通信線(19)を通じて前記第1のデバイス(3)に前記通信再開信号を送信することを特徴とする電子制御装置。
  7. 請求項1または2記載の電子制御装置において、
    前記第1及び第2のデバイス(2及び3)間を接続する単線(16)を備え、
    前記通信中断信号送信部(15)は、前記単線(16)を通じて前記通信中断信号として立上りエッジ又は立下りエッジの何れか一方を送信し、
    前記再開信号送信部(14)は、前記単線(16)を通じて前記通信再開信号として前記通信中断信号とは逆の立下りエッジ又は立上りエッジを送信することを特徴とする電子制御装置。
JP2014011291A 2014-01-24 2014-01-24 電子制御装置 Active JP5920370B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014011291A JP5920370B2 (ja) 2014-01-24 2014-01-24 電子制御装置
US14/602,335 US9606857B2 (en) 2014-01-24 2015-01-22 Electronic control unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014011291A JP5920370B2 (ja) 2014-01-24 2014-01-24 電子制御装置

Publications (2)

Publication Number Publication Date
JP2015139189A JP2015139189A (ja) 2015-07-30
JP5920370B2 true JP5920370B2 (ja) 2016-05-18

Family

ID=53679152

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014011291A Active JP5920370B2 (ja) 2014-01-24 2014-01-24 電子制御装置

Country Status (2)

Country Link
US (1) US9606857B2 (ja)
JP (1) JP5920370B2 (ja)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6298944A (ja) * 1985-10-25 1987-05-08 Nec Corp デ−タ入出力装置
JP2602975B2 (ja) 1990-03-19 1997-04-23 富士通株式会社 調歩同期式通信における受信制御装置
JP2707981B2 (ja) * 1994-10-21 1998-02-04 株式会社デンソー 通信制御装置
JP3609701B2 (ja) * 2000-09-05 2005-01-12 双葉電子工業株式会社 単方向シリアルデータ通信方式におけるエラーデータ報知方法及び報知システム
JP2005223555A (ja) * 2004-02-05 2005-08-18 Nec Engineering Ltd 調歩同期シリアル通信システムおよびその通信方法
US7400672B1 (en) * 2004-12-30 2008-07-15 Emc Corporation Method and system for detecting transmitter errors
JP5174784B2 (ja) * 2009-11-06 2013-04-03 株式会社日立製作所 処理装置、処理制御システム、およびその制御方法
JP2014022835A (ja) 2012-07-13 2014-02-03 Fujitsu Ltd 電子装置および送信制御方法

Also Published As

Publication number Publication date
US20150212874A1 (en) 2015-07-30
US9606857B2 (en) 2017-03-28
JP2015139189A (ja) 2015-07-30

Similar Documents

Publication Publication Date Title
JP5160100B2 (ja) データ通信誤動作防止装置、電子機器、データ通信誤動作防止装置の制御方法、データ通信誤動作防止装置の制御プログラム、及び当該プログラムを記録した記録媒体
US7821919B2 (en) Data processing apparatus and data processing method
JP5835464B2 (ja) 情報処理装置及び情報処理装置制御方法
US9013731B2 (en) Control device and image forming apparatus reading and transmitting unit for reading and transmitting each data item stored in memory
JP2008107937A (ja) バスリピータ
US10977206B2 (en) Data communication device and method for data communication
US7549009B2 (en) High-speed PCI interface system and a reset method thereof
JP5920370B2 (ja) 電子制御装置
US8375238B2 (en) Memory system
JP2005293353A (ja) データ転送回路
JP6136754B2 (ja) 通信制御装置及び画像形成装置
US9378166B2 (en) Slave device, master device, communication system, and communication method
US7165127B2 (en) Flow control for interfaces providing retransmission
CN107391406B (zh) 一种用于协议处理的微处理器及处理协议的方法
US7788432B2 (en) System for performing a serial communication between a central control block and satellite components
JP2834094B2 (ja) 調歩同期式通信装置
JP5548744B2 (ja) 信号変換装置
JP6093263B2 (ja) シリアル通信装置
JP5913454B2 (ja) 制御装置、第1制御装置、第2制御装置、画像形成装置
JP6100551B2 (ja) 電子機器
JP2630077B2 (ja) クロック同期式シリアルインターフェース
JP6163941B2 (ja) 制御装置及び画像形成装置
JP2001094438A (ja) シリアルインタフェイス回路
JP5921264B2 (ja) シリアル通信システムおよびその通信初期化の方法、並びにシリアル通信装置およびその通信初期化の方法
JP2000259526A (ja) シリアルインターフェース回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150925

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160209

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160224

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160315

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160328

R151 Written notification of patent or utility model registration

Ref document number: 5920370

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250