JP5921264B2 - シリアル通信システムおよびその通信初期化の方法、並びにシリアル通信装置およびその通信初期化の方法 - Google Patents
シリアル通信システムおよびその通信初期化の方法、並びにシリアル通信装置およびその通信初期化の方法 Download PDFInfo
- Publication number
- JP5921264B2 JP5921264B2 JP2012053680A JP2012053680A JP5921264B2 JP 5921264 B2 JP5921264 B2 JP 5921264B2 JP 2012053680 A JP2012053680 A JP 2012053680A JP 2012053680 A JP2012053680 A JP 2012053680A JP 5921264 B2 JP5921264 B2 JP 5921264B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- data signal
- signal level
- data
- signal line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004891 communication Methods 0.000 title claims description 133
- 238000011423 initialization method Methods 0.000 title claims 3
- 238000000034 method Methods 0.000 claims description 46
- 230000005540 biological transmission Effects 0.000 claims description 9
- 238000005070 sampling Methods 0.000 claims description 9
- 238000012546 transfer Methods 0.000 description 17
- 238000010586 diagram Methods 0.000 description 16
- 230000008569 process Effects 0.000 description 12
- 238000012790 confirmation Methods 0.000 description 11
- 238000012545 processing Methods 0.000 description 11
- 230000010363 phase shift Effects 0.000 description 9
- 230000001360 synchronised effect Effects 0.000 description 8
- 230000008859 change Effects 0.000 description 6
- 230000010365 information processing Effects 0.000 description 5
- 230000000630 rising effect Effects 0.000 description 5
- 230000007246 mechanism Effects 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- 238000001514 detection method Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- CNQCVBJFEGMYDW-UHFFFAOYSA-N lawrencium atom Chemical compound [Lr] CNQCVBJFEGMYDW-UHFFFAOYSA-N 0.000 description 1
- 210000004185 liver Anatomy 0.000 description 1
- 230000008929 regeneration Effects 0.000 description 1
- 238000011069 regeneration method Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Images
Landscapes
- Dc Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
本発明に係るシリアル通信システムの第1実施形態として、双方向でシリアル通信を行う2つの集積回路を含む情報処理装置を例に挙げて以下に説明する。
図1は、シリアル通信システムを含む情報処理装置の構成例を示す図である。情報処理装置において、CPU10、ROM11、RAM12は第1バス13に接続され、PCI20、USB21、IDE22は第2バス23に接続されている。そして第1バス13と第2バス23はシリアル通信マスタ装置100とシリアル通信スレーブ装置200を介して接続されている。この構成は汎用のコンピュータにおける2チップセット構成で代表的な構成であり、集積回路1は、シリアル通信マスタ装置100を含み、集積回路2は、シリアル通信マスタ装置100とシリアル通信可能に接続されているシリアル通信スレーブ装置200を含む。
図8は、第1実施形態に係るシリアル通信システムにおける接続確認のための通信初期化のシーケンス図である。なお、図8は、図5をシーケンス図として描き直したものに相当する。初期化処理では、シリアル通信マスタ装置100とシリアル通信スレーブ装置200との間で、シリアル通信を確立するために、お互いが通信可能な状態か否かを判定する処理を行う。
図9および図10は、シリアル通信スレーブ装置200にリセットが再発生した場合の初期化シーケンス図である。図11および図12は、シリアル通信マスタ装置100にリセットが再発生した場合の初期化シーケンス図である。なお、電源遮断・投入処理はリセット処理と同様に考慮できる。なお、各ステップでの動作は図8を参照して説明した各ステップと同様である。
また、本発明は、以下の処理を実行することによっても実現される。即ち、上述した実施形態の機能を実現するソフトウェア(プログラム)を、ネットワーク又は各種記憶媒体を介してシステム或いは装置に供給し、そのシステム或いは装置のコンピュータ(またはCPUやMPU等)がプログラムを読み出して実行する処理である。
Claims (14)
- マスタ装置とスレーブ装置とを含むシリアル通信システムであって、
前記マスタ装置と前記スレーブ装置とは、
前記マスタ装置から前記スレーブ装置に第1のクロック信号を伝送する第1クロック信号線と、
前記マスタ装置から前記スレーブ装置に第1のデータ信号を伝送する第1データ信号線と、
前記スレーブ装置から前記マスタ装置に第2のクロック信号を伝送する第2クロック信号線と、
前記スレーブ装置から前記マスタ装置に第2のデータ信号を伝送する第2データ信号線と、により接続されており、
前記マスタ装置は、
受信した前記第2のデータ信号の信号レベルが第2の信号レベルであるかを判定する第1判定手段と、
前記第2データ信号線と前記第1判定手段との間に配置され、前記スレーブ装置から受信して前記第1判定手段に伝送する前記第2のデータ信号の信号レベルを、前記第1の信号レベルから前記第2の信号レベルに、又は前記第2の信号レベルから前記第1の信号レベルに切替える第1切替手段と、
前記第1のデータ信号の信号レベルを第1の信号レベルから第2の信号レベルに変化させ、少なくとも前記第1のクロック信号の周期より長い期間に当該第2の信号レベルが継続するように制御する、又は前記第1のデータ信号の信号レベルを第2の信号レベルから第1の信号レベルに変化させ、少なくとも前記第1のクロック信号の周期より長い期間に当該第1の信号レベルが継続するよう制御する第1駆動手段と、
前記第1駆動手段により前記第1のデータ信号の信号レベルを第1の信号レベルから第2の信号レベルに変化させた後、前記第1判定手段により、少なくとも前記第2のクロック信号の周期より長い期間、前記第1判定手段の受信した第2のデータ信号の信号レベルが第2の信号レベルであることが判定されると、前記第1駆動手段が前記第1のデータ信号の信号レベルを第2の信号レベルから第1の信号レベルに変化させると共に、第1切替手段が前記スレーブ装置から受信して前記第1判定手段に伝送する前記第2のデータ信号の信号レベルの切替えを開始するよう制御する第1状態制御手段と、を備え、
前記第1駆動手段により前記第1のデータ信号の信号レベルを第2の信号レベルから第1の信号レベルに変化させた後、少なくとも前記第2のクロック信号の周期より長い期間、前記第1判定手段の受信した第2のデータ信号の信号レベルが第2の信号レベルであることが前記第1判定手段により判定された場合、前記第1状態制御手段が、前記スレーブ装置が通信可能状態にあると判定すると共に、前記第1切替手段による前記信号レベルの切替えを解除するよう制御し、
前記スレーブ装置は、
受信した前記第1のデータ信号の信号レベルが第2の信号レベルであるかを判定する第2判定手段と、
前記第1データ信号線と前記第2判定手段との間に配置され、前記マスタ装置から受信して前記第2判定手段に伝送する前記第1データ信号線の前記信号レベルを、前記第1の信号レベルから前記第2の信号レベルに、又は前記第2の信号レベルから前記第1の信号レベルに切替える第2切替手段と、
前記第2のデータ信号の信号レベルを第1の信号レベルから第2の信号レベルに変化させ、少なくとも前記第2のクロック信号の周期より長い期間に当該第2の信号レベルが継続するように制御する、又は前記第2のデータ信号の信号レベルを第2の信号レベルから第1の信号レベルに変化させ、少なくとも前記第2のクロック信号の周期より長い期間に当該第1の信号レベルが継続するよう制御する第2駆動手段と、
少なくとも前記第1のクロック信号の周期より長い期間、前記第2判定手段により、前記第2判定手段の受信した第1データ信号線の信号レベルが第2の信号レベルであることが判定されると、第2駆動手段により前記第2のデータ信号の信号レベルを第1の信号レベルから第2の信号レベルに変化させると共に、前記第2切替手段により、前記マスタ装置から受信して前記第2判定手段に伝送する前記第1のデータ信号の前記信号レベルの切替えを開始するよう制御する第2状態制御手段と、を備え、
前記第2駆動手段により前記第2のデータ信号の信号レベルを第1の信号レベルから第2の信号レベルに変化させた後、少なくとも前記第1のクロック信号の周期より長い期間、前記第2判定手段の受信した前記第1のデータ信号の信号レベルが第2の信号レベルであることが前記第2判定手段により判定された場合、前記第2状態制御手段が、前記マスタ装置が通信可能状態にあると判定すると共に、前記第2駆動手段に前記第2のデータ信号の信号レベルを第2の信号レベルから第1の信号レベルに変化させ、前記第2切替手段による前記信号レベルの切替えを解除するよう制御することを特徴とするシリアル通信システム。 - マスタ装置とスレーブ装置とを含むシリアル通信システムであって、
前記マスタ装置と前記スレーブ装置とは、
前記マスタ装置から前記スレーブ装置に第1のクロック信号を伝送する第1クロック信号線と、
前記マスタ装置から前記スレーブ装置に第1のデータ信号を伝送する第1データ信号線と、
前記スレーブ装置から前記マスタ装置に第2のクロック信号を伝送する第2クロック信号線と、
前記スレーブ装置から前記マスタ装置に第2のデータ信号を伝送する第2データ信号線と、
により接続されており、
前記マスタ装置は、
前記第2データ信号線がアサートされているか否かを判定する第1判定手段と、
前記第2データ信号線と前記第1判定手段との間に配置され、論理値を反転するか否かを制御する第1切替手段と、
少なくとも前記第1のクロック信号の周期より長い期間、前記第1データ信号線をアサートするよう制御する第1駆動手段と、
前記第1駆動手段により前記第1データ信号線をアサートした後、少なくとも前記第2のクロック信号の周期より長い期間、前記第2データ信号線がアサートされていることが前記第1判定手段により検出されると、前記第1データ信号線のアサートを解除すると共に、前記第1切替手段により論理値を反転するよう制御する第1解除手段と、
前記第1解除手段により前記第1データ信号線をアサートを解除した後、少なくとも前記第2のクロック信号の周期より長い期間、前記第2データ信号線がアサートされていないことが前記第1判定手段により検出された場合、前記スレーブ装置が通信可能状態にあると判定すると共に、前記第1切替手段による論理値の反転を解除するよう制御する第1状態判定手段と、
を備え、
前記スレーブ装置は、
前記第1データ信号線がアサートされているか否かを判定する第2判定手段と、
前記第1データ信号線と前記第2判定手段との間に配置され、論理値を反転するか否かを制御する第2切替手段と、
少なくとも前記第1のクロック信号の周期より長い期間、前記第1データ信号線がアサートされていることが前記第2判定手段により検出されると、少なくとも前記第2のクロック信号の周期より長い期間、前記第2データ信号線をアサートすると共に、前記第2切替手段により論理値を反転するよう制御する第2駆動手段と、
前記第2駆動手段により前記第2データ信号線をアサートした後、少なくとも前記第1のクロック信号の周期より長い期間、前記第1データ信号線がアサートされていないことが前記第2判定手段により検出された場合、前記マスタ装置が通信可能状態にあると判定すると共に、前記第2データ信号線のアサートを解除し前記第2切替手段による論理値の反転を解除するよう制御する第2状態判定手段と、
を備えることを特徴とするシリアル通信システム。 - 前記第1駆動手段は、同一論理値の複数ビットから構成されるパケットを前記第1データ信号線に送出する第1パケット送信手段を含み、
前記第2駆動手段は、同一論理値の複数ビットから構成されるパケットを前記第2データ信号線に送出する第2パケット送信手段を含む
ことを特徴とする請求項2に記載のシリアル通信システム。 - 前記第1判定手段は、前記第2のクロック信号に従って前記第2データ信号線の信号をサンプリングし、所定回数連続してアサートされているか否かを判定するよう構成されており、
前記第2判定手段は、前記第1のクロック信号に従って前記第1データ信号線の信号をサンプリングし、所定回数連続してアサートされているか否かを判定するよう構成されている、
ことを特徴とする請求項2又は3に記載のシリアル通信システム。 - 前記第1判定手段は、前記第2のクロック信号に従って前記第2データ信号線の信号をサンプリングし、該サンプリングにより得られたシリアル信号をMビット(Mは2以上の整数)のパラレル信号に変換し、該変換されたMビットのパラレル信号のMビットの全てがアサートされているか否かを判定するよう構成されており、
前記第2判定手段は、前記第1のクロック信号に従って前記第1データ信号線の信号をサンプリングし、該サンプリングにより得られたシリアル信号をNビット(Nは2以上の整数)のパラレル信号に変換し、該変換されたNビットのパラレル信号のNビットの全てがアサートされているか否かを判定するよう構成されている、
ことを特徴とする請求項2又は3に記載のシリアル通信システム。 - マスタ装置とスレーブ装置とを含むシリアル通信システムにおける通信初期化の方法であって、
前記マスタ装置と前記スレーブ装置とは、
前記マスタ装置から前記スレーブ装置に第1のクロック信号を伝送する第1クロック信号線と、
前記マスタ装置から前記スレーブ装置に第1のデータ信号を伝送する第1データ信号線と、
前記スレーブ装置から前記マスタ装置に第2のクロック信号を伝送する第2クロック信号線と、
前記スレーブ装置から前記マスタ装置に第2のデータ信号を伝送する第2データ信号線と、により接続されており、
前記マスタ装置は、
受信した前記第2のデータ信号の信号レベルが第2の信号レベルであるかを判定する第1判定手段と、
前記第2データ信号線と前記第1判定手段との間に配置され、前記スレーブ装置から受信して前記第1判定手段に伝送する前記第2のデータ信号の信号レベルを、前記第1の信号レベルから前記第2の信号レベルに、又は前記第2の信号レベルから前記第1の信号レベルに切替える第1切替手段と、を備え、
前記スレーブ装置は、
受信した前記第1のデータ信号の信号レベルが第2の信号レベルであるかを判定する第2判定手段と、
前記第1データ信号線と前記第2判定手段との間に配置され、前記マスタ装置から受信して前記第2判定手段に伝送する前記第1のデータ信号の信号レベルを、前記第1の信号レベルから前記第2の信号レベルに、又は前記第2の信号レベルから前記第1の信号レベルに切替える第2切替手段と、を備え、
前記方法は、
前記マスタ装置が、前記第1のデータ信号の信号レベルを第1の信号レベルから第2の信号レベルに変化させ、少なくとも前記第1のクロック信号の周期より長い期間、当該第2の信号レベルが継続するよう制御する第1駆動工程と、
前記スレーブ装置が、少なくとも前記第1のクロック信号の周期より長い期間、前記第2判定手段の受信した第1のデータ信号の信号レベルが第2の信号レベルであることが判定されると、前記第2のデータ信号の信号レベルを第1の信号レベルから第2の信号レベルに変化させ、少なくとも前記第2のクロック信号の周期より長い期間、当該第2の信号レベルが継続するよう制御する第2駆動工程と、
前記スレーブ装置が前記第2のデータ信号の信号レベルを第1の信号レベルから第2の信号レベルに変化させると共に、前記第2切替手段が、前記マスタ装置から受信して前記第2判定手段に伝送する前記第1のデータ信号の信号レベルの切替えを開始するよう制御する第2切替え工程と、
前記マスタ装置が、前記第1駆動工程により前記第1のデータ信号の信号レベルを第1の信号レベルから第2の信号レベルに変化させた後、少なくとも前記第2のクロック信号の周期より長い期間、前記第1判定手段の受信した第2のデータ信号の信号レベルが第2の信号レベルであることが判定されると、前記第1のデータ信号の信号レベルを第2の信号レベルから第1の信号レベルに変化させ、少なくとも前記第1のクロック信号の周期より長い期間、当該第1の信号レベルが継続するよう制御する第3駆動工程と、
前記マスタ装置が、前記第1のデータ信号の信号レベルを第2の信号レベルから第1の信号レベルに変化させると共に、前記第1切替手段が、前記スレーブ装置から受信して前記第1判定手段に伝送する前記第2のデータ信号の信号レベルの切替えを開始するよう制御する第1切替え工程と、
前記スレーブ装置が、前記第2駆動工程により前記第2のデータ信号の信号レベルを第1の信号レベルから第2の信号レベルに変化させた後、少なくとも前記第1のクロック信号の周期より長い期間、前記第2判定手段の受信した第1のデータ信号の信号レベルが第2の信号レベルであることが判定された場合、前記マスタ装置が通信可能状態にあると判定すると共に、前記第2のデータ信号の信号レベルを第2の信号レベルから第1の信号レベルに変化させ、少なくとも前記第2のクロック信号の周期より長い期間、当該第1の信号レベルが継続するよう制御する第4駆動工程と、
前記スレーブ装置が、前記第4駆動工程により前記第2のデータ信号の信号レベルを第2の信号レベルから第1の信号レベルに変化させたると共に、前記第2切替手段による前記第1のデータ信号の信号レベルの切替えを解除するよう制御する第2状態制御工程と、
前記マスタ装置が、前記第3駆動工程により前記第1のデータ信号の信号レベルを第2の信号レベルから第1の信号レベルに変化させた後、少なくとも前記第2のクロック信号の周期より長い期間、前記第1判定手段の受信した第2のデータ信号の信号レベルが第2の信号レベルであることが判定された場合、前記スレーブ装置が通信可能状態にあると判定すると共に、前記第1切替手段による前記第2のデータ信号の信号レベルの切替えを解除するよう制御する第1状態制御工程と、
を含むことを特徴とする方法。 - マスタ装置とスレーブ装置とを含むシリアル通信システムにおける通信初期化の方法であって、
前記マスタ装置と前記スレーブ装置とは、
前記マスタ装置から前記スレーブ装置に第1のクロック信号を伝送する第1クロック信号線と、
前記マスタ装置から前記スレーブ装置に第1のデータ信号を伝送する第1データ信号線と、
前記スレーブ装置から前記マスタ装置に第2のクロック信号を伝送する第2クロック信号線と、
前記スレーブ装置から前記マスタ装置に第2のデータ信号を伝送する第2データ信号線と、
により接続されており、
前記マスタ装置は、前記第2のデータ信号の論理値を反転して受信するか否かを制御する第1切替器を備え、
前記スレーブ装置は、前記第1のデータ信号の論理値を反転して受信するか否かを制御する第2切替器を備え、
前記方法は、
前記マスタ装置が、少なくとも前記第1のクロック信号の周期より長い期間、前記第1データ信号線をアサートするよう制御する第1駆動工程と、
前記スレーブ装置が、少なくとも前記第1のクロック信号の周期より長い期間、前記第1データ信号線がアサートされていることが検出されると、少なくとも前記第2のクロック信号の周期より長い期間、前記第2データ信号線をアサートすると共に、前記第2切替器により論理値を反転するよう制御する第2駆動工程と、
前記マスタ装置が、前記第1駆動工程により前記第1データ信号線をアサートした後、少なくとも前記第2のクロック信号の周期より長い期間、前記第2データ信号線がアサートされていることが検出されると、前記第1データ信号線のアサートを解除すると共に、前記第1切替器により論理値を反転するよう制御する第1解除工程と、
前記スレーブ装置が、前記第2駆動工程により前記第2データ信号線をアサートした後、少なくとも前記第1のクロック信号の周期より長い期間、前記第1データ信号線がアサートされていないことが検出された場合、前記マスタ装置が通信可能状態にあると判定すると共に、前記第2データ信号線のアサートを解除し前記第2切替器による論理値の反転を解除するよう制御する第2状態判定工程と、
前記マスタ装置が、前記第1解除工程により前記第1データ信号線をアサートを解除した後、少なくとも前記第2のクロック信号の周期より長い期間、前記第2データ信号線がアサートされていないことが検出された場合、前記スレーブ装置が通信可能状態にあると判定すると共に、前記第1切替器による論理値の反転を解除するよう制御する第1状態判定工程と、
を含むことを特徴とする方法。 - シリアル通信装置であって、
第1クロック信号線に第1のクロック信号を送信する第1クロック端子と、
第1データ信号線に第1のデータ信号を送信する第1データ端子と、
第2クロック信号線から第2のクロック信号を受信する第2クロック端子と、
第2データ信号線から第2のデータ信号を受信する第2データ端子と、
前記シリアル通信装置と通信可能な対向装置が、前記第1クロック端子、前記第1データ端子、前記第2クロック端子、前記第2データ端子の4つの端子を介して接続されているかを判定する判定手段と、
前記第2データ端子と前記判定手段との間に配置され、前記第2のデータ信号の論理値を反転して受信するか否かを制御する切替手段と、
を備え、
前記判定手段は、
少なくとも前記第1のクロック信号の周期より長い期間、前記第1データ信号線をアサートするよう制御する駆動手段と、
前記第2データ信号線がアサートされているか否かを判定する信号判定手段と、
前記駆動手段により前記第1データ信号線をアサートした後、少なくとも前記第2のクロック信号の周期より長い期間、前記第2データ信号線がアサートされていることが前記信号判定手段により判定されると、前記第1データ信号線のアサートを解除すると共に、前記切替手段により論理値を反転するよう制御する解除手段と、
前記解除手段により前記第1データ信号線のアサートを解除した後、少なくとも前記第2のクロック信号の周期より長い期間、前記第2データ信号線がアサートされていないことが前記信号判定手段により判定された場合、通信可能な対向装置が接続されていると判定すると共に、前記切替手段による論理値の反転を解除するよう制御する接続判定手段と、
を含む、
ことを特徴とするシリアル通信装置。 - 前記駆動手段は、同一論理値の複数ビットから構成されるパケットを前記第1データ信号線に送出するパケット送信手段を含むことを特徴とする請求項8に記載のシリアル通信装置。
- 前記判定手段は、前記第2データ信号線がアサートされているか否かを判定することを特徴とする請求項8に記載のシリアル通信装置。
- 前記判定手段は、前記第2のクロック信号に従って前記第2データ信号線の信号をサンプリングし、所定回数連続してアサートされているか否かを判定するよう構成されていることを特徴とする請求項10に記載のシリアル通信装置。
- 前記判定手段は、前記第2のクロック信号に従って前記第2データ信号線の信号をサンプリングし、該サンプリングにより得られたシリアル信号をMビット(Mは2以上の整数)のパラレル信号に変換し、該変換されたMビットのパラレル信号のMビットの全てがアサートされているか否かを判定するよう構成されていることを特徴とする請求項10に記載のシリアル通信装置。
- 前記切替手段は、前記第2のデータ信号の信号レベルを、第1の信号レベルから第2の信号レベルに、又は第2の信号レベルから第1の信号レベルに切替えるよう構成されており、
前記駆動手段は、前記第1のデータ信号の信号レベルを、前記第2の信号レベルにすることにより、前記第1データ信号線をアサートするよう構成されており、
前記信号判定手段は、前記第2のデータ信号の信号レベルが前記第2の信号レベルであると判定した場合は、前記第2データ信号線がアサートされていると判定するよう構成されていることを特徴とする請求項8に記載のシリアル通信装置。 - シリアル通信装置の通信初期化の方法であって、
前記シリアル通信装置は、
第1クロック信号線に第1のクロック信号を送信する第1クロック端子と、
第1データ信号線に第1のデータ信号を送信する第1データ端子と、
第2クロック信号線から第2のクロック信号を受信する第2クロック端子と、
第2データ信号線から第2のデータ信号を受信する第2データ端子と、
前記シリアル通信装置と通信可能な対向装置が、前記第1クロック端子、前記第1データ端子、前記第2クロック端子、前記第2データ端子の4つの端子を介して接続されているかを判定する判定手段と、
前記第2データ端子と前記判定手段との間に配置され、前記第2のデータ信号の論理値を反転して受信するか否かを制御する切替手段と、
を備え、
前記方法は、
少なくとも前記第1のクロック信号の周期より長い期間、前記第1データ信号線をアサートするよう制御する駆動工程と、
前記第2データ信号線がアサートされているか否かを判定する信号判定工程と、
前記駆動工程により前記第1データ信号線をアサートした後、少なくとも前記第2のクロック信号の周期より長い期間、前記第2データ信号線がアサートされていることが前記信号判定工程により判定されると、前記第1データ信号線のアサートを解除すると共に、前記切替手段により論理値を反転するよう制御する解除工程と、
前記解除工程により前記第1データ信号線のアサートを解除した後、少なくとも前記第2のクロック信号の周期より長い期間、前記第2データ信号線がアサートされていないことが前記信号判定工程により判定された場合、通信可能な対向装置が接続されていると判定すると共に、前記切替手段による論理値の反転を解除するよう制御する接続判定工程と、
を含む、
ことを特徴とする方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012053680A JP5921264B2 (ja) | 2012-03-09 | 2012-03-09 | シリアル通信システムおよびその通信初期化の方法、並びにシリアル通信装置およびその通信初期化の方法 |
US13/646,103 US8959268B2 (en) | 2012-03-09 | 2012-10-05 | Information processing apparatus, serial communication system, method of initialization of communication therefor and serial communication apparatus |
US13/646,262 US9001950B2 (en) | 2012-03-09 | 2012-10-05 | Information processing apparatus, serial communication system, method of initialization of communication therefor, and serial communication apparatus |
CN201210445934.7A CN103312636B (zh) | 2012-03-09 | 2012-11-09 | 信息处理装置、串行通信系统和装置以及通信初始化方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012053680A JP5921264B2 (ja) | 2012-03-09 | 2012-03-09 | シリアル通信システムおよびその通信初期化の方法、並びにシリアル通信装置およびその通信初期化の方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2013187864A JP2013187864A (ja) | 2013-09-19 |
JP2013187864A5 JP2013187864A5 (ja) | 2015-03-26 |
JP5921264B2 true JP5921264B2 (ja) | 2016-05-24 |
Family
ID=49388908
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012053680A Expired - Fee Related JP5921264B2 (ja) | 2012-03-09 | 2012-03-09 | シリアル通信システムおよびその通信初期化の方法、並びにシリアル通信装置およびその通信初期化の方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5921264B2 (ja) |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5344286B2 (ja) * | 1974-04-13 | 1978-11-28 | ||
JPH03276942A (ja) * | 1990-03-27 | 1991-12-09 | Toshiba Corp | 中継装置 |
US6334163B1 (en) * | 1999-03-05 | 2001-12-25 | International Business Machines Corp. | Elastic interface apparatus and method therefor |
JP2003157230A (ja) * | 2001-11-20 | 2003-05-30 | Land Computer:Kk | マルチドロップ方式で構成されたクロック信号・データ分離型シリアルデータ通信方式におけるクロック信号・データタイムスキューの低減方法とクロック信号伝送線の単線化 |
DE602006012822D1 (de) * | 2005-04-29 | 2010-04-22 | Nxp Bv | Kommunikationssystem und -verfahren mit einer slave-einrichtung mit zwischengespeicherter service-anforderung |
JP5312516B2 (ja) * | 2011-05-13 | 2013-10-09 | キヤノン株式会社 | シリアル通信のシステム及び方法 |
-
2012
- 2012-03-09 JP JP2012053680A patent/JP5921264B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2013187864A (ja) | 2013-09-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9001950B2 (en) | Information processing apparatus, serial communication system, method of initialization of communication therefor, and serial communication apparatus | |
EP2867782B1 (en) | A clock-less half-duplex repeater | |
EP2867780B1 (en) | Device disconnect detection | |
US9229897B2 (en) | Embedded control channel for high speed serial interconnect | |
US9239810B2 (en) | Low power universal serial bus | |
WO2017136455A1 (en) | Scalable, high-efficiency, high-speed serialized interconnect | |
US8977789B2 (en) | Device connect detection | |
CN113424164B (zh) | USB 2.0转接驱动器和eUSB2中继器中的功耗降低 | |
US20160085711A1 (en) | Throttling integrated link | |
US11567893B2 (en) | Method and a mirrored serial interface (MSI) for transferring data | |
CN106257436B (zh) | 发送器、接收器、数据传输系统和数据传送方法 | |
US10891242B2 (en) | Embedded USB2 (eUSB2) repeater operation | |
JP5926583B2 (ja) | 情報処理装置、シリアル通信システムおよびそれらの通信初期化の方法、並びにシリアル通信装置 | |
JP5704988B2 (ja) | 通信装置 | |
JP5921264B2 (ja) | シリアル通信システムおよびその通信初期化の方法、並びにシリアル通信装置およびその通信初期化の方法 | |
CN105610532A (zh) | 信号的传输处理方法及装置、设备 | |
JP2011071579A (ja) | PCIExpress通信システム | |
JP3638769B2 (ja) | 通信制御装置 | |
JP5902402B2 (ja) | データ出力調整装置、データ出力調整方法、rgmiiネットワークシステム、及び、rgmiiネットワーク通信路切替方法 | |
JP2001236303A (ja) | ユニバーサル・シリアル・バス制御回路 | |
JP2003152745A (ja) | データ伝送システム、送信装置及び受信装置 | |
CN117955583A (zh) | 用于互连协议的通道同步的方法、控制器以及存储装置 | |
JP2000330935A (ja) | ウェイト制御回路 | |
JP2014206810A (ja) | データ転送装置及び電子機器 | |
JP2001237811A (ja) | シリアル通信回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150204 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150204 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160209 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160314 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160412 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5921264 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |