JP5926583B2 - 情報処理装置、シリアル通信システムおよびそれらの通信初期化の方法、並びにシリアル通信装置 - Google Patents
情報処理装置、シリアル通信システムおよびそれらの通信初期化の方法、並びにシリアル通信装置 Download PDFInfo
- Publication number
- JP5926583B2 JP5926583B2 JP2012053681A JP2012053681A JP5926583B2 JP 5926583 B2 JP5926583 B2 JP 5926583B2 JP 2012053681 A JP2012053681 A JP 2012053681A JP 2012053681 A JP2012053681 A JP 2012053681A JP 5926583 B2 JP5926583 B2 JP 5926583B2
- Authority
- JP
- Japan
- Prior art keywords
- signal line
- data signal
- clock
- data
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004891 communication Methods 0.000 title claims description 134
- 230000010365 information processing Effects 0.000 title claims description 11
- 238000011423 initialization method Methods 0.000 title 1
- 238000000034 method Methods 0.000 claims description 45
- 238000005070 sampling Methods 0.000 claims description 9
- 238000001514 detection method Methods 0.000 description 25
- 238000010586 diagram Methods 0.000 description 19
- 238000012546 transfer Methods 0.000 description 18
- 238000012545 processing Methods 0.000 description 12
- 230000008569 process Effects 0.000 description 11
- 238000012790 confirmation Methods 0.000 description 10
- 230000008859 change Effects 0.000 description 9
- 230000010363 phase shift Effects 0.000 description 9
- 230000001360 synchronised effect Effects 0.000 description 9
- 230000005540 biological transmission Effects 0.000 description 7
- 230000000630 rising effect Effects 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- CNQCVBJFEGMYDW-UHFFFAOYSA-N lawrencium atom Chemical compound [Lr] CNQCVBJFEGMYDW-UHFFFAOYSA-N 0.000 description 1
- 210000004185 liver Anatomy 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000008929 regeneration Effects 0.000 description 1
- 238000011069 regeneration method Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Images
Description
本発明に係るシリアル通信システムの第1実施形態として、双方向でシリアル通信を行う2つの集積回路を含む情報処理装置を例に挙げて以下に説明する。
図1は、シリアル通信システムを含む情報処理装置の構成例を示す図である。情報処理装置において、CPU10、ROM11、RAM12は第1バス13に接続され、PCI20、USB21、IDE22は第2バス23に接続されている。そして第1バス13と第2バス23はシリアル通信マスタ装置100とシリアル通信スレーブ装置200を介して接続されている。この構成は汎用のコンピュータにおける2チップセット構成で代表的な構成であり、集積回路1は、シリアル通信マスタ装置100を含み、集積回路2は、シリアル通信マスタ装置100とシリアル通信可能に接続されているシリアル通信スレーブ装置200を含む。
図8は、第1実施形態に係るシリアル通信システムにおける接続確認のための通信初期化のシーケンス図である。なお、図8は、図5をシーケンス図として描き直したものに相当する。初期化処理では、シリアル通信マスタ装置100とシリアル通信スレーブ装置200との間で、シリアル通信を確立するために、お互いが通信可能な状態か否かを判定する処理を行う。
図9および図10は、シリアル通信スレーブ装置200にリセットが再発生した場合の初期化シーケンス図である。図11および図12は、シリアル通信マスタ装置100にリセットが再発生した場合の初期化シーケンス図である。なお、電源遮断・投入処理はリセット処理と同様に考慮できる。なお、各ステップでの動作は図8を参照して説明した各ステップと同様である。
第2実施形態では、データ信号線202において同一の論理値が所定回数連続していることを、論理層1001で判定する形態について説明する。第1実施形態で述べたように、論理値”0”の連続においてはスタートビット(論理値”1”)が設定できず、デシリアライザ1003でパケット抽出することができない。そこで、第2実施形態では、データ信号線202とデシリアライザ1003との間に極性切替部1005を設け、擬似的なスタートビットを生成している。
図13は、シリアル通信マスタ装置100の内部構成を例示的に示す図である。シリアル通信マスタ装置100は、論理層1001、シリアライザ1002、デシリアライザ1003、極性切替部1005を含む。なお、第1実施形態と同様、シリアル通信マスタ装置100は、送信及び受信の両方を行う。
第2実施形態における、シリアル通信マスタ装置100とシリアル通信スレーブ装置200との間での初期化動作は第1実施形態とほぼ同様であるが、以下の点で異なる。
また、本発明は、以下の処理を実行することによっても実現される。即ち、上述した実施形態の機能を実現するソフトウェア(プログラム)を、ネットワーク又は各種記憶媒体を介してシステム或いは装置に供給し、そのシステム或いは装置のコンピュータ(またはCPUやMPU等)がプログラムを読み出して実行する処理である。
Claims (7)
- マスタと該マスタと複数の信号線によってシリアル通信可能に接続されているスレーブとを有する情報処理装置であって、
前記マスタが、前記複数の信号線のうちのクロック信号線によって前記スレーブに伝送するクロックの周期より長い期間、前記複数の信号線に含まれる第1データ信号線の信号レベルを第1の信号レベルから第2の信号レベルに変化させ、前記スレーブが、前記マスタによって前記第1データ信号線の信号レベルが前記第2の信号レベルに変化されたことに基づいて、前記複数の信号線のうちのクロック信号線によって前記マスタに伝送するクロックの周期より長い期間、前記複数の信号線に含まれる第2データ信号線の信号レベルを前記第1の信号レベルから前記第2の信号レベルに変化させる、ことにより前記マスタと前記スレーブとがハンドシェークするように構成されており、
前記マスタが、前記スレーブによって前記第2データ信号線の信号レベルが前記第2の信号レベルに変化されたことに基づいて、前記スレーブに伝送するクロックの周期より長い期間、前記第1データ信号線の信号レベルを前記第1の信号レベルに変化させ、前記スレーブが、前記マスタによって前記第1データ信号線の信号レベルが前記第1の信号レベルに変化されたことに基づいて、前記マスタに伝送するクロックの周期より長い期間、前記第2データ信号線の信号レベルを前記第1の信号レベルに変化させる、ことにより前記マスタと前記スレーブとがハンドシェークするように構成されている
ことを特徴とする情報処理装置。 - マスタ装置とスレーブ装置とを含むシリアル通信システムであって、
前記マスタ装置と前記スレーブ装置とは、
前記マスタ装置から前記スレーブ装置に第1のクロック信号を伝送する第1クロック信号線と、
前記マスタ装置から前記スレーブ装置に第1のデータ信号を伝送する第1データ信号線と、
前記スレーブ装置から前記マスタ装置に第2のクロック信号を伝送する第2クロック信号線と、
前記スレーブ装置から前記マスタ装置に第2のデータ信号を伝送する第2データ信号線と、
により接続されており、
前記マスタ装置は、
少なくとも前記第1のクロック信号の周期より長い期間、前記第1データ信号線をアサートするよう制御する第1駆動手段と、
前記第2データ信号線がアサートされているか否かを判定する第1判定手段と、
前記第1駆動手段により前記第1データ信号線をアサートした後、少なくとも前記第2のクロック信号の周期より長い期間、前記第2データ信号線がアサートされていることが前記第1判定手段により検出されると、前記第1データ信号線のアサートを解除するよう制御する第1解除手段と、
前記第1解除手段により前記第1データ信号線のアサートを解除した後、少なくとも前記第2のクロック信号の周期より長い期間、前記第2データ信号線がアサートされていないことが前記第1判定手段により検出された場合、前記スレーブ装置が通信可能状態にあると判定する第1状態判定手段と、
を備え、
前記スレーブ装置は、
前記第1データ信号線がアサートされているか否かを判定する第2判定手段と、
少なくとも前記第1のクロック信号の周期より長い期間、前記第1データ信号線がアサートされていることが前記第2判定手段により検出されると、少なくとも前記第2のクロック信号の周期より長い期間、前記第2データ信号線をアサートするよう制御する第2駆動手段と、
前記第2駆動手段により前記第2データ信号線をアサートした後、少なくとも前記第1のクロック信号の周期より長い期間、前記第1データ信号線がアサートされていないことが前記第2判定手段により検出された場合、前記マスタ装置が通信可能状態にあると判定すると共に前記第2データ信号線のアサートを解除するよう制御する第2状態判定手段と、
を備えることを特徴とするシリアル通信システム。 - 前記第1判定手段は、前記第2のクロック信号に従って前記第2データ信号線の信号をサンプリングし、所定回数連続してアサートされているか否かを判定するよう構成されており、
前記第2判定手段は、前記第1のクロック信号に従って前記第1データ信号線の信号をサンプリングし、所定回数連続してアサートされているか否かを判定するよう構成されている、
ことを特徴とする請求項2に記載のシリアル通信システム。 - 前記第1判定手段は、前記第2のクロック信号に従って前記第2データ信号線の信号をサンプリングし、該サンプリングにより得られたシリアル信号をMビット(Mは2以上の整数)のパラレル信号に変換し、該変換されたMビットのパラレル信号のMビットの全てがアサートされているか否かを判定するよう構成されており、
前記第2判定手段は、前記第1のクロック信号に従って前記第1データ信号線の信号をサンプリングし、該サンプリングにより得られたシリアル信号をNビット(Nは2以上の整数)のパラレル信号に変換し、該変換されたNビットのパラレル信号のNビットの全てがアサートされているか否かを判定するよう構成されている、
ことを特徴とする請求項2に記載のシリアル通信システム。 - マスタと該マスタと複数の信号線によってシリアル通信可能に接続されているスレーブとを有する情報処理装置における通信初期化の方法であって、
前記マスタが、前記複数の信号線のうちのクロック信号線によって前記スレーブに伝送するクロックの周期より長い期間、前記複数の信号線に含まれる第1データ信号線の信号レベルを第1の信号レベルから第2の信号レベルに変化させる工程と、
前記スレーブが、前記マスタによって前記第1データ信号線の信号レベルが前記第2の信号レベルに変化されたことに基づいて、前記複数の信号線のうちのクロック信号線によって前記マスタに伝送するクロックの周期より長い期間、前記複数の信号線に含まれる第2データ信号線の信号レベルを前記第1の信号レベルから前記第2の信号レベルに変化させる工程と、
前記マスタが、前記スレーブによって前記第2データ信号線の信号レベルが前記第2の信号レベルに変化されたことに基づいて、前記スレーブに伝送するクロックの周期より長い期間、前記第1データ信号線の信号レベルを前記第1の信号レベルに変化させる工程と、
前記スレーブが、前記マスタによって前記第1データ信号線の信号レベルが前記第1の信号レベルに変化されたことに基づいて、前記マスタに伝送するクロックの周期より長い期間、前記第2データ信号線の信号レベルを前記第1の信号レベルに変化させる工程と、
を含むことを特徴とする方法。 - マスタ装置とスレーブ装置とを含むシリアル通信システムにおける通信初期化の方法であって、
前記マスタ装置と前記スレーブ装置とは、
前記マスタ装置から前記スレーブ装置に第1のクロック信号を伝送する第1クロック信号線と、
前記マスタ装置から前記スレーブ装置に第1のデータ信号を伝送する第1データ信号線と、
前記スレーブ装置から前記マスタ装置に第2のクロック信号を伝送する第2クロック信号線と、
前記スレーブ装置から前記マスタ装置に第2のデータ信号を伝送する第2データ信号線と、
により接続されており、前記方法は、
前記マスタ装置が、少なくとも前記第1のクロック信号の周期より長い期間、前記第1データ信号線をアサートするよう制御する第1駆動工程と、
前記スレーブ装置が、少なくとも前記第1のクロック信号の周期より長い期間、前記第1データ信号線がアサートされていることが検出されると、少なくとも前記第2のクロック信号の周期より長い期間、前記第2データ信号線をアサートするよう制御する第2駆動工程と、
前記マスタ装置が、前記第1駆動工程により前記第1データ信号線をアサートした後、少なくとも前記第2のクロック信号の周期より長い期間、前記第2データ信号線がアサートされていることが検出されると、前記第1データ信号線のアサートを解除するよう制御する第1解除工程と、
前記スレーブ装置が、前記第2駆動工程により前記第2データ信号線をアサートした後、少なくとも前記第1のクロック信号の周期より長い期間、前記第1データ信号線がアサートされていないことが検出された場合、前記マスタ装置が通信可能状態にあると判定すると共に前記第2データ信号線のアサートを解除するよう制御する第2状態判定工程と、
前記マスタ装置が、前記第1解除工程により前記第1データ信号線のアサートを解除した後、少なくとも前記第2のクロック信号の周期より長い期間、前記第2データ信号線がアサートされていないことが検出された場合、前記スレーブ装置が通信可能状態にあると判定する第1状態判定手段と、
を含むことを特徴とする方法。 - シリアル通信装置であって、
第1クロック信号線に第1のクロック信号を送信する第1クロック端子と、
第1データ信号線に第1のデータ信号を送信する第1データ端子と、
第2クロック信号線から第2のクロック信号を受信する第2クロック端子と、
第2データ信号線から第2のデータ信号を受信する第2データ端子と、
前記シリアル通信装置と通信可能な対向装置が、前記第1クロック端子、前記第1データ端子、前記第2クロック端子、前記第2データ端子の4つの端子を介して接続されているかを判定する判定手段と、
を備え、
前記判定手段は、
少なくとも前記第1のクロック信号の周期より長い期間、前記第1データ信号線をアサートするよう制御する駆動手段と、
前記第2データ信号線がアサートされているか否かを判定する判定手段と、
前記駆動手段により前記第1データ信号線をアサートした後、少なくとも前記第2のクロック信号の周期より長い期間、前記第2データ信号線がアサートされていることが前記判定手段により検出されると、前記第1データ信号線のアサートを解除するよう制御する解除手段と、
前記解除手段により前記第1データ信号線のアサートを解除した後、少なくとも前記第2のクロック信号の周期より長い期間、前記第2データ信号線がアサートされていないことが前記判定手段により検出された場合、通信可能な対向装置が接続されていると判定する接続判定手段と、
を含む、
ことを特徴とするシリアル通信装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012053681A JP5926583B2 (ja) | 2012-03-09 | 2012-03-09 | 情報処理装置、シリアル通信システムおよびそれらの通信初期化の方法、並びにシリアル通信装置 |
US13/646,262 US9001950B2 (en) | 2012-03-09 | 2012-10-05 | Information processing apparatus, serial communication system, method of initialization of communication therefor, and serial communication apparatus |
US13/646,103 US8959268B2 (en) | 2012-03-09 | 2012-10-05 | Information processing apparatus, serial communication system, method of initialization of communication therefor and serial communication apparatus |
CN201210445934.7A CN103312636B (zh) | 2012-03-09 | 2012-11-09 | 信息处理装置、串行通信系统和装置以及通信初始化方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012053681A JP5926583B2 (ja) | 2012-03-09 | 2012-03-09 | 情報処理装置、シリアル通信システムおよびそれらの通信初期化の方法、並びにシリアル通信装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013187865A JP2013187865A (ja) | 2013-09-19 |
JP5926583B2 true JP5926583B2 (ja) | 2016-05-25 |
Family
ID=49388909
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012053681A Expired - Fee Related JP5926583B2 (ja) | 2012-03-09 | 2012-03-09 | 情報処理装置、シリアル通信システムおよびそれらの通信初期化の方法、並びにシリアル通信装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5926583B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9734121B2 (en) * | 2014-04-28 | 2017-08-15 | Qualcomm Incorporated | Sensors global bus |
US10417172B2 (en) | 2014-04-28 | 2019-09-17 | Qualcomm Incorporated | Sensors global bus |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5344286B2 (ja) * | 1974-04-13 | 1978-11-28 | ||
JPH03276942A (ja) * | 1990-03-27 | 1991-12-09 | Toshiba Corp | 中継装置 |
US6247082B1 (en) * | 1998-11-03 | 2001-06-12 | 3Com Corporation | Method and circuit for providing handshaking to transact information across multiple clock domains |
JP2003157230A (ja) * | 2001-11-20 | 2003-05-30 | Land Computer:Kk | マルチドロップ方式で構成されたクロック信号・データ分離型シリアルデータ通信方式におけるクロック信号・データタイムスキューの低減方法とクロック信号伝送線の単線化 |
JP5043450B2 (ja) * | 2007-01-22 | 2012-10-10 | キヤノン株式会社 | シリアル通信システム及びスレーブ装置 |
JP2011055112A (ja) * | 2009-08-31 | 2011-03-17 | Denso Corp | 通信システムおよび通信装置 |
-
2012
- 2012-03-09 JP JP2012053681A patent/JP5926583B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2013187865A (ja) | 2013-09-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8959268B2 (en) | Information processing apparatus, serial communication system, method of initialization of communication therefor and serial communication apparatus | |
US9355057B2 (en) | Universal serial bus repeater | |
US9979432B2 (en) | Programmable distributed data processing in a serial link | |
KR101812835B1 (ko) | 직렬 인터페이스 | |
WO2017136455A1 (en) | Scalable, high-efficiency, high-speed serialized interconnect | |
US10241952B2 (en) | Throttling integrated link | |
US20080084862A1 (en) | Apparatus and method for data processing having an on-chip or off-chip interconnect between two or more devices | |
JP2008234222A (ja) | Usbコントローラ及びusbコントローラ試験方法 | |
US20060047862A1 (en) | Automatic hardware data link initialization | |
JP5926583B2 (ja) | 情報処理装置、シリアル通信システムおよびそれらの通信初期化の方法、並びにシリアル通信装置 | |
JP5921264B2 (ja) | シリアル通信システムおよびその通信初期化の方法、並びにシリアル通信装置およびその通信初期化の方法 | |
CN105610532A (zh) | 信号的传输处理方法及装置、设备 | |
US10891242B2 (en) | Embedded USB2 (eUSB2) repeater operation | |
JP2011071579A (ja) | PCIExpress通信システム | |
JP4630288B2 (ja) | 受信したシリアル転送アライメントシーケンスのレートの検証 | |
JP5902402B2 (ja) | データ出力調整装置、データ出力調整方法、rgmiiネットワークシステム、及び、rgmiiネットワーク通信路切替方法 | |
JP2001236303A (ja) | ユニバーサル・シリアル・バス制御回路 | |
US20220335168A1 (en) | Handshake circuits | |
TWI621994B (zh) | 用於記憶卡存取之中介電路 | |
KR20230142103A (ko) | 인터페이스 장치 및 이를 포함하는 컴퓨팅 시스템 | |
JP2003152745A (ja) | データ伝送システム、送信装置及び受信装置 | |
JP2014206810A (ja) | データ転送装置及び電子機器 | |
JP2000330935A (ja) | ウェイト制御回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150108 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20151210 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160205 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160308 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160325 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160422 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5926583 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |