JP5704988B2 - 通信装置 - Google Patents
通信装置 Download PDFInfo
- Publication number
- JP5704988B2 JP5704988B2 JP2011069846A JP2011069846A JP5704988B2 JP 5704988 B2 JP5704988 B2 JP 5704988B2 JP 2011069846 A JP2011069846 A JP 2011069846A JP 2011069846 A JP2011069846 A JP 2011069846A JP 5704988 B2 JP5704988 B2 JP 5704988B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- transmission
- clock
- unit
- potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
このCDR回路を用いたトランシーバ間の通信では、送信側のトランシーバは、データ信号にクロック信号を重畳させた信号を送信する。受信側のトランシーバは、PLL回路を使用して受信データからクロック信号を抽出(分離)し、抽出したクロックを使用してデータのサンプリングを行う。
この発明は、PLL回路をベースとしたCDR回路を使用したトランシーバ間において、再同期を高速に行うことを目的とする。
所定のデータを表すデータ信号にクロック信号が重畳された信号を受信信号として受信する受信部と、
前記受信部が受信した受信信号からクロック信号を抽出するクロック抽出部であって、前記受信部が受信信号を受信していない非受信状態の場合には、前記受信部が受信信号を受信している受信状態から前記非受信状態へ移行する時点におけるクロック信号の位相を示す位相情報を保持しておくクロック抽出部と、
前記クロック抽出部が抽出したクロック信号を用いて、前記受信信号からデータを抽出するデータ抽出部と、
前記クロック抽出部が保持した位相情報を用いて生成されたクロック信号を送信クロック信号として、前記送信クロック信号に同期したデータ信号を送信する送信部であって、前記送信クロック信号をデータ信号に重畳させた信号を送信信号として送信する送信部と
を備えることを特徴とする。
図1は、トランシーバ1の基本構成を示す図である。なお、図1では、トランシーバ1aの構成のみを詳細に示し、トランシーバ1bの構成を省略して示しているが、トランシーバ1bはトランシーバ1aと同じ構成である。
送信バッファ11は、出力制御信号による制御に応じて、シリアライザ12から出力されたデータ信号を送信信号として、伝送路2を介して他方のトランシーバ1へ送信する回路である。送信バッファ11は、出力制御信号による制御に応じて、データ信号の送信時以外は、出力状態をハイ・インピーダンスとするスリーステート機能を有する。ただし、図1の構成の場合には、このスリーステート機能は無くてもよい。シリアライザ12は、送信データをパラレルデータからシリアルデータに変換して、送信クロックに同期したデータ信号に変換する回路である。なお、データ信号には、スクランブル方式や8B10B方式により、送信クロックが重畳されている。
受信バッファ13は、伝送路を介して他方のトランシーバ1が送信したデータ信号を、受信信号として受信する回路である。CDR回路14は、クロック抽出部16、データサンプリング回路17(データ抽出部)を備える。クロック抽出部16は、受信バッファ13が受信した受信信号からクロック信号を抽出する回路である。データサンプリング回路17は、クロック抽出部16が抽出したクロック信号を用いて、受信信号からデータのサンプリングを行う回路である。デシリアライザ15は、データサンプリング回路17がサンプリングしたシリアルデータをパラレルデータに変換する回路である。
クロック抽出部16は、いわゆるPLL回路であり、位相比較器18、ループフィルタ19、VCO20(Voltage Controlled Oscillator、電圧制御発振機)を備える。
位相比較器18は、受信バッファ13が受信した受信信号と、VCO20が出力するフィードバック信号との位相差を電位に変換して出力する。ループフィルタ19は、ローパスフィルタであり、位相比較器18が出力した電位から高周波成分を除去して出力する。VCO20は、ループフィルタ19が出力した電位を制御電位として、制御電位に応じた周波数のクロック信号を出力する。なお、VCO20は、出力したクロック信号をフィードバック信号として位相比較器18へ入力する。
つまり、クロック抽出部16は、受信信号と、VCO20が出力するクロック信号(フィードバック信号)との位相差を位相比較器18により検出し、検出した位相差情報をVCO20に入力することにより、受信信号とVCO20が出力するクロック信号との位相を同期させる。これにより、クロック抽出部16は、図3に示すような、受信信号の変化タイミングに同期したクロック信号を出力する。このとき、ループフィルタ19がどの程度の高周波成分を除去するか等により、VCO20の出力信号が受信信号に追随する速度(応答速度)が変わる。
再同期のために長い待ち時間が必要なのには、受信信号が数サイクルにわたって論理値“1”や“0”の状態が連続しており変化しないような場合でも、CDR回路14の同期が簡単に外れることが無いようにするために、PLL回路の応答速度を極端に早くすることができないという事情が関係している。
また、接続台数を増やす場合には、図4に示すように、1対1の接続関係を維持するために、スイッチやハブを使用することが必須となる。したがって、拡張可能数がスイッチやハブのポート数により制約を受けてしまう。また、スイッチやハブを追加することによりコストが増加してしまう。
上述した通り、1対1の接続とした場合には、通信と通信との間に、ダミーのデータパターンを流しておくことで、再同期の処理を行うことなく次の通信を行える。
これに対して、バス構造の接続とした場合には、通信が一旦終わり、次の通信が開始されるまでには、通信の衝突を防止するためのアイドル期間がとられる。この間にトランシーバ1間の同期が外れてしまうため、次の通信を行うには、再同期の処理を行う必要がある。したがって、再同期の処理を行う分、レイテンシが増大してしまう。
図8に示すトランシーバ1a,...,1nは、1対1には接続されず、1本の伝送路2を介してバス構造に接続される。
送信側位相保持部23は、非受信状態であると受信有無検出部21が検出している場合には、受信状態から非受信状態へ移行した時点におけるクロック信号の位相情報を保持する回路である。また、送信側位相保持部23は、送信バッファ11が送信信号を送信している場合には、送信信号を送信する直前のクロック信号の位相情報を保持する回路である。
図9に示すクロック抽出部16では、受信側位相保持部22は、サンプルホールド回路(保持回路)としている。サンプルホールド回路は、受信有無検出部21が非受信状態であると検出している場合には、受信状態から非受信状態へ移行した時点におけるループフィルタ19の出力電位を位相情報として保持しておく。そして、サンプルホールド回路は、受信有無検出部21が非受信状態であることを検出している場合には、ループフィルタ19の出力電位に代えて、保持した電位をVCO20の制御電位とする。
したがって、図9に示すクロック抽出部16では、非受信状態の場合におけるVCO20の制御電位は一定となり、VCO20から出力されるクロック信号の周波数は一定になる。
図10では、送信側位相保持部23をクロック抽出部16と同様に、PLL回路として構成している。ここで、位相比較器24、ループフィルタ25、VCO26は、位相比較器18、ループフィルタ19、VCO20と同一である。但し、位相比較器24の入力信号は、CDR回路14(つまり、クロック抽出部16)が出力したクロック信号である。
サンプルホールド回路27は、受信有無検出部21が非受信状態であることを検出している場合と、出力制御信号が送信信号を送信中であることを示す場合とのいずれかの場合には、その直前の時点におけるループフィルタ25の出力電位を位相情報として保持しておく。そして、サンプルホールド回路27は、前記いずれかの場合には、ループフィルタ25の出力電位に代えて、保持した電位をVCO26の制御電位とする。
したがって、図10に示す送信側位相保持部23では、受信有無検出部21が非受信状態であることを検出している場合と、出力制御信号が送信信号を送信中であることを示す場合とのいずれかの場合には、VCO26の制御電位は一定となり、VCO26から出力されるクロック信号の周波数は一定になる。
トランシーバ1aでは、送信バッファ11は、データ信号に送信側位相保持部23が出力するクロック信号を重畳させた送信信号を伝送路2へ送信する。このとき、他のトランシーバ1b,...,1nでは、送信バッファ11が、ハイ・インピーダンスを送信する。
トランシーバ1aでは、送信信号の送信中の場合、送信側位相保持部23は送信直前のクロック信号の位相情報を保持しておく。図10に示す送信側位相保持部23であれば、VCO26の制御電位は一定となり、VCO26から出力されるクロック信号は一定になる。つまり、送信バッファ11が利用するクロック周波数は一定になる。
一方、トランシーバ1b,...,1nでは、送信側位相保持部23は、クロック抽出部16で抽出されたクロック信号を出力する。図10に示す送信側位相保持部23であれば、クロック抽出部16で抽出されたクロック信号と同期したクロック信号が出力される。
トランシーバ1aの送信バッファ11は、送信信号の送信を停止して、他のトランシーバ1b,...,1nと同様に、ハイ・インピーダンスを送信する。
図9に示すクロック抽出部16であれば、受信側位相保持部22は、受信状態から非受信状態へ移行した時点におけるループフィルタ19の出力電位を保持しておく。そして、受信側位相保持部22は、非受信状態の間、ループフィルタ19の出力電位に代えて、保持した電位をVCO20の制御電位とする。これにより、全てのトランシーバ1a,...,1nのVCO20の制御電位が概ね同一となり、全てのトランシーバ1a,...,1nのVCO20から概ね同一のクロック信号が出力される。
図10に示す送信側位相保持部23であれば、受信状態から非受信状態へ移行した時点におけるループフィルタ25の出力電位を保持しておく。そして、受信側位相保持部22は、非受信状態の間、ループフィルタ25の出力電位に代えて、保持した電位をVCO20の制御電位とする。これにより、全てのトランシーバ1a,...,1nのVCO20の制御電位が概ね同一となり、全てのトランシーバ1a,...,1nのVCO20から概ね同一のクロック信号が出力される。
トランシーバ1bでは、送信バッファ11は、データ信号に送信側位相保持部23が出力するクロック信号を重畳させた送信信号を伝送路2へ送信する。このとき、他のトランシーバ1a,1c,...,1nでは、送信バッファ11が、ハイ・インピーダンスを送信する。
しかし、上述したように、実施の形態1に係るトランシーバ1では、アイドル期間中でも、トランシーバ1a,...,1nにおけるクロック抽出部16と送信側位相保持部23とが出力するクロック信号は全て概ね同期している。したがって、トランシーバ1bから送信された送信信号(受信信号)と、他のトランシーバ1a,1c,...,1nのクロック抽出部16が出力するクロック信号とは概ね同期している。そのため、短時間で再同期することができる。
図9に示すクロック抽出部16であれば、受信信号の受信を開始した時点で、受信信号とVCO20が出力するクロック信号との位相差がほとんどないため、短時間で受信信号に同期したクロック信号を出力することができる。
上述した通り、通信が一旦終わり、次の通信が開始されるまでには、通信の衝突を防止するためのアイドル期間がとられるという点についてはいずれも同じである。しかし、図8に示すトランシーバ1を用いた場合、短時間で再同期することができるため、伝送路の使用効率の低下を抑えることができる。
なお、実施の形態1に係るトランシーバ1は、信号の送信中は、送信側位相保持部23が位相情報を保持しておき、一定のクロック信号を利用して信号を送信する。そのため、安定した通信を行うことができる。
実施の形態2では、送信クロックの切り替えを可能としたトランシーバ1について説明する。
図12に示すトランシーバ1は、クロック切替部28を備える点が、図8に示すトランシーバ1と異なる。他は、図8に示すトランシーバ1と同じであるため、同一のものには同一の符号を付して説明を省略する。
例えば、セレクタ29は、通常動作時には送信側位相保持部23が出力するクロック信号を選択して送信クロックとして使用させる。
一方、セレクタ29は、何らかの理由により高精度なクロックを使用したデータ信号を伝送路2へ送出して、各トランシーバ1の状態を理想的な状態にする必要が生じた場合には、高精度な水晶発振器等を使用して生成したローカル送信クロックを選択して送信クロックとして使用させる。具体的には、システムの起動時やシステムに異常が発生してその是正を行う場合、通信品質向上のために定期的に高精度なクロック信号による通信を行う場合等が考えられる。
図13では、信号調整部30をクロック抽出部16と同様に、PLL回路として構成している。ここで、位相比較器31、ループフィルタ32、VCO33は、位相比較器18、ループフィルタ19、VCO20と同一である。但し、位相比較器31の入力信号は、セレクタ29が出力したクロック信号である。
セレクタ29で位相状態のまったく異なるクロック信号に切替えたとしても、信号調整部30により急激な位相変化が吸収される。そして、最終的にシリアライザ12に入力される送信クロック信号は徐々に変化しながらセレクタ29で選択されたクロック信号の位相に一致させることができる。そのため、送信バッファ11からの出力信号に大きな影響を与えることなく、送信クロック信号の切替えが可能となる。
実施の形態3では、より高速な再同期を実現するトランシーバ1について説明する。
図14に示すクロック抽出部16は、ループフィルタ19に代えて、高速応答用ループフィルタ34、低速応答用ループフィルタ35、ループフィルタ選択部36、同期判定部37を備える点が、図9に示すクロック抽出部16と異なる。他は、図9に示すクロック抽出部16と同じであるため、同一のものには同一の符号を付して説明を省略する。
(1)通常の受信動作時には、ループフィルタ選択部36は低速応答用ループフィルタ35を選択する。そのため、クロック抽出部16は、受信バッファ13が受信した受信信号の変化に対して、ある程度ゆっくりとした追随動作を行ってクロック信号の抽出を行う。これにより、受信信号が数サイクルにわたって論理値“1”や“0”の状態が連続しており変化しないような場合でも、受信信号とクロック信号との同期が簡単に外れることがない。
(2)受信有無検出部21が、受信バッファ13が受信する受信信号が途切れたこと(非受信状態になったこと)を検出すると、サンプルホールド回路(受信側位相保持部22)により保持された電位を制御電位としてVCO20が動作する。したがって、VCO20が出力するクロック信号の位相は保持される。
(3)受信有無検出部21が、受信バッファ13が再び受信信号を受信したことを検出すると、サンプルホールド回路は電位の保持を止め、ループフィルタ選択部36が選択するループフィルタが出力する電位を制御電位としてVCO20が動作する。このとき、ループフィルタ選択部36は高速応答用ループフィルタ34を選択する。そのため、クロック抽出部16は、受信バッファ13が受信した受信信号の変化に対して、高速に追随動作を行ってクロック信号の抽出を行う。この際、同期判定部37は、随時、高速応答用ループフィルタ34が出力する電位が安定しているか否かを監視することにより、受信信号と、VCO20が出力するクロック信号とが同期したか否かを判定する。
(4)同期判定部37が同期したと判定すると、ループフィルタ選択部36は高速応答用ループフィルタ34から低速応答用ループフィルタ35に切り替え、(1)の通常の受信動作へ移行する。
図15に示す送信側位相保持部23は、ループフィルタ25に代えて、高速応答用ループフィルタ38、低速応答用ループフィルタ39、ループフィルタ選択部40、同期判定部41を備える点が、図10に示す送信側位相保持部23と異なる。他は、図10に示す送信側位相保持部23と同じである。
なお、図15に示す送信側位相保持部23の動作は、図14に示すクロック抽出部16の動作と同様であるため、説明を省略する。
Claims (6)
- 所定のデータを表すデータ信号にクロック信号が重畳された送信信号を受信信号として受信する受信部であって、他の通信装置が送信した送信信号と、自身が送信した送信信号とを受信信号として受信する受信部と、
前記受信部が受信した受信信号からクロック信号を抽出するクロック抽出部であって、前記受信部が受信信号を受信していない非受信状態の場合には、前記受信部が受信信号を受信している受信状態から前記非受信状態へ移行する時点におけるクロック信号の位相を示す位相情報を保持しておくクロック抽出部と、
前記クロック抽出部が抽出したクロック信号を用いて、前記受信信号からデータを抽出するデータ抽出部と、
前記クロック抽出部が保持した位相情報を用いて生成されたクロック信号を送信クロック信号として、前記送信クロック信号に同期したデータ信号を送信する送信部であって、前記送信クロック信号をデータ信号に重畳させた信号を送信信号として送信する送信部とを備えることを特徴とする通信装置。 - 前記クロック抽出部は、
前記受信信号とフィードバック信号との位相差を電位に変換する位相比較器と、
前記位相比較器が変換した電位を入力として、高周波成分を除去した電位を出力するループフィルタと、
前記ループフィルタが出力する電位を制御電位として、制御電位に応じた周波数のクロック信号を出力するとともに、出力するクロック信号を前記フィードバック信号として前記位相比較器へ入力する電位制御発振機と、
前記非受信状態の場合には、前記受信状態から前記非受信状態へ移行する時点において前記ループフィルタが出力した電位を前記位相情報として保持しておき、前記ループフィルタが出力する電位に代えて、保持した電位を前記電位制御発振機の前記制御電位とする保持回路と
を備えることを特徴とする請求項1に記載の通信装置。 - 前記送信部は、前記電位制御発振機が出力したクロック信号を前記送信クロック信号とする
ことを特徴とする請求項2に記載の通信装置。 - 前記通信装置は、さらに、
前記電位制御発振機が出力したクロック信号に同期したクロック信号を出力する送信クロック保持部であって、前記送信部が送信信号を送信している場合には、出力するクロック信号の周波数を一定に保持する送信クロック保持部
を備え、
前記送信部は、前記送信クロック保持部が出力したクロック信号を前記送信クロック信号とする
ことを特徴とする請求項3に記載の通信装置。 - 前記通信装置は、さらに、
前記位相情報を用いて生成されたクロック信号と、所定のクロック信号とのいずれかを選択するクロック選択部と、
前記クロック選択部が選択するクロックを切り替えた場合に、切り替え前のクロック信号から切り替え後のクロック信号に徐々にクロック信号を変化させて出力する信号調整部と
を備え、
前記送信部は、前記信号調整部が出力したクロック信号を前記送信クロック信号とすることを特徴とする請求項1から4までのいずれかに記載の通信装置。 - 前記ループフィルタは、前記受信信号に対して応答速度が速い高速フィルタと、前記受信信号に対しての応答速度が遅い低速フィルタとを備え、
前記クロック抽出部は、さらに、
前記ループフィルタの出力電位が所定の安定状態となっているか否かを判定する電位判定部と、
前記非受信状態から前記受信状態に切り替わった場合には、前記高速フィルタから出力された電位を前記電位制御発振機の前記制御電位とする高速フィルタ運転をし、前記高速フィルタ運転時に前記電位判定部が安定状態となっていると判定した場合には、前記低速フィルタから出力された電位を前記電位制御発振機の前記制御電位とする低速フィルタ運転をするフィルタ切替部と
を備えることを特徴とする請求項2から4までのいずれかに記載の通信装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011069846A JP5704988B2 (ja) | 2011-03-28 | 2011-03-28 | 通信装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011069846A JP5704988B2 (ja) | 2011-03-28 | 2011-03-28 | 通信装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012205204A JP2012205204A (ja) | 2012-10-22 |
JP5704988B2 true JP5704988B2 (ja) | 2015-04-22 |
Family
ID=47185675
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011069846A Expired - Fee Related JP5704988B2 (ja) | 2011-03-28 | 2011-03-28 | 通信装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5704988B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6371096B2 (ja) * | 2014-04-09 | 2018-08-08 | ザインエレクトロニクス株式会社 | 受信装置 |
JP6703364B2 (ja) | 2014-04-10 | 2020-06-03 | ザインエレクトロニクス株式会社 | 受信装置 |
JP6592986B2 (ja) | 2015-06-26 | 2019-10-23 | 株式会社ソシオネクスト | Cdr制御回路、cdr回路およびcdr制御方法 |
WO2023223882A1 (ja) * | 2022-05-17 | 2023-11-23 | ソニーグループ株式会社 | データ処理装置およびデータ処理方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6196571A (ja) * | 1984-10-16 | 1986-05-15 | Pioneer Electronic Corp | 信号読取装置 |
JPH05227171A (ja) * | 1992-02-10 | 1993-09-03 | Toyota Motor Corp | 多重通信装置 |
JPH10164035A (ja) * | 1996-12-05 | 1998-06-19 | Nec Eng Ltd | 同期切替装置 |
JPH11215112A (ja) * | 1998-01-27 | 1999-08-06 | Hitachi Ltd | Pll回路 |
JP2001057526A (ja) * | 1999-06-09 | 2001-02-27 | Futaba Corp | 受信装置、及び受信装置の受信チャンネル推定方法 |
JP4650044B2 (ja) * | 2005-03-17 | 2011-03-16 | 富士ゼロックス株式会社 | 情報処理装置、システムおよび情報処理方法 |
JP2009302852A (ja) * | 2008-06-12 | 2009-12-24 | Sumitomo Electric Ind Ltd | 光受信回路、光受信回路のタイミング設定方法および光受信装置 |
JP2010219745A (ja) * | 2009-03-16 | 2010-09-30 | Mitsubishi Electric Corp | データ再生回路 |
-
2011
- 2011-03-28 JP JP2011069846A patent/JP5704988B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2012205204A (ja) | 2012-10-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8074125B2 (en) | Apparatus and method for transmitting and receiving data bits | |
US9355054B2 (en) | Digital calibration-based skew cancellation for long-reach MIPI D-PHY serial links | |
EP1388975B1 (en) | System and method for data transition control in a multirate communication system | |
WO2019153810A1 (zh) | 传输信号的方法、驱动器及系统 | |
US6374361B1 (en) | Skew-insensitive low voltage differential receiver | |
US7864911B2 (en) | System and method for implementing a phase detector to support a data transmission procedure | |
TW201521408A (zh) | 以最小的實體層改變及沒有協定改變而增強行動產業處理器介面界定實體層介面之鏈結速率之方法 | |
TW201810996A (zh) | 資料接收裝置 | |
US9791887B2 (en) | Synchronization of a data signal | |
US8458546B2 (en) | Oversampled clock and data recovery with extended rate acquisition | |
JP2008236738A (ja) | プログラマブルロジックデバイスにおける高速シリアルインターフェースのためのプロトコル非依存の自動レートネゴシエーション | |
US11509410B2 (en) | Method for a slave device for calibrating its output timing, method for a master device for enabling a slave device to calibrate its output timing, master device and slave device | |
US7482841B1 (en) | Differential bang-bang phase detector (BBPD) with latency reduction | |
JP2009212992A (ja) | 半導体集積回路装置及びアイ開口マージン評価方法 | |
WO2017189796A1 (en) | Data transmission method and data transmission system | |
JP5704988B2 (ja) | 通信装置 | |
US10608645B2 (en) | Fast locking clock and data recovery circuit | |
JP2022552852A (ja) | 高速次世代c-phyのための小ループ遅延クロックおよびデータ復元ブロック | |
US9705665B2 (en) | Oversampling CDR which compensates frequency difference without elasticity buffer | |
US7194057B2 (en) | System and method of oversampling high speed clock/data recovery | |
US8711018B2 (en) | Providing a feedback loop in a low latency serial interconnect architecture | |
TWI676383B (zh) | 於非同步時脈域傳輸數位訊號之傳輸電路、接收電路及方法 | |
JP6273679B2 (ja) | 送受信システム、送受信方法及び受信装置 | |
US20060222131A1 (en) | Method for sampling reverse data and a reverse data sampling circuit for performing the same | |
CN113497701B (en) | Phase detector command propagation between channels in MCM USR SERDES |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131114 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140618 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140624 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140715 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150127 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150224 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5704988 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |