JP2005223555A - 調歩同期シリアル通信システムおよびその通信方法 - Google Patents

調歩同期シリアル通信システムおよびその通信方法 Download PDF

Info

Publication number
JP2005223555A
JP2005223555A JP2004028723A JP2004028723A JP2005223555A JP 2005223555 A JP2005223555 A JP 2005223555A JP 2004028723 A JP2004028723 A JP 2004028723A JP 2004028723 A JP2004028723 A JP 2004028723A JP 2005223555 A JP2005223555 A JP 2005223555A
Authority
JP
Japan
Prior art keywords
transmission
serial communication
data
circuit
receiving
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004028723A
Other languages
English (en)
Inventor
Yukihiro Asada
幸弘 淺田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Engineering Ltd
Original Assignee
NEC Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Engineering Ltd filed Critical NEC Engineering Ltd
Priority to JP2004028723A priority Critical patent/JP2005223555A/ja
Publication of JP2005223555A publication Critical patent/JP2005223555A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Dc Digital Transmission (AREA)
  • Communication Control (AREA)

Abstract

【課題】 通信距離の伝送遅延によるオーバーランエラーの発生を防止し、通信距離の長距離化が可能な調歩同期シリアル通信システムの提供。
【解決手段】 送信回路1がCSの送信可状態であることを確認し、SDの送信を開始すると(ステップS1)、受信回路2は送信されたRDの受信を開始する。受信回路2はRDのスタートビットを認識し、送信回路1に対してRSを受信不可状態にする(ステップS2)。このように、受信回路2においてRDのスタートビットを認識後に受信不可能を示すRSを送信回路1に送信することにより、受信回路2にてRSを送信してから送信回路1にて次のデータを送信するまでの時間を長くすることができる。
【選択図】 図2

Description

本発明は、調歩同期シリアル通信システムおよびその通信方法に関し、特にフロー制御に必要な送信要求信号の制御方法に関する。
調歩同期シリアル通信は、パソコン、モデム等の周辺機器間でのシリアル通信方式として多く使われている。これらの機器は、受信バッファを内蔵するシリアル通信用のコントローラICやチップセット等が広く使用され、シリアル通信を可能としている。
一般にシリアル通信では、受信側機器の受信データ処理の速度が遅い場合や停止してる場合に、送信側機器がデータ送信を続けて行うと、受信側機器の受信バッファがオーバフローし、オーバーランエラーが発生してしまう。そのため、オーバフロー及びオーバーランエラーの発生を回避するためにデータ送信のフロー制御が必要となる。
図4は従来のパソコン間でシリアル通信を行うための信号接続の一例を示す図である。同図を参照すると、信号として、データ送受信用の送信データSDおよび受信データRD信号線と、データ通信のフロー制御用の送信要求RS、送信可CS、データセットレディDR、キャリア検出CDおよびデータ端末レディER信号線が設けられており、これらのフロー制御用の信号線でデータ通信のフロー制御を行っている。
しかし、上記シリアル通信で広く使われるシリアル通信用のコントローラICやチップセット等の部品は、航空宇宙等の機器の厳しい環境下において使用することは難しい。また、フロー制御用の信号線RS、CS、DR、CD、ERのような多数の信号線が必要となり、機器のコネクタ端子数も多くなってしまうという問題がある。
このような場合では、通信用バッファを有さない簡単な回路構成で、SD、RD、RS、CSの信号線と接地線SGによるシリアル通信が利用されている。
図5は従来のシリアル通信用のコントローラICやチップセット等を用いない場合の信号接続の一例を示す図である。同図を参照すると、このようなシリアル通信における機器AおよびBの各々は、送信回路1および受信回路2を含んで構成されている。
送信回路1は、送信データSDを送信する際に送信可CS(通信相手機器の送信要求RS)が送信可状態(たとえば、LOWレベル)であることを確認し送信する。また、送信データSDを送信する際にCS信号が送信不可状態(たとえば、HIGHレベル)であれば、送信可状態になるまで待ち送信する。
受信回路2は、送信回路1から送信されるRDのスタートビット認識により、データの受信が開始される。その後、ストップビットを認識した時に、受信したデータの処理が遅い等で、次のデータを受信できない場合、送信要求RSを受信不可状態(たとえば、HIGHレベル)にし、送信回路1に対し受信不可状態であることを通知する。
一方、この種の調歩同期シリアル通信システムの一例が特許文献1に記載されている。これは、フロー制御信号を“0”(Lレベル)が所定時間継続する連続マーク信号で構成し、送信可と送信不可とでそれぞれ継続時間が異なるようにすることにより、フロー制御を特定のコードを用いずに行うことができるというものである。
特開平5−63750号公報(段落0015、図3(B))
図6は従来のシリアル通信方式における受信回路が受信不可状態であることを通知してから送信回路が次のデータ送信を開始するまでの時間(To)の一例を示すタイミング図である。
図5および図6を参照すると、受信回路2が送信回路1の送信するRDのストップビットを認識し、受信不可状態であることを通知してから送信回路1が次のデータ送信を開始するまでの時間(以下、Toを称す。)は以下のようになる。
To=1/( シリアル通信の伝送レート×2) ・・・・・・(1)
このToが、シリアル通信の通信距離による往復伝送遅延時間(以下、Dと称す)より小さくなると、すなわち、受信回路2から送信したRS(送信不可を示すHIGHレベル)が送信回路1にCS(送信不可を示すHIGHレベル)として到着するタイミングが、送信回路1においてSDのスタートビットを送信するタイミングよりも後になる場合、受信回路2が受信不可状態であることを送信回路1に通知しているにも関わらず、送信回路1が次のデータ送信を開始してしまいオーバーランエラーが発生してしまうことになる。すなわち、シリアル通信を正常に行うための条件は、以下のようになる。
To>D ・・・・・・(2)
式(1)、(2)より次に示す式(3)が求まる。
1/( シリアル通信の伝送レート×2) > D・・・・・・(3)
従って、上記通信方式では、シリアル通信の通信距離の長距離化による伝送遅延時間の増大によりオーバーランエラーが発生してしまうという問題がある。
そこで本発明の目的は、シリアル通信用のコントローラICやチップセット等を使用しない簡単な回路構成により、通信距離の伝送遅延によるオーバーランエラーの発生を防止し、通信距離の長距離化が可能な調歩同期シリアル通信システムおよびその通信方法を提供することにある。
本発明に係る調歩同期シリアル通信システムは、機器Bから送信される送信可状態信号を受信した後に、機器Aから前記機器Bに対しデータ送信を開始する調歩同期シリアル通信システムであって、そのシステムは前記機器Bにおいて前記機器Aからの送信データのスタートビットを受信した後に、前記機器Aに対し送信不可状態信号を送信するフロー制御手段を含むことを特徴とする。
また、本発明に係る調歩同期シリアル通信方法は、機器Bから送信される送信可状態信号を受信した後に、機器Aから前記機器Bに対しデータ送信を開始する調歩同期シリアル通信方法であって、その方法は前記機器Bにおいて前記機器Aからの送信データのスタートビットを受信した後に、前記機器Aに対し送信不可状態信号を送信するフロー制御ステップを含むことを特徴とする。
本発明は、受信回路のRSの送信タイミングに特徴がある。この受信回路は、送信回路から送信されるRDのスタートビット認識によりデータの受信を開始する。これとほぼ同時に受信回路は送信要求RSを受信不可状態にし、送信回路に対して受信不可状態を通知する。従って、受信回路による受信不可状態の通知から送信回路による次のデータ送信までの時間を長くすることができるという効果が得られる。
本発明によれば、シリアル通信用のコントローラICやチップセット等を使用しない簡単な回路構成により、通信距離の伝送遅延によるオーバーランエラーの発生を防止し、通信距離の長距離化が可能となる。
以下、本発明の実施例について添付図面を参照しながら説明する。図1は、本発明に係る調歩同期シリアル通信システムの一例の構成図である。同図を参照すると、本発明に係る調歩同期シリアル通信システムは、機器Aと機器Bとから構成され、機器Aおよび機器Bの各々は送信回路1と、受信回路2と、演算部3とを含んでいる。
例えば、機器Aから機器Bへデータの送信を行う場合には、次のような動作が行われる。機器Aの演算部3より送信回路1に送信データが設定され、送信回路1は機器Bに対しSDの送信を開始する。機器Bは、機器Aの送信回路1より送信されたRDを受信回路2で受信し、演算部3にて受信データの処理を行う。
図2は、本発明に係る調歩同期シリアル通信システムの送信回路1及び受信回路2の動作を示すフローチャートである。同図を参照すると、機器Aの演算部3により送信データが設定された送信回路1は、CSの送信可状態であることを確認し、SDの送信を開始する(ステップS1)。スタートビットに続きデータ0が送信される。
機器Bの受信回路2は、送信されたRDの受信を開始する。受信回路2は、RDのスタートビットを認識し、機器Aの送信回路に対してRSを受信不可状態にする(ステップS2)。
機器Aの送信回路1は、SDの送信が完了したとき(ステップS3)、演算部3から次の送信データの設定があった場合、連続的にSDの送信を開始する。
しかし、本実施例ではCSが送信不可状態を示しているため、送信可状態になるまで送信することができない(ステップS5)。
機器Bの受信回路2は、RDのストップビットを認識し、データの受信を完了する。次いで、受信したデータの処理が演算部3で行われる(ステップS4)。この処理期間中、受信回路2は受信したデータを保持する必要があるため、次のRDを受信することはできない。
そして、機器Bの演算部3の受信したデータの処理が完了したとき(ステップS6)、機器Aの送信回路1に対してRSを受信可状態にして送信する(ステップS7)。
機器Aの送信回路1は、CSの送信可状態であることを確認できたとき、次のSDの送信を開始する(ステップS8)。
このように、本発明によれば、受信回路2がスタートビットを認識し(ステップS1)、RSを受信不可状態にしたときから(ステップS2)、送信回路1がCSの状態を確認し次のデータ送信を開始しようとする(ステップS8)までの時間(以下、Tnと称す。)を従来のシステムに比べ長くすることができる。
図3は、本発明に係る調歩同期シリアル通信システムにおける受信回路が受信不可状態であることを通知してから送信回路が次のデータ送信を開始するまでの時間(Tn)の一例を示すタイミング図である。
Tnは、シリアル通信のデータキャラクタ数及びパリティビットの有無によって変化し、次式(4)に示すようになる。
Tn=((1+キャラクタ数+パリティビット)×2+1)/( シリアル通信伝送レート×2) ・・・(4)
往復伝送遅延時間Dによるオーバーランエラーの発生がなく、正常に通信を行うための条件は、次式(5)に示すようになる。
Tn>D ・・・(5)
式(4)および式(5)より次式(6)が求まる。
((1+キャラクタ数+パリティビット)×2+1)/( シリアル通信伝送レート×2 > D ・・・(6)
従って、本発明の通信方式によるTn(式(4)参照)は、従来技術の通信方式によるTo(式(1)参照)よりも大きい。したがって、シリアル通信の通信距離による往復伝送遅延Dを大きく許容することができる。即ち、本発明により調歩同期シリアル通信において通信距離の長距離化が可能であり、本発明の目的が達成される。
図1の構成において、一例として、シリアル通信伝送レートを250kbps、データキャラクタ数を8ビット、パリティビット有りとしたシリアル通信では、本発明の通信方式によるTn及び従来技術の通信方式によるToは以下のようになる。
To=1/(250000×2)=2us ・・・(7)
Tn=((1+8+1)×2+1)/( 250000×2)=42us ・・(8)
従って、TnはToよりも大きく、本発明によってシリアル通信の通信距離による往復伝送遅延Dを大きく許容することができ、通信距離の長距離化が可能である。
なお、本発明が上記各実施例に限定されず、本発明の技術思想の範囲内において、各実施例は適宜変更され得ることは明らかである。
本発明に係る調歩同期シリアル通信システムの一例の構成図である。 本発明に係る調歩同期シリアル通信システムの送信回路1及び受信回路2の動作を示すフローチャートである。 本発明に係る調歩同期シリアル通信システムにおける受信回路が受信不可状態であることを通知してから送信回路が次のデータ送信を開始するまでの時間(Tn)の一例を示すタイミング図である。 従来のパソコン間でシリアル通信を行うための信号接続の一例を示す図である。 従来のシリアル通信用のコントローラICやチップセット等を用いない場合の信号接続の一例を示す図である。 従来のシリアル通信方式における受信回路が受信不可状態であることを通知してから送信回路が次のデータ送信を開始するまでの時間(To)の一例を示すタイミング図である。
符号の説明
1 送信回路
2 受信回路
3 演算部
A 機器
B 機器

Claims (6)

  1. 機器Bから送信される送信可状態信号を受信した後に、機器Aから前記機器Bに対しデータ送信を開始する調歩同期シリアル通信システムであって、
    前記機器Bにおいて前記機器Aからの送信データのスタートビットを受信した
    後に、前記機器Aに対し送信不可状態信号を送信するフロー制御手段を含むことを特徴とする調歩同期シリアル通信システム。
  2. 前記機器Bは前記送信データのストップビットを受信した後に受信したデータの処理を行い、前記データの処理が完了した後に前記機器Aに対し送信可状態信号を送信することを特徴とする請求項1記載の調歩同期シリアル通信システム。
  3. 前記機器AおよびBはシリアル通信用のコントローラICやチップセット等を用いない回路で構成されることを特徴とする請求項1または2記載の調歩同期シリアル通信システム。
  4. 機器Bから送信される送信可状態信号を受信した後に、機器Aから前記機器Bに対しデータ送信を開始する調歩同期シリアル通信方法であって、
    前記機器Bにおいて前記機器Aからの送信データのスタートビットを受信した
    後に、前記機器Aに対し送信不可状態信号を送信するフロー制御ステップを含むことを特徴とする調歩同期シリアル通信方法。
  5. 前記機器Bは前記送信データのストップビットを受信した後に受信したデータの処理を行い、前記データの処理が完了した後に前記機器Aに
    対し送信可状態信号を送信することを特徴とする請求項4記載の調歩同期シリアル通信方法。
  6. 前記機器AおよびBはシリアル通信用のコントローラICやチップセット等を用いない回路で構成されることを特徴とする請求項4または5記載の調歩同期シリアル通信方法。
JP2004028723A 2004-02-05 2004-02-05 調歩同期シリアル通信システムおよびその通信方法 Pending JP2005223555A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004028723A JP2005223555A (ja) 2004-02-05 2004-02-05 調歩同期シリアル通信システムおよびその通信方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004028723A JP2005223555A (ja) 2004-02-05 2004-02-05 調歩同期シリアル通信システムおよびその通信方法

Publications (1)

Publication Number Publication Date
JP2005223555A true JP2005223555A (ja) 2005-08-18

Family

ID=34998864

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004028723A Pending JP2005223555A (ja) 2004-02-05 2004-02-05 調歩同期シリアル通信システムおよびその通信方法

Country Status (1)

Country Link
JP (1) JP2005223555A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015139189A (ja) * 2014-01-24 2015-07-30 株式会社デンソー 電子制御装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015139189A (ja) * 2014-01-24 2015-07-30 株式会社デンソー 電子制御装置

Similar Documents

Publication Publication Date Title
TWI730993B (zh) 第1通信裝置、通信方法、及通信系統
KR20160140847A (ko) 집적회로간 (i2c) 버스상에서 인-밴드로 여분의 정보를 전송하는 방법들
WO2017065923A1 (en) Methods to avoid i2c void message in i3c
TWI408931B (zh) 資料通訊裝置、及通訊控制方法、以及程式産品
US9524265B2 (en) Providing a serial protocol for a bidirectional serial interconnect
CN108513361B (zh) 信道接入方法、装置及存储介质
KR20190008855A (ko) 통신 장치, 통신 방법, 프로그램, 및 통신 시스템
KR100609781B1 (ko) 비동기식 직렬 데이터 인터페이스
CN111984582B (zh) 一种pcie链路训练方法、设备以及介质
JP2017208712A5 (ja)
ES2267503T3 (es) Equipo de transmision de datos.
JP2005223555A (ja) 調歩同期シリアル通信システムおよびその通信方法
CN110099028B (zh) 一种串口数据传输的方法及装置
TWI581104B (zh) 主控元件以及資料傳輸方法
KR20190008198A (ko) 통신 장치, 통신 방법, 프로그램, 및, 통신 시스템
JP2018137637A (ja) 通信ネットワーク及び通信端末
JP2006254289A (ja) Dcオフセット除去制御方法および送受信装置
JP2005084792A (ja) データ通信ユニット
US8755448B2 (en) Data receiving device, semiconductor integrated circuit, and method for controlling data receiving device
JP2017208713A5 (ja)
CN107810495B (zh) 具有线活动检测器的uart
JP2005333513A (ja) 通信システム
CN102681953A (zh) 直接存储器存取装置及其数据接收方法
CN113886296B (zh) 数据传输方法、装置、设备和存储介质
CN115215174B (zh) 终端控制装置、电梯控制系统和通信速度设定方法