JPH0477940B2 - - Google Patents

Description

【発明の詳細な説明】 ＜産業上の利用分野＞ 本発明はデバイス間でデータ転送を行うデータ
転送方法に関し、更に詳しくは同期式シリアルデ
ータを双方向に転送する方法に関する。

＜従来の技術＞ デバイス間のデータ転送方法として、データラ
インとクロツクラインの２線式信号ケーブルを用
いた同期式シリアルデータ転送方法がある。

例えば、ホストCPUとキーボード装置との間
のデータ転送においては、キーボード装置からキ
ーインされたキーコード信号がホストCPUへ転
送されると、ホストCPUからキーボード装置の
各種の報知ランプ、ブザーあるいはキーコード化
回路等を制御するコマンドデータがキーボード装
置へ転送されるといつた、片方向のデータ転送方
法であつた。

＜発明が解決しようとする課題＞ ところが、従来技術では上述したように、片方
向のデータ転送しか行うことができないという問
題があつた。特に、上述したホストCPUとキー
ボード装置との間のデータ転送においては、双方
向性が必要である。さらに、これらのデバイス間
を接続する信号ケーブルの信号線はシステムを簡
単化する上でできるだけ少ない方が望ましい。

本発明は以上の問題点に鑑みてなされたもので
あり、２線式信号ケーブルを用いた二つのデバイ
ス間において、簡単な構成によつて、双方向にデ
ータ転送を行うことができるデータ転送方法を提
供することを目的とする。

＜課題を解決するための手段＞ 上記の目的達成するために、本発明のデータ転
送方法は、データを受信するデータ受信部と、デ
ータを送出するテータ出力部と、下記第２のデバ
イスからのコマンドデータを上記データ受信部に
入力するための制御信号を受信する制御信号受信
部と、データを送出する場合にクロツク信号を供
給するクロツク信号送出部とを備えた第１のデバ
イスと；上記第１のデバイスからのデバイスを受
信するデータバス入力部と、上記第１のデバイス
にデータを送信するための制御信号を送出するコ
マンドデータ制御信号出力部と、そのコマンドデ
ータを出力するコマンドデータ出力部とを備えた
第２のデバイスとの間で相互に、同期式シリアル
データをデータが転送されるデータラインおよび
クロツク信号が送信されるクロツクラインを介し
て転送する方法において、上記クロツクラインが
第１のレベルの状態では上記クロツク信号送出部
から上記クロツクラインにクロツク信号を出力
し、かつ、このクロツク信号と同期して上記デー
タ出力部から上記データラインにデータを出力す
るとともに、上記コマンドデータ制御信号出力部
から制御信号を出力することにより、上記クロツ
クラインを第１のレベルから第２のレベルの状態
とした場合には、上記制御信号受信部は、そのク
ロツクラインが第２のレベルであることを検知し
て、上記データ出力部からのデータ転送が行われ
ている場合は、そのデータ転送を中断し、かつ、
上記コマンドデータ出力部からデータ受信部に、
上記データラインを介してコマンドデータを転送
し、そのコマンドデータの転送が終了した後、上
記クロツクラインを第１のレベルに戻すことによ
り、上記中断したデータ出力部からのデータ転送
を再開することによつて特徴付けられている。

また、上記クロツクラインが上記所定の状態と
なつたとき、上記第１のデバイスでフラグをセツ
トすることにより、上記第１のデバイスから第２
のデバイスへのデータ転送が中断している状態で
あることが認識され、かつ、当該データ転送の再
開により上記フラグをリセツトすることによつて
特徴付けられる。

＜作用＞ クロツクラインを第１のレベルとすることによ
り、データ転送の制御権は第１のデバイスが有
し、第１のデバイスから第２のデバイスへのデー
タ転送が可能となる。一方、クロツクラインを第
２のレベルとすることにより、データ転送の制御
権は第２のデバイスが有し、第２のデバイスから
第１のデバイスへのデータ転送が可能となり、こ
のとき、第１のデバイスから第２のデバイスへデ
ータ転送が行われている場合、データ転送は直ち
に中断される。そして、この第２のデバイスから
第１のデバイスへのデータ転送が行われ、終了す
ると、再び第１のデバイスから第２のデバイスへ
のデータ転送が行われる。また、このデータが中
断している状態はフラグがセツトされているか否
かで認識でき、フラグをリセツトすることにより
データの中断を解除することができる。

このようにして、双方向のデータ転送を随時行
うことができる。

＜実施例＞ 以下、本発明の一実施例について説明する。

第１図は本発明実施例に用いられるデータ転送
装置の回路構成を示す。

本実施例では、データライン４１とクロツクラ
イン４２の２線式信号ケーブルを用いてホスト
CPU５０とキーボード装置６０との間で同期式
シリアルデータの転送を行う。キーボード装置６
０からホストCPU５０へは、多種のデータを転
送する必要からキーボード装置６０で発生するク
ロツク信号と同期してデータ転送を行う。また、
ホストCPU５０からキーボード制御ユニツト３
０へのコマンドデータの転送は、キーボード装置
６０からホストCPU５０へ転送するデータと比
較して情報量が少ないので、クロツクライン４２
を制御線として利用し、データライン４１にコマ
ンドデータを送出する。

第１図に示すように、ホストCPU５０にイン
ターフエイス装置２０が接続され、このインター
フエイス装置２０とキーボード装置６０のキーボ
ード制御ユニツト３０とがデータライン４１とク
ロツクライン４２からなる信号ケーブル４０を介
して接続されている。

またデータ処理装置であるホストCPU５０に
は、キーボード制御ユニツト３０からのデータ受
信に係る端子が設けられており、キーボード制御
ユニツト３０から転送されたデータを受信するデ
ータバス端子４、そのデータバス端子４にデータ
を取り込むためにインターフエイス装置２０のゲ
ートアレイ２４へストローブ信号を送るストロー
ブ信号送出端子５、インターフエイス装置２０を
リセツトする信号を出力するリセツト端子３、キ
ーボード制御ユニツト３０からのデータ受信を完
了したことを示す受信完了信号をインターフエイ
ス装置２０から受けるデータフル端子２とが設け
られている。さらに、このホストCPU５０には、
コマンド送出用の端子として信号ケーブル４０の
クロツクライン４２に接続された制御信号出力端
子６と、コマンドデータをシリアルで出力するコ
マンドデータ端子１とが設けられている。

また、キーボード制御ユニツト３０には、シリ
アルデータを出力するデータ送出端子８、クロツ
ク信号を出力するクロツク信号送出端子１０、ホ
ストCPU５０から転送されたコマンドデータを
受信するコマンドデータ端子７、クロツクライン
４２のレベルを監視し、またホストCPU５０の
制御信号出力端子６からの信号を受信する制御端
子９が設けられている。なおコマンドデータ端子
７および制御端子９は転送ゲートTG１，TG３
の出力側にそれぞれ接続され、データ送出端子８
およびクロツク信号送出端子１０は転送ゲート
TG２，TG４の制御端子にそれぞれ接続されて
いる。この転送ゲートTG２，TG４は、制御端
子が“Ｌ”レベルになると有効になる。

また、インターフエイス装置２０では、シフト
レジスタ２１はキーボード制御ユニツト３０から
送られる８ビツトのデータをシフトインして記憶
する。このシフトレジスタ２１は、インバータ
IN３を介してキーボード制御ユニツト３０から
のクロツク信号を受け、インバータIN４，IN５
を介して送られてくるキーボード制御ユニツト３
０からのシリアルデータを順次シフトインして記
憶する。シフトレジスタ２１の８ビツトの出力
は、ゲートアレイ２４を介してホストCPU５０
のデータバス端子４へ送られる。ゲートアレイ２
４は、ホストCPU５０の端子５から与えられる
ストローブ信号により有効となる。シフトレジス
タ２１のリセツト端子は、ホストCPU５０をリ
セツト端子３に接続されている。また、シフトレ
ジスタ２１の８ビツトの出力のうち先頭ビツト
QHは、受信完了を示すフラグを形成するフリツ
プフロツプ２２のセツト入力端子に接続される。
このフリツプフロツプ２２のリセツト出力端子
は、フリツプフロツプ２３のセツト入力端子に接
続され、またフリツプフロツプ２２のリセツト出
力端子は、ホストCPU５０のデータフル端子２
に接続されている。フリツプフロツプ２３のリセ
ツト出力は、ゲートＧ１によりシフトレジスタ２
１とフリツプフロツプ２２へのクロツク信号の供
給を禁止する。

さらに、信号ケーブル４０のデータライン４１
は、インバータIN６の出力側および転送ゲート
TG２の出力側とワイヤードオア結合されてお
り、一方、クロツクライン４２はインバータIN
２の出力側および転送ゲートTG４の出力側とワ
イヤードオア結合されている。したがつて、転送
ゲートTG２，TG４の出力が“Ｈ”レベルであ
つてもインバータIN６，IN２の出力が“Ｌ”レ
ベルであれば、データライン４１、クロツクライ
ン４２は“Ｌ”レベルになり、キーボード制御ユ
ニツト３０のコマンドデータ端子７および制御端
子９も“Ｌ”レベルになる。

以上の回路構成よりなるデータ転送装置を用い
てなされる本発明実施例について以下に述べる。

第２図はキーボード装置からホストCPU５０
へのデータ転送のタイミングチヤートを示す。

まず、キーボード装置の１つのキーを操作する
と、キーボード制御ユニツト３０はそのキーに対
応したキーコードデータを発生して内部のバツフ
アメモリに一時的に記憶する。キーボード制御ユ
ニツト３０は、さらに、端子９に接続された転送
ゲートTG３の出力状態すなわち、クロツクライ
ン４２が“Ｈ”レベルであるか否かを検知し、転
送ゲートTG３の出力が“Ｌ”レベルであると、
ホストCPU５０から転送されるコマンドデータ
の受信準備中であるか、または受信中であるので
ホストCPU５０へのデータの送信を待つ。

キーボード制御ユニツト３０の端子９が“Ｈ”
レベルであると、データ送信が可能であり、端子
１０からクロツクライン４２にクロツク信号を出
力するとともに、このクロツク信号と同期してデ
ータ送出端子８からデータライン４１へバツフア
メモリに記憶したキーコードデータをシリアルで
出力する。このキーコードデータのビツト０の前
の先頭ビツトは、他のビツトより長いパルス幅の
スタートパルスを形成する。データ送出端子８か
ら出力されたキーコードデータは、転送ゲート
TG２、データライン４１、インバータIN４，
IN５を経てシフトレジスタ２１のデータ入力端
子に供給される。一方、端子１０から出力された
クロツク信号は、転送ゲートTG４、クロツクラ
イン４２、インバータIN３、ゲートＧ１を経て
シフトレジスタ２１のクロツク端子に供給され
る。

シフトレジスタ２１は、ゲートＧ１からのクロ
ツク信号の立ち上りでデータ入力端子のキーコー
ドデータを順次シフトインして記憶し、８個目の
クロツクでスタートパルスに基づいて最下位ビツ
トQHがセツトされる。そして、９個目のクロツ
クでフリツプフロツプ２２がセツトされ、このフ
リツプフロツプ２２からホストCPU５０のデー
タフル端子２に信号 が与えられ
る。フリツプフロツプ２２からの信号
FULLは、さらに、ゲートＧ２、インバータIN
６を経てデータライン４１を強制的に“Ｌ”レベ
ルにする。

ホストCPU５０は、端子２に与えられた信号
DATA FULLによつて、インターフエイス装置
２０がキーボード装置からのデータの受信を完了
したことを検知し、端子５にストローブ信号を出
力する。このストローブ信号によりゲートアレイ
２４が開かれ、シフトレジスタ２１のキーコード
データがデータバス端子４を経てホストCPU５
０へ取り込まれる。その後、ホストCPU５０は、
端子３にリセツト信号を出力し、シフトレジスタ
２１、フリツプフロツプ２２，２３がリセツトさ
れる。

キーボード制御ユニツト３０は、キーコードデ
ータの全ビツトを送出した後、データライン４１
が強制的に“Ｌ”レベルにされることにより、転
送ゲートTG１を介してコマンドデータ端子７に
与えられる信号によつてインターフエイス装置２
０がデータの受信を完了したことを検知し、端子
８の出力を“Ｌ”レベルにして次のデータ送信の
準備に入る。

第３図はホストCPU５０からキーボード装置
へのデータ転送のタイミングチヤートを示す。

キーボード制御ユニツト３０は、データ送信時
以外には制御端子９すなわち、クロツクライン４
２が“Ｌ”レベルであるか否か、すなわち、ホス
トCPU５０からのコマンド受信要求があるか否
かを常に監視している。クロツクライン４２は、
通常は転送ゲートTG４が閉じられていることか
ら“Ｈ”レベルである。また、キーボード装置か
らのデータの送信時には、各パルスの送信後の一
定時間t₁の後にクロツクライン４２が“Ｌ”レベ
ルであるか否か（通常は“Ｈ”レベル）を検知し
て、ホストCPU５０からのコマンド受信要求が
あるか否かを監視する。

ホストCPU５０は、キーボード装置からのデ
ータの受信中であるにもかかわらず、コマンドデ
ータの送信が必要になると、制御信号出力端子６
に“Ｌ”レベルのコマンド受信要求を示す制御信
号を出力する。この制御信号は、インバータIN
１，IN２を経てクロツクライン４２を強制的に
“Ｌ”レベルにする。さらに、ホストCPU５０
は、インターフエイス装置２０に対してクロツク
サイクルの１サイクル以上の期間をおいてリセツ
ト端子３からリセツト信号を与え、インターフエ
イス装置２０をリセツトする。キーボード制御ユ
ニツト３０は、上述のデータ送信中の監視動作に
よりクロツクライン４２が“Ｌ”レベルであるの
を検知すると、データ送信が中断されたとして再
送フラグをセツトし、クロツク信号送出端子１０
を“Ｈ”レベルにする。この処理によつて、キー
ボード制御ユニツト３０はホストCPU５０から
コマンドデータ受信準備に入る。

ホストCPU５０は、一定時間後にコマンドデ
ータを端子１からシリアルで出力し、ゲートＧ
２、インバータIN６を経てデータライン４１に
送出する。このコマンドデータは、ビツト数によ
つて種々のコマンドを意味するデータであり、本
実施例では３個のパルスで構成されている。キー
ボード制御ユニツト３０は、ホストCPU５０か
らのコマンドデータを転送ゲートTG１、コマン
ドデータ端子７を介して受信し、このコマンドデ
ータのビツト数をカウントし、このカウント値に
応じて予め定められたコマンドによる制御例えば
ランプ点灯を行う。ホストCPU５０は、コマン
ドデータの送信が完了すると、一定時間後にコマ
ンドデータ端子１、制御信号出力端子６を“Ｈ”
レベルにして、コマンドデータの送信が完了した
ことをキーボード装置に知らせる。

キーボード制御ユニツト３０は、予め定められ
た一定時間後にコマンドデータ端子７、制御端子
９を“Ｈ”レベルになることにより、ホスト
CPU５０からのコマンドデータの送信が完了し
たことを検知し、再びキーコードデータの送信へ
移行する。この時、先の再送フラグがセツトされ
ているので、バツフアメモリのキーコードデータ
がはじめから送信されていないとして、再度上述
した送信処理を行う。

＜発明の効果＞ 以上説明したように、本発明によれば、データ
ラインとクロツクラインからなる２線式信号ライ
ンによつて、２つのデバイス間でデータ転送を行
い、第１のデバイスから第２のデバイスへデータ
転送中にクロツクラインのレベルを第１のレベル
にすることにより、第１のデバイスからのデータ
転送を中断して、第２のデバイスから第１のデバ
イスへデータ転送を行い、その転送が終了する
と、クロツクラインのレベルを第２のレベルにす
ることにより、再び中断していた第１のデバイス
からのデータ転送を行うようにしたので、双方向
のデータ転送を随時行うことができ、しかも、効
率的に行うことができる。また、これらのデータ
転送は、簡単な構成のハードウエアおよびソフト
ウエアによつて表現できる。

【図面の簡単な説明】

第１図は本発明の実施例を実施するための装置
構成を示す回路図、第２図および第３図は本発明
実施例を説明する図である。 ２０……インターフエイス装置、３０……キー
ボード制御ユニツト、４１……データライン、４
２……クロツクライン、５０……ホストCPU。

Claims (1)

1. 【特許請求の範囲】 １ データを受信するデータ受信部と、データを
   送出するデータ出力部と、下記第２のデバイスか
   らのコマンドデータを上記データ受信部に入力す
   るための制御信号を受信する制御信号受信部と、
   データを送出する場合にクロツク信号を供給する
   クロツク信号送出部とを備えた第１のデバイス
   と；上記第１のデバイスからのデバイスを受信す
   るデータバス入力部と、上記第１のデバイスにデ
   ータを送信するための制御信号を送出するコマン
   ドデータ制御信号出力部と、そのコマンドデータ
   を出力するコマンドデータ出力部とを備えた第２
   のデバイスとの間で相互に、同期式シリアルデー
   タをデータが転送されるデータラインおよびクロ
   ツク信号が送信されるクロツクラインを介して転
   送する方法において、上記クロツクラインが第１
   のレベルの状態では上記クロツク信号送出部から
   上記クロツクラインにクロツク信号を出力し、か
   つ、このクロツク信号と同期して上記データ出力
   部から上記データラインにデータを出力するとと
   もに、上記コマンドデータ制御信号出力部から制
   御信号を出力することにより、上記クロツクライ
   ンを第１のレベルから第２のレベルの状態とした
   場合には、上記制御信号受信部は、そのクロツク
   ラインが第２のレベルであることを検知して、上
   記データ出力部からのデータ転送が行われている
   場合は、そのデータ転送を中断し、かつ、上記コ
   マンドデータ出力部からデータ受信部に、上記デ
   ータラインを介してコマンドデータを転送し、そ
   のコマンドデータの転送が終了した後、上記クロ
   ツクラインを第１のレベルに戻すことにより、上
   記中断したデータ出力部からのデータ転送を再開
   することを特徴とするデータ転送方法。 ２ 上記クロツクラインが上記第２のレベルとな
   つたとき、上記第１のデバイスでフラグをセツト
   することにより、上記第１のデバイスから第２の
   デバイスへのデータ転送が中断している状態であ
   ることが認識され、かつ、当該データ転送の再開
   により上記フラグをリセツトするようにしたこと
   を特徴とする特許請求の範囲第１項記載のデータ
   転送方法。