JPH0263233A - シリアル通信装置 - Google Patents
シリアル通信装置Info
- Publication number
- JPH0263233A JPH0263233A JP21368588A JP21368588A JPH0263233A JP H0263233 A JPH0263233 A JP H0263233A JP 21368588 A JP21368588 A JP 21368588A JP 21368588 A JP21368588 A JP 21368588A JP H0263233 A JPH0263233 A JP H0263233A
- Authority
- JP
- Japan
- Prior art keywords
- transmission rate
- transmission
- signal
- serial communication
- rate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004891 communication Methods 0.000 title claims abstract description 61
- 230000005540 biological transmission Effects 0.000 claims abstract description 112
- 238000001514 detection method Methods 0.000 claims abstract description 20
- 230000007423 decrease Effects 0.000 abstract description 3
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000000034 method Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 3
- 238000011084 recovery Methods 0.000 description 2
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、送信レートを生成するボーレート生成手段が
出力する送信レートで他局に送信するシリアル通信装置
に関する。
出力する送信レートで他局に送信するシリアル通信装置
に関する。
［従来の技術］
第４図はこの種のシリアル通信装置の従来例のブロック
図、第５図は従来の伝送プロトコル（通信手順）によっ
て取決められたりトライ（ｒｅｔｒｙ）のフローチャー
トである。
図、第５図は従来の伝送プロトコル（通信手順）によっ
て取決められたりトライ（ｒｅｔｒｙ）のフローチャー
トである。
通信用ＬＳＩ２は、データを他局に送信するときには、
ＣＰＵ１から転送されたデータをパラレル・シリアル変
換して送信するほか、フラグ・シーケンスの送出やゼロ
・インサート、ＣＲＣの生成と送出を行ない、また、デ
ータを受信するときには、受信データをシリアル・パラ
レル変換してＣＰＵＩに転送するほか、フラグ・シーケ
ンスの検出やゼロ・リムーバル、ＣＲＣの検出を行なう
。ボーレートゼネレータ３は送信クロックを生成し、通
信用ＬＳＩ２およびドライバ４２に伝送する。ドライバ
４．．４２はそれぞれ外部同期伝送方式による送信デー
タＴＸＤおよび送信クロックＴＸＣ（ボーレートゼネレ
ータ３の出力）の送信をインタフェースする。レシーバ
５．．５２はそれぞれ外部同期伝送方式による受信デー
タＲＸＤおよび受信クロックＲＸＣの受信をインタフェ
ースする。
ＣＰＵ１から転送されたデータをパラレル・シリアル変
換して送信するほか、フラグ・シーケンスの送出やゼロ
・インサート、ＣＲＣの生成と送出を行ない、また、デ
ータを受信するときには、受信データをシリアル・パラ
レル変換してＣＰＵＩに転送するほか、フラグ・シーケ
ンスの検出やゼロ・リムーバル、ＣＲＣの検出を行なう
。ボーレートゼネレータ３は送信クロックを生成し、通
信用ＬＳＩ２およびドライバ４２に伝送する。ドライバ
４．．４２はそれぞれ外部同期伝送方式による送信デー
タＴＸＤおよび送信クロックＴＸＣ（ボーレートゼネレ
ータ３の出力）の送信をインタフェースする。レシーバ
５．．５２はそれぞれ外部同期伝送方式による受信デー
タＲＸＤおよび受信クロックＲＸＣの受信をインタフェ
ースする。
上述のシリアル通信装置で構成された通信システムにお
いては、通信エラーの回復手段は、第５図のフローチャ
ートに示されているリトライのみであった。リトライと
は受信したデータが誤りであった場合に再度送信要求を
出して正しいデータを受取るか制限回数を超えるまで繰
返す処理である。
いては、通信エラーの回復手段は、第５図のフローチャ
ートに示されているリトライのみであった。リトライと
は受信したデータが誤りであった場合に再度送信要求を
出して正しいデータを受取るか制限回数を超えるまで繰
返す処理である。
第５図において、伝送された信号が受信側のレシーバ５
１によって受信処理されると、通信用ＬＳＩ２はエラー
の有無を判断しくステップ１１）、エラーがあったとき
には、ＣＰＵ １のエラーカウンタが１だけインクリメ
ントされる（ステップ１２）。ｃｐｕｉはさらに、エラ
ーカウンタの内容が所定数（所定のエラー回数）を超え
たか否かを判断しくステップ１３）、該所定数を超えて
いない場合には、同じ信号を再度送信すること（送信リ
トライ）を要求しくステップ１４）、次の送信を待つ（
ステップ１７）。またエラーカウンタの内容が所定数を
超人だときにはエラー処理をしくステップ１５）、次の
送信を待つ（ステップ１７）、ステップ１１において、
エラーがなかった場合には受信側のＣＰＵ １はエラー
カウンタをクリヤして（ステップ１６）次の送信を待つ
（ステップ１７）。
１によって受信処理されると、通信用ＬＳＩ２はエラー
の有無を判断しくステップ１１）、エラーがあったとき
には、ＣＰＵ １のエラーカウンタが１だけインクリメ
ントされる（ステップ１２）。ｃｐｕｉはさらに、エラ
ーカウンタの内容が所定数（所定のエラー回数）を超え
たか否かを判断しくステップ１３）、該所定数を超えて
いない場合には、同じ信号を再度送信すること（送信リ
トライ）を要求しくステップ１４）、次の送信を待つ（
ステップ１７）。またエラーカウンタの内容が所定数を
超人だときにはエラー処理をしくステップ１５）、次の
送信を待つ（ステップ１７）、ステップ１１において、
エラーがなかった場合には受信側のＣＰＵ １はエラー
カウンタをクリヤして（ステップ１６）次の送信を待つ
（ステップ１７）。
（発明が解決しようとする課題］
上述した従来のシリアル通信装置は、受信側の送信リト
ライ要求信号（受信エラー信号）に応じて送信側が送信
レートを制御する手段を備えていないので、送信レート
の設定に当ってはＣＰＵの処理能力からくる時間的制約
から最悪ケースを想定して最も遅い速度を設定する必要
があり、また転送レートをぎりぎりに設定した場合に起
り得る通信エラーの回復手段として、リトライだけでは
復旧できないケースが発生する等の欠点がある。
ライ要求信号（受信エラー信号）に応じて送信側が送信
レートを制御する手段を備えていないので、送信レート
の設定に当ってはＣＰＵの処理能力からくる時間的制約
から最悪ケースを想定して最も遅い速度を設定する必要
があり、また転送レートをぎりぎりに設定した場合に起
り得る通信エラーの回復手段として、リトライだけでは
復旧できないケースが発生する等の欠点がある。
本発明の目的は、受信側の状態に応じて効率的に送信レ
ートを設定し、通信エラーを低減することができるシリ
アル通信装置を提供することにある。
ートを設定し、通信エラーを低減することができるシリ
アル通信装置を提供することにある。
（課題を解決するための手段〕
本発明の第１のシリアル通信装置は、
送信レートを生成するボーレート生成手段が出力する送
信レートで他局に送信するシリアル通信装置であって、 他局から受信したデータが受信エラー情報であったとき
エラー検出信号を前記ボーレート生成手段に出力する通
信ＬＳＩを有し、ボーレート生成手段はエラー検出信号
が伝送される毎に、次の送信の送信レートを所定値ずつ
、所定の下限まで下げ、エラー検出信号が伝送されない
ときには、次の送信毎に送信レートを所定値ずつ所定の
上限まで上げる。
信レートで他局に送信するシリアル通信装置であって、 他局から受信したデータが受信エラー情報であったとき
エラー検出信号を前記ボーレート生成手段に出力する通
信ＬＳＩを有し、ボーレート生成手段はエラー検出信号
が伝送される毎に、次の送信の送信レートを所定値ずつ
、所定の下限まで下げ、エラー検出信号が伝送されない
ときには、次の送信毎に送信レートを所定値ずつ所定の
上限まで上げる。
本発明の第２のシリアル通信装置は、
送信レートを生成するボーレート生成手段が出力する送
信レートで他局に送信するシリアル通信装置であって、 通信が重複しているときビジィ信号を送信する出力イン
タフェースと、 他局から送信されるビジィ信号を入力し、送信レート変
更信号をボートレート生成手段に出力する入力インタフ
ェースを有し、 ボーレート生成手段は、送信レート変更信号が伝送され
る毎に、次の送信の送信レートを所定値ずつ所定の下限
まで下げ、送信レート変更信号が伝送されないときには
、次の送信毎に送信レートを所定値ずつ所定の上限まで
上げる。
信レートで他局に送信するシリアル通信装置であって、 通信が重複しているときビジィ信号を送信する出力イン
タフェースと、 他局から送信されるビジィ信号を入力し、送信レート変
更信号をボートレート生成手段に出力する入力インタフ
ェースを有し、 ボーレート生成手段は、送信レート変更信号が伝送され
る毎に、次の送信の送信レートを所定値ずつ所定の下限
まで下げ、送信レート変更信号が伝送されないときには
、次の送信毎に送信レートを所定値ずつ所定の上限まで
上げる。
本発明の第３のシリアル送信装置は、
送信レートを生成するボーレート生成手段が出力する送
信レートで他局に送信するシリアル通信装置であって、 他局から受信したデータが受信エラー情報であったとき
、エラー検出信号を出力する通信ＬＳＩと、 他局から送信されるビジイ信号を入力し、送信レート変
更信号を出力する入力インタフェースと、 エラー検出信号と送信レート変更信号を入力してそれら
の論理和をボーレート生成手段に伝送すするオア回路と
、 通信が重複しているときビジィ信号を出力する出力イン
タフェースを有し、 ボーレート生成手段は、オア回路が出力をする毎に、次
の送信の送信レートを所定値ずつ所定の下限まで下げ、
オア回路が出力をしないときには、次の送信毎に送信レ
ートを所定値ずつ所定の上限まで上げる。
信レートで他局に送信するシリアル通信装置であって、 他局から受信したデータが受信エラー情報であったとき
、エラー検出信号を出力する通信ＬＳＩと、 他局から送信されるビジイ信号を入力し、送信レート変
更信号を出力する入力インタフェースと、 エラー検出信号と送信レート変更信号を入力してそれら
の論理和をボーレート生成手段に伝送すするオア回路と
、 通信が重複しているときビジィ信号を出力する出力イン
タフェースを有し、 ボーレート生成手段は、オア回路が出力をする毎に、次
の送信の送信レートを所定値ずつ所定の下限まで下げ、
オア回路が出力をしないときには、次の送信毎に送信レ
ートを所定値ずつ所定の上限まで上げる。
［作 用１
したがって、受信側から送信された受信エラー情報に対
応する受信エラー信号またはビジイ信号を受信すると、
送信側のボーレート生成手段は自動的に送信レートを下
げ、これらの信号が伝送されていないときには、送信側
は、一定時間経過後送信レートを元に戻すことにより、
効率的に送信レートを設定し、全体の通信効率を下げる
ことなく通信エラーを防止することができる。
応する受信エラー信号またはビジイ信号を受信すると、
送信側のボーレート生成手段は自動的に送信レートを下
げ、これらの信号が伝送されていないときには、送信側
は、一定時間経過後送信レートを元に戻すことにより、
効率的に送信レートを設定し、全体の通信効率を下げる
ことなく通信エラーを防止することができる。
［実施例］
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明のシリアル通信装置の第１の実施例のブ
ロック図である。
ロック図である。
本実施例のシリアル通信装置においては、通信用ＬＳ
Ｉ ２Ａは今回受信したデータＲＸＤが相手局が送信し
た受信エラー情報であったとき（受信エラー信号を受信
したとき）にはエラー検出信号６を出力し、ボーレート
ゼネレータ３はエラー検出信号６を入力すると、送信ク
ロックの周波数（送信レート）を所定値だけ下げて出力
する。したがって、シリアル通信装置は、受信エラー信
号ＲＸＤを受信すると次の送信の時、送信レートを自動
的に下げてデータＴＸＤと送信クロックＴＸＣを送信し
、引き続き受信エラー信号ＲＸＤを受信する場合には、
さらに送信レートを下げて送信する。この動作は送信レ
ートが所定の下限に達するまで実行される。
Ｉ ２Ａは今回受信したデータＲＸＤが相手局が送信し
た受信エラー情報であったとき（受信エラー信号を受信
したとき）にはエラー検出信号６を出力し、ボーレート
ゼネレータ３はエラー検出信号６を入力すると、送信ク
ロックの周波数（送信レート）を所定値だけ下げて出力
する。したがって、シリアル通信装置は、受信エラー信
号ＲＸＤを受信すると次の送信の時、送信レートを自動
的に下げてデータＴＸＤと送信クロックＴＸＣを送信し
、引き続き受信エラー信号ＲＸＤを受信する場合には、
さらに送信レートを下げて送信する。この動作は送信レ
ートが所定の下限に達するまで実行される。
受信エラー信号ＲＸＤが入力されないとき、すなわち正
常な通信が完了したときには、シリアル通信装置は逆に
所定の上限に達するまで毎回の送信ごとに送信レートを
所定値づつ上げてゆく。
常な通信が完了したときには、シリアル通信装置は逆に
所定の上限に達するまで毎回の送信ごとに送信レートを
所定値づつ上げてゆく。
第２図は本発明のシリアル通信装置の第２の実施例のブ
ロック図である。
ロック図である。
本実施例のシリアル通信装置は第４図の装置に、ビジィ
信号ＢＳＹＩ、ＢＳＹ２を送受信するドライバ４３、レ
シーバ５３を設け、さらにレシーバ５３の出力（送信レ
ート変更信号７）とボーレートゼネレータ３の送信レー
ト制御入力を接続して相手局から受信したビジィ信号Ｂ
ＳＹ２に応じて送信レートを変更するようにしたもので
ある。
信号ＢＳＹＩ、ＢＳＹ２を送受信するドライバ４３、レ
シーバ５３を設け、さらにレシーバ５３の出力（送信レ
ート変更信号７）とボーレートゼネレータ３の送信レー
ト制御入力を接続して相手局から受信したビジィ信号Ｂ
ＳＹ２に応じて送信レートを変更するようにしたもので
ある。
ＣＰＵ １は、ビジィのときビジィ信号ＢＳＹＩを送信
して自局のビジィを相手局へ伝え相手局の送信レートを
下げることにより、受信および送信が重複する時間に、
ＣＰＵ １の負荷増大が原因で発生する通信エラーを未
然に防ぐことができる。
して自局のビジィを相手局へ伝え相手局の送信レートを
下げることにより、受信および送信が重複する時間に、
ＣＰＵ １の負荷増大が原因で発生する通信エラーを未
然に防ぐことができる。
同様に相手局のビジィ信号ＢＳＹ２によって自局の送信
レートを自動的に下げ、相手局の通信エラーを未然に防
ぐことができる。さらに自局がビジィの時に自局の送信
レートを下げることはＣＰＵ１の負荷を低減する上でも
有効である。
レートを自動的に下げ、相手局の通信エラーを未然に防
ぐことができる。さらに自局がビジィの時に自局の送信
レートを下げることはＣＰＵ１の負荷を低減する上でも
有効である。
相手局からのビジィ信号ＢＳＹ２が伝送されないときに
は、シリアル通信装置は所定の上限に達するまで送信毎
に送信レートを所定値ずつ上げてゆくことは第１の実施
例と同様である。
は、シリアル通信装置は所定の上限に達するまで送信毎
に送信レートを所定値ずつ上げてゆくことは第１の実施
例と同様である。
第３図は本発明のシリアル通信装置の第３の実施例のブ
ロック図である。
ロック図である。
本実施例のシリアル通信装置は、少なくとも受信エラー
信号ＲＸＤまたはビジィ信号ＢＳＹ２のいずれかを入力
したときに、送信レートを下げ、これらの信号がいずれ
も入力されていないときには送信毎に所定の上限まで送
信レートを上げてゆくようにしたものである。
信号ＲＸＤまたはビジィ信号ＢＳＹ２のいずれかを入力
したときに、送信レートを下げ、これらの信号がいずれ
も入力されていないときには送信毎に所定の上限まで送
信レートを上げてゆくようにしたものである。
通信用ＬＳ Ｉ ２Ａは、第１の実施例と同様に受信エ
ラー信号ＲＸＤを受信するとエラー検出信号６を出力す
る。レシーバ５３はビジィ信号ＢＳＹ２の入力をインタ
フェースし、第２の実施例と同様に相手局からビジィ信
号ＢＳＹ２を入力すると送信レート変更信号７を出力す
る。オア回路８はエラー検出信号６と送信レート変更信
号７を入力し、これらの論理和を出力する。ボーレート
ゼネレータ３は、送信レート制御入力がオア回路８の出
力に接続され、送信レートはエラー検出信号６または送
信レート変更信号７の論理和に応じて変化する。本実施
例のその他の構成は第２の実施例と同様である。
ラー信号ＲＸＤを受信するとエラー検出信号６を出力す
る。レシーバ５３はビジィ信号ＢＳＹ２の入力をインタ
フェースし、第２の実施例と同様に相手局からビジィ信
号ＢＳＹ２を入力すると送信レート変更信号７を出力す
る。オア回路８はエラー検出信号６と送信レート変更信
号７を入力し、これらの論理和を出力する。ボーレート
ゼネレータ３は、送信レート制御入力がオア回路８の出
力に接続され、送信レートはエラー検出信号６または送
信レート変更信号７の論理和に応じて変化する。本実施
例のその他の構成は第２の実施例と同様である。
本実施例のシリアル通信装置に受信エラー信号ＲＸＤま
たはビジィ信号ＢＳＹ２が伝送されたとき、それぞれの
場合の動作は第１または第２の実施例と同様である。
たはビジィ信号ＢＳＹ２が伝送されたとき、それぞれの
場合の動作は第１または第２の実施例と同様である。
上記３実施例はいずれもハードウェアにて実現したが、
ソフトウェア的手法によっても、また−点鎖線部を全て
ＬＳＩ化することによっても実現できることは容易に理
解できる。また、前述の実施例においては外部同期式伝
送方式について述べたが、送信レート制御線（他の信号
で代用しても良い）を追加することにより調歩同期式伝
送においても有効に作用することも容易に理解できる。
ソフトウェア的手法によっても、また−点鎖線部を全て
ＬＳＩ化することによっても実現できることは容易に理
解できる。また、前述の実施例においては外部同期式伝
送方式について述べたが、送信レート制御線（他の信号
で代用しても良い）を追加することにより調歩同期式伝
送においても有効に作用することも容易に理解できる。
〔発明の効果］
以上説明したように本発明は、受信側から送信された受
信エラー信号またはビジィ信号によって送信レートを変
更することにより、送信レートをＣＰＵの処理能力限界
より高く設定できるので送信効率を上げることができ、
特にＤＭＡ等を使った全二重ＨＤＬＣ方式通信のような
高速通信においてビジィ信号で中断あるいは停止するの
ではなく、送信レートを下げるという比較的ゆるやかな
処置によって通信エラーの発生を未然に防ぐことができ
る効果がある。
信エラー信号またはビジィ信号によって送信レートを変
更することにより、送信レートをＣＰＵの処理能力限界
より高く設定できるので送信効率を上げることができ、
特にＤＭＡ等を使った全二重ＨＤＬＣ方式通信のような
高速通信においてビジィ信号で中断あるいは停止するの
ではなく、送信レートを下げるという比較的ゆるやかな
処置によって通信エラーの発生を未然に防ぐことができ
る効果がある。
第１図、第２図、第３図はそれぞれ本発明のシリアル通
信装置の第１、第２、第３の実施例のブロック図、第４
図はシリアル通信装置の従来例のブロック図、第５図は
従来の伝送プロトコルによって取決められたりトライの
フローチャートである。 １・・・・・・・・・・・・ＣＰＵ。 ２・・・・・・通信用ＬＳＩ、 ３・・・・・・・・・・・・ボーレートゼネレータ、４
、．４２．４３・・・・・・ドライバ、５□、５２．５
３・・・・・・レシーバ、６・・・・・・・・・・・・
エラー検出信号、７・・・・・・・・・・・・送信レー
ト変更信号、８・・・・・・・・・・・・オア回路、Ｔ
ＸＤ・・・・・・送信データ、 ＴＸＣ・・・・・・送信クロック、 ＲＸＤ・・・・・・受信データ、 ＲＸＣ・・・・・・受信クロック、 ＢＳＹＩ、ＢＳＹ２・・・・・・ビジィ信号。
信装置の第１、第２、第３の実施例のブロック図、第４
図はシリアル通信装置の従来例のブロック図、第５図は
従来の伝送プロトコルによって取決められたりトライの
フローチャートである。 １・・・・・・・・・・・・ＣＰＵ。 ２・・・・・・通信用ＬＳＩ、 ３・・・・・・・・・・・・ボーレートゼネレータ、４
、．４２．４３・・・・・・ドライバ、５□、５２．５
３・・・・・・レシーバ、６・・・・・・・・・・・・
エラー検出信号、７・・・・・・・・・・・・送信レー
ト変更信号、８・・・・・・・・・・・・オア回路、Ｔ
ＸＤ・・・・・・送信データ、 ＴＸＣ・・・・・・送信クロック、 ＲＸＤ・・・・・・受信データ、 ＲＸＣ・・・・・・受信クロック、 ＢＳＹＩ、ＢＳＹ２・・・・・・ビジィ信号。
Claims (1)
- 【特許請求の範囲】 １、送信レートを生成するボーレート生成手段が出力す
る送信レートで他局に送信するシリアル通信装置におい
て、 他局から受信したデータが受信エラー情報であったとき
エラー検出信号を前記ボーレート生成手段に出力する通
信ＬＳＩを有し、 前記ボーレート生成手段はエラー検出信号が伝送される
毎に、次の送信の送信レートを所定値ずつ、所定の下限
まで下げ、エラー検出信号が伝送されないときには、次
の送信毎に送信レートを所定値ずつ所定の上限まで上げ
ることを特徴とするシリアル通信装置。 ２、送信レートを生成するボーレート生成手段が出力す
る送信レートで他局に送信するシリアル通信装置におい
て、 通信が重複しているときビジイ信号を送信する出力イン
タフェースと、 前記他局から送信されるビジイ信号を入力し、送信レー
ト変更信号をボートレート生成手段に出力する入力イン
タフェースを有し、 前記ボーレート生成手段は、送信レート変更信号が伝送
される毎に、次の送信の送信レートを所定値ずつ所定の
下限まで下げ、送信レート変更信号が伝送されないとき
には、次の送信毎に送信レートを所定値ずつ所定の上限
まで上げることを特徴とするシリアル通信装置。 ３、送信レートを生成するボーレート生成手段が出力す
る送信レートで他局に送信するシリアル通信装置におい
て、 前記他局から受信したデータが受信エラー情報であった
とき、エラー検出信号を出力する通信ＬＳＩと、 前記他局から送信されるビジイ信号を入力し、送信レー
ト変更信号を出力する入力インタフェースと、 エラー検出信号と送信レート変更信号を入力してそれら
の論理和をボーレート生成手段に伝送すするオア回路と
、 通信が重複しているときビジイ信号を出力する出力イン
タフェースを有し、 前記ボーレート生成手段は、オア回路が出力をする毎に
、次の送信の送信レートを所定値ずつ所定の下限まで下
げ、オア回路が出力をしないときには、次の送信毎に送
信レートを所定値ずつ所定の上限まで上げることを特徴
とするシリアル通信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21368588A JPH0263233A (ja) | 1988-08-30 | 1988-08-30 | シリアル通信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21368588A JPH0263233A (ja) | 1988-08-30 | 1988-08-30 | シリアル通信装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0263233A true JPH0263233A (ja) | 1990-03-02 |
Family
ID=16643287
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21368588A Pending JPH0263233A (ja) | 1988-08-30 | 1988-08-30 | シリアル通信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0263233A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2372915A (en) * | 2001-02-28 | 2002-09-04 | Inventec Appliances Corp | Data transmission method by automatic frequency control |
| JP2011024152A (ja) * | 2009-07-21 | 2011-02-03 | Hitachi Ltd | 伝送装置，通信システム及び通信方法 |
| JP2014081923A (ja) * | 2012-10-17 | 2014-05-08 | ▲し▼創電子股▲ふん▼有限公司 | 伝送周波数自動校正の伝送インタフェース装置及び方法 |
-
1988
- 1988-08-30 JP JP21368588A patent/JPH0263233A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2372915A (en) * | 2001-02-28 | 2002-09-04 | Inventec Appliances Corp | Data transmission method by automatic frequency control |
| JP2011024152A (ja) * | 2009-07-21 | 2011-02-03 | Hitachi Ltd | 伝送装置，通信システム及び通信方法 |
| JP2014081923A (ja) * | 2012-10-17 | 2014-05-08 | ▲し▼創電子股▲ふん▼有限公司 | 伝送周波数自動校正の伝送インタフェース装置及び方法 |
| US9184868B2 (en) | 2012-10-17 | 2015-11-10 | Q-Silicon Technologies Corp. | Transmission interface device capable of calibrating transmission frequency automatically and method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4368512A (en) | Advanced data link controller having a plurality of multi-bit status registers | |
| JPH10207822A (ja) | 高速ｉ／ｏコントローラにおける割り込み処理方法 | |
| US4516122A (en) | Communication system with collision detection and forced collision | |
| US5228129A (en) | Synchronous communication interface for reducing the effect of data processor latency | |
| JPH0263233A (ja) | シリアル通信装置 | |
| CN113806265A (zh) | 一种spi主从式通讯方法 | |
| EP0285335B1 (en) | Data communication system and method | |
| JPS6126706B2 (ja) | ||
| JPH0525001Y2 (ja) | ||
| JPH0550899B2 (ja) | ||
| JPH06232879A (ja) | トークン検出制御ネットワーク | |
| JPH047620B2 (ja) | ||
| JP2581694B2 (ja) | 非同期デ−タ転送方式 | |
| JPH0477940B2 (ja) | ||
| JPS61186046A (ja) | 端末接続制御方式 | |
| JPH03204254A (ja) | データ受信装置 | |
| JPH0136740B2 (ja) | ||
| JPH06350611A (ja) | 通信処理方式 | |
| Ng | Low-cost distributed realtime multitasking system | |
| KR100275069B1 (ko) | 에취에스비인터페이스프로그램을이용한노드간메시지전송방법 | |
| JPS5837741B2 (ja) | デ−タ転送方式 | |
| JPS616755A (ja) | デ−タ転送方式 | |
| GB1600755A (en) | Communications processor | |
| JPH0149220B2 (ja) | ||
| JPH03213031A (ja) | データ通信方式 |