JPS6117425B2 - - Google Patents

Info

Publication number
JPS6117425B2
JPS6117425B2 JP53141080A JP14108078A JPS6117425B2 JP S6117425 B2 JPS6117425 B2 JP S6117425B2 JP 53141080 A JP53141080 A JP 53141080A JP 14108078 A JP14108078 A JP 14108078A JP S6117425 B2 JPS6117425 B2 JP S6117425B2
Authority
JP
Japan
Prior art keywords
time
input
output
command
response
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP53141080A
Other languages
English (en)
Other versions
JPS5568757A (en
Inventor
Junji Kitamura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP14108078A priority Critical patent/JPS5568757A/ja
Publication of JPS5568757A publication Critical patent/JPS5568757A/ja
Publication of JPS6117425B2 publication Critical patent/JPS6117425B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Information Transfer Systems (AREA)
  • Computer And Data Communications (AREA)
  • Communication Control (AREA)

Description

【発明の詳細な説明】 この発明は、データ通信システムにおける端末
制御装置に関するものであり、更に詳しくは、端
末制御装置とそれに接続された各種入出力装置と
の間でのコマンド送出やレスポンス待ちに要する
時間を効率的ならしめるための手段に関するもの
である。
従来の端末制御装置に接続される入出力装置
は、殆どワイヤード・ロジツクで構成されてお
り、前記端末制御装置からのコマンドに対して即
時にレスポンス(以下、応答ということもある)
を返すことができたが、最近のマイクロプロセツ
サーの普及により入出力装置(以下、単にデバイ
スまたは端末ということもある)もマイクロプロ
セツサーによるプログラム制御が行なわれるよう
になつてきた。このため前記端末制御装置からの
コマンドに対する応答には、マイクロプロセツサ
ーによるプログラムの実行が関係してくるため、
かなりの時間を要することがあり、又その時間
は、デバイスの種類によりプログラム実行に要す
る時間が相違するため、異なつている。又デバイ
スがレスポンスを返してもただちに次のコマンド
を受けとれる状態になるとは限らないため、端末
制御装置側で次のコマンドを出すまでの時間を調
整する必要があり、この調整時間もデバイスによ
り異なつている。1台の端末制御装置で、前記プ
ログラム制御のデバイスや従来のワイヤード・ロ
ジツクのデバイスを混在させて制御する場合、前
記応答の有無を監視する時間(該時間を経過して
応答がなければ無応答と判定する)や前記コマン
ド送出の調整時間として、設定可能な時間が1種
類しかとれないと、必然的に、接続されている各
種デバイスのうちで一番長い時間を要するデバイ
スに合わせて設定せざるを得ない。従つて短い時
間ですむデバイスに対しても長い時間を設定する
ことになり、それだけ入出力制御に余分な時間を
要し、システム全体の効率を低下させることにな
る。
この発明は、上述のような問題点を解決するた
めになされたものであり、従つてこの発明の目的
は、応答時間等の異なる各種の入出力装置を接続
された端末制御装置において、入出力制御に無駄
な時間を要して効率低下を招くことのないように
した端末制御装置を提供することにある。
この発明の構成の要点は、上述のような端末制
御装置において、接続される入出力装置の種類別
に、最小限の応答監視時間等をそれぞれ設定可能
に構成した点にある。
次に図を参照してこの発明の一実施例を詳細に
説明する。
第1図は、データ通信システムにおける端末制
御装置のブロツク図であり、第2図は端末制御装
置における入出力制御部の詳細ブロツク図であ
り、何れもこの発明の理解のために必要な図であ
る。
第1図を参照する。一般に、端末制御装置2
は、回線制御部3と装置制御部4と入出力制御部
5とから成つており、回線制御部3はモデム1と
のインタフエースを制御し、入出力制御部5は入
出力装置6との入出力動作を制御し、装置制御部
4は前記回線制御部3及び入出力制御部5の制御
を行なうほかデータの集配信機能などを有する。
入出力制御部5の詳細ブロツク図が第2図であ
る。第2図において示されるように、入出力制御
部5は転送制御回路7と時間制御回路8と送受信
制御回路9から成つており、転送制御回路7は入
出力制御部5の全体を制御するものであり、装置
制御部4からの指示により入出力制御を行なう。
送受信制御回路9はデータの直並列変換、パリテ
イビツト制御、レベル変換、エラー検出などを行
なう。時間制御回路8は転送制御回路7からの送
信指令を受けてから実際の送信スタート信号を送
受信制御回路9に出すまでの時間待ち制御と、入
出力装置6からの応答監視制御を行なう。この発
明は、以上説明した如き端末制御装置の構成にお
いて、時間制御回路8の構成に関するものであ
る。
第3図はこの発明の一実施例を示すブロツク図
である。同図において、コマンド送出時間調整レ
ジスタ26とセレクタ10とコンパレータ11と
カウンタ32とアンドゲート30とフリツプフロ
ツプ29及び13が図示の如く接続されてコマン
ド送出時間調整を行ない、また応答監視レジスタ
27とセレクタ17とコンパレータ18とカウン
タ16とアンドゲート15とフリツプフロツプ2
0とオアゲート22及び23が図示の如く接続さ
れて応答監視を行なう。なお25はデータバスで
あり、28は送信指令信号線であり、31はクロ
ツク信号線であり、33はデバイス選択信号線で
あり、12と19はそれぞれ一致信号線であり、
14は送信スタート信号線であり、21は無応答
検出信号線であり、24は受信終了信号線であ
る。
さて次に動作を説明する。予め転送制御回路7
からデータバス25(但し、伝送データは第2図
の伝送制御回路7と送受信制御回路9との間で受
渡しされるので、本データバス25とは必ずしも
関連は無い)を通してコマンド送出時間調整レジ
スタ群26と応答監視時間レジスタ群27に、入
出力デバイス別にレジスタを対応させて、前者に
は送信指令信号が転送制御回路7から出た後、実
際に送信スタート信号(引き続いてコマンド信
号)が時間制御回路8から送受信制御回路9へ送
出されるまでの調整時間の長さを、一般のプロセ
ツサーから出力される如き出力命令として設定し
ておき、後者には、送信スタート信号の送出後、
送受信制御回路9から入出力デバイスよりの応答
信号がくるのを待つ時間(この時間を過ぎても応
答がなければ無応答と判定する)の長さを、同じ
く出力命令として設定しておく。さて転送制御回
路7からの送信指令信号28によりフリツプフロ
ツプ29がセツトされると、アンドゲート30を
通してクロツク信号31が時間調整カウンタ32
のアツプ入力端子に供給され、該カウンタをカウ
ントアツプしていく。他方転送制御回路7からの
デバイス選択信号33によりセレクタ10を通し
て前記コマンド送出時間調整レジスタ群26のう
ち1つが選択され、そこに設定されていた調整時
間とカウンタ32の内容がコンパレータ11によ
り比較され、一致すると一致信号12が出力され
フリツプフロツプ13をセツトする。それにより
フリツプフロツプ13の“1”側出力が送信スタ
ート信号14として送受信制御回路9に送られる
とともに、アンドゲート15を開いてクロツク信
号31を応答監視カウンタ16に供給し、同時に
フリツプフロツプ29とカウンタ32をリセツト
する。カウンタ16は送受信制御回路9からの受
信終了信号24によりオアゲート23を介してリ
セツトされるまでカウントアツプされ、デバイス
選択信号33によりセレクタ17を通して選択さ
れた応答監視時間レジスタ群27のうちの1つに
設定されていた待ち時間とコンパレータ18にお
いて比較され、一致したとき出力される一致信号
19によりフリツプフロツプ20をセツトする。
それにより生じたフリツプフロツプ20の“1”
側出力は無応答検出信号21として転送制御回路
7に送られるとともに、オアゲート22を通して
フリツプフロツプ13をリセツトし、またオアゲ
ート23を通してカウンタ16をリセツトする。
受信終了信号(デバイスからの応答信号)24は
直接転送制御回路7に送られるとともに、オアゲ
ート23を通して途中までカウントアツプされて
いるカウンタ16をリセツトし、またオアゲート
22を通してフリツプフロツプ13をリセツトす
る。
ここで上述の各部信号の時間関係を示すタイム
チヤートを第5図に示した。第5図を参照すれ
ば、送信指令信号28、送信スタート信号14、
コマンド、レスポンス、受信終了信号24の相互
のタイミング関係が明瞭に理解されるであろう。
なお、説明を付加すると、送信指令信号28は
端末制御装置2から入出力装置6へコマンドを送
るときに装置制御部4から発行され、転送制御回
路7を通して時間制御回路8に伝えられる。送信
指令信号28を起点に設定時間経過後に送信スタ
ート信号14が出力される。受信終了信号24は
入出力装置6からのレスポンスを受け取つたとき
に発生するものである。
第4図は、端末制御装置と端末(入出力装置)
の間のコマンドに対するレスポンスのタイムチヤ
ートである。
ここでコマンドとは端末制御装置2から入出力
装置6へ送られる指令であり、入出力装置のリセ
ツト、ランプのオン/オフ等のコントロール指
令、入出力装置にデータの送出を指示するリード
指令、及び送信データを送るライト指令等があ
る。また、応答(又はレスポンス)とは上記コマ
ンドに対する入出力装置からのリアクシヨンであ
り、コントロール指令、ライト指令に対するオー
ケーかどうかの返答及びリード指令に対する入出
力装置からのデータ等がある。
第4図を参照してコマンド送出時間調整レジス
タ26の効果について説明する。タイムチヤート
のtA,tB,tCは、端末6a,6b,6c(第
2図)からのレスポンスに対して、次に端末制御
装置側から送出されるコマンドを各端末が受信可
能となるまでの時間長を示している。図に示すよ
うに、この時間の長さは端末の種類(例えば陰極
線管デイスプレイとかプリンタとかビデオ機器な
ど)により異なつている。そこでこの時間を端末
制御装置側で確保しようとする場合、1つの時間
長しか設定できないとすると、前記3つの最大の
時間長であるtCを設定しなくてはならない。従
つてこのようなシステムでは、端末6a,6bに
対する入出力処理には、tC−tB及びtC−tA
けの余分なロス時間を常に伴うことになり、シス
テムの効率が低下する。これに対し、この発明の
ように、端末制御装置が、端末の種類に応じて端
末毎に時間設定手段を具備することにより、入出
力処理時間を、ロス時間なしの最小限にとどめる
ことができる。レスポンスの待ち時間についても
全く同様のことが云える。
なお、転送制御回路7は入出力制御部5の全体
を制御する部分であり、例えば無応答検出信号2
1、受信終了信号24により割込を発生させて装
置制御部4に知らせるものである。
以上説明した通りであるから、この発明によれ
ば、応答時間の異なる種々の入出力装置を制御す
る端末制御装置において、ロス時間の伴わない効
率的な入出力制御を実現できるという利点があ
る。
【図面の簡単な説明】
第1図は、データ通信システムにおける端末制
御装置のブロツク図であり、第2図は端末制御装
置における入出力制御部の詳細ブロツク図であ
り、第3図はこの発明の一実施例を示すブロツク
図であり、第4図は、端末制御装置と入出力装置
の間のコマンドに対するレスポンスのタイムチヤ
ート、第5図は第3図における各部信号のタイム
チヤート、である。 図において、1はデータ通信用モデム、2は端
末制御装置、3は回線制御部、4は装置制御部、
5は入出力制御部、6は入出力装置、7は転送制
御回路、8は時間制御回路、9は送受信制御回
路、10はセレクタ、11はコンパレータ、12
は一致信号線、13はフリツプフロツプ、14は
送信スタート信号線、15はアンドゲート、16
はカウンタ、17はセレクタ、18はコンパレー
タ、19は一致信号線、20はフリツプフロツ
プ、21は無応答検出信号線、22はオアゲー
ト、23もオアゲート、24は受信終了信号線、
25はデータバス、26はコマンド送出時間調整
レジスタ、27は応答監視レジスタ、28は送信
指令信号線、29はフリツプフロツプ、30はア
ンドゲート、31はクロツク信号線、32はカウ
ンタ、33はデバイス選択信号線、を示す。

Claims (1)

  1. 【特許請求の範囲】 1 データ通信システムにおける端末制御装置で
    あつて、接続された任意所望の個数の入出力装置
    に対しコマンドを送出し、またそれに対する入出
    力装置からの応答を受信する該端末制御装置にお
    いて、 コマンドを送出すべき入出力装置の種類別に、
    コマンドの送信指令が装置内制御部から出力され
    てから実際にコマンドの送出が可能となるまでの
    時間を設定する手段と、コマンド送出後一定の時
    間を経過して応答なしのときは無応答と判定すべ
    きその一定の時間を、応答を受けるべき入出力装
    置の種類別に設定する手段と、を備えて成ること
    を特徴とする端末制御装置。
JP14108078A 1978-11-17 1978-11-17 Terminal control unit Granted JPS5568757A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14108078A JPS5568757A (en) 1978-11-17 1978-11-17 Terminal control unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14108078A JPS5568757A (en) 1978-11-17 1978-11-17 Terminal control unit

Publications (2)

Publication Number Publication Date
JPS5568757A JPS5568757A (en) 1980-05-23
JPS6117425B2 true JPS6117425B2 (ja) 1986-05-07

Family

ID=15283738

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14108078A Granted JPS5568757A (en) 1978-11-17 1978-11-17 Terminal control unit

Country Status (1)

Country Link
JP (1) JPS5568757A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62120561A (ja) * 1985-11-20 1987-06-01 Fujitsu Ltd データ転送装置
JPH01117490A (ja) * 1987-10-30 1989-05-10 Mitsubishi Electric Corp 静止画テレビ電話伝送方式

Also Published As

Publication number Publication date
JPS5568757A (en) 1980-05-23

Similar Documents

Publication Publication Date Title
US4684885A (en) Arrangement for on-line diagnostic testing of an off-line standby processor in a duplicated processor configuration
US4006465A (en) Apparatus for control and data transfer between a serial data transmission medium and a plurality of devices
US20070240011A1 (en) FIFO memory data pipelining system and method for increasing I²C bus speed
US5023778A (en) Interprocessor communication method
JPS5936772B2 (ja) デ−タ処理システム
US5081701A (en) System for controlling data transfer using transfer handshake protocol using transfer complete and transfer inhibit signals
US4435761A (en) Data processing apparatus capable of transferring serial data with small power consumption
JPH0775016B2 (ja) データ処理システム及びデータ通信バス・システム
US5159684A (en) Data communication interface integrated circuit with data-echoing and non-echoing communication modes
EP0288650B1 (en) Protocol and apparatus for a control link between a control unit and several devices
KR900001120B1 (ko) 우선도가 낮은 유니트를 우선도가 높은 위치에 위치시키기 위한 분배된 우선도 회로망 로직을 가진 데이타 처리 시스템
JPS6117425B2 (ja)
RU175049U1 (ru) УСТРОЙСТВО КОММУНИКАЦИОННЫХ ИНТЕРФЕЙСОВ SpaceWire
US5664213A (en) Input/output (I/O) holdoff mechanism for use in a system where I/O device inputs are fed through a latency introducing bus
EP0288191B1 (en) Method and apparatus for data transfer handshake pipelining
JPS6126706B2 (ja)
JPS5932816B2 (ja) デ−タ転送制御方式
JP2767990B2 (ja) マイクロプロセッサの制御方法
JP2560476B2 (ja) 通信制御装置
JPS5844426Y2 (ja) プロセッサ間情報転送装置
JP2623816B2 (ja) 信号伝送方式
JPH0477940B2 (ja)
EP0325077B1 (en) Scanner interface for the line adapters of a communication controller
JPH0238970B2 (ja)
KR930003450B1 (ko) 패리티변환방식을 이용한 프로세서간 데이터 송수신 장치