JPS5936772B2

JPS5936772B2 - デ−タ処理システム

Info

Publication number: JPS5936772B2
Application number: JP51136952A
Authority: JP
Inventors: ジヤツク・ロナルド・デユーク; フイリツプ・ウエスレイ・ブルツクス; ロバート・ロナルド・エルザー
Original assignee: NCR Corp
Current assignee: NCR Voyix Corp
Priority date: 1975-11-19
Filing date: 1976-11-16
Publication date: 1984-09-05
Also published as: FR2332572A1; CA1078524A; DE2652303A1; GB1518565A; JPS5263638A; DE2652303C2; FR2332572B1; US4038644A

Description

【発明の詳細な説明】この発明は、データ処理システムに関し、特にバス配向
情報データ処理システムのサブシステム間の情報転送方
式に関する。

データ処理システムの考え得る構成の中には周知のバス
配向システムがあり、各種のサブシステムは共通バスを
介して相互に情報の送信を行なう。

バス配向システムにおいては、発信サブシステムにとつ
て必要なことは着信サブシステムの使用可能性を確認す
ること及び着信サブシステムに受入れ準備をさせること
が必要である。先行技術では、この機能は代表的なもの
として「プロードカスト（ＢｒＯａｄｃａｓｔ）ｌと称
する方式を採用していた。それによると着信サブシステ
ムはその状態及び使用可能性を示す「ハンドシエーク（
Ｈａｎｄｓｈａｋｅ】メツセージを伴つて応答し、発信
サブシステムは「ハンドエーク」メツセージを解析した
後でメツセージを送信するためにバスへの接続要求処理
を行なう。「プロードカスト」方式においても勿論多く
の変形があるが、発信サブシステムから着信サブシステ
ムへの前置照会のために両サブシステムの間に共通線が
必要である。その後、実際の情報転送を始める前に着信
サブシステムから発信サブシステムヘ一定の応答を行な
う必要がある。もし、発信サブシステムと着信サブシス
テムの間の前置アドレス照会及び応答の対話が除去でき
れば、システムの演算速度は速くすることができる。こ
の発明の大きな目的は、データ処理サブシステム間で情
報の転送を行なうために発信サブシステムから着信サブ
システムを選択するための改良された装置を提供するこ
とである。

）この発明の他の目的は、簡単で完全に信頼性のある動作
を行なう前述の装置を提供することである。

この発明の目的の１つは選択機・能を超高速で実行する
前述の装置を提供することである。

特に、この発明の目的は、当該システム内の他のすべて
のサブシステムの局部バス・アダプタによつて制御でき
る例えば、ビズイ又はビズイでないというような基本的
サブシステム状態信号を発行可能な装置を提供すること
である。

更に、この発明の目的は、着信サブシステムが発信サブ
システムから正しいメツセージを受取る準備をするため
に発信局部バス・アダプタに対して行動をおこすための
応答をすることができるような装置を提供することであ
る。

以上のこの発明の目的は、バス配向データ処理システム
の内部転送バスと各サブシステム間に配置された局部バ
ス・アダプタを使用することによつて達成できる。

各局部バス・アダプタはビズイ・ラインを持ち、すべて
のビズイ・ラインは各局部バス・アダプタ内で使用町能
である。更に、すべてのバス・ラインはすべての局部バ
ス・アダプタによつてビズイ状態を表示するためにセツ
トすることができる。１つのサブシステムが他のサブシ
ステムとの間で通信したい場合には、希望する着信サブ
システムの検証番号を伴つた接続要求信号がまず発信サ
ブシステムの局部バス・アダプタへ発行される。

発信局部バス・アダプタは内部で希望する着信サブシス
テムのビズイ・ラインを調べ、着信サブシステムがビズ
イでないときはバス制御回路にバスへの接続要求を発行
する。発信サブシステムが現にバスに対して接続要求を
している最高の優先権をもつサブシステムであればその
接続要求は許可される。それに応答して、発信局部バス
・アダプタは着信局部バス・アダプタのビズイラインを
ビズイ状態にセツトする。それは着信局部バス・アダプ
タに対してバスからメツセージを受信する準備をしなけ
ればならないということと、他のすべての発信サブシス
テムに対して選択された着信サブシステムは１時使用で
きないということを表示するものである。メツセージが
送信された後で、発信及び着信局部バス・アダプタの両
者は送信されたメツセージの完全性を検査するステータ
ス・サイクルに入る。その後、着信サブシステムはそれ
自身のビズイ・ラインをりゼットし、再びいかなる局部
バス・アダプタからの後続するメツセージを受け、その
ビズイ・ラインをセツトすることができるようになる。
この発明の要旨は特に特許請求の範囲で指摘してあるが
、添付図面とともに以下に述べるこの発明の実施例によ
り更に明確にされる。

添付図面の論理図は発明の概念を理解しやすくするため
に簡略化してある。例えば、応答時間に対する回路は無
視され、使用する回路が直ちに応答できないような速度
まで演算速度が増加したときに発生する論理回路の乱調
状態を克復するための特別な回路は表わされていない。
論理回路の乱調状態及び他の超高速演算に関する問題に
対して必要とする変更及び迫加は当業者にとつては周知
のものでありこの発明の理解に（ま影響しない。この発
明に使用する論理回路は最も基本的な型式のアンド・ゲ
ート、オア・ゲート及びフリツプ・フロツプ等を使用し
ているが、複雑な論理素子をそのまま組込んで構成する
集積回路が一般的に使用可能となつてきたので、最近の
データ処理装置に使用されているようなより複雑な型式
の論理素子を利用してこの発明を実施することができる
。更に、装置の演算は順次的に行なわれるが、データ処
理装置内におけるタイミングの実行は可能な限りにおい
て全体の演算速度を上げるために多重処理又は同時処理
を行なうことができる。この実施例においては、この発
明が実施されている実際の機械の実施例の最も複雑な型
式の論理回路を含むのでやや複雑である。第１図のプロ
ツク線図はこの発明を使用するものとして例示したデー
タ処理システムである。

第１図のデータ処理システムはデータ処理サブシステム
１を含みすべてのサブ・システムとの間でバス配向性を
有する。例えば、内部転送バス・サブシステム３内の各
装置は互いに内部転送バス２によつて結合されており、
内部転送バス２は複数の局部バス・アダプタ４、バス間
通信アダプタ５、バス制御回路６及びタイミング回路７
とともに内部転送バス・サブシステム３の中に組込まれ
ている。内部転送バス２には１６個までの局部バス・ア
ダプタとバス間通信アダプタが接続可能である。この図
では代表的に１個のバス間通信アダプタのみが図示され
ている。利用装置が指定されていないサブシステム８は
バス配向データ処理システムの通常のサブシステム、例
えば、コアメモリー、テープ装置、デイスク装置、プリ
ンタ及びビデオ・デイスプレイ等として指定できる。サ
ービス・サブシステム９は操作者とデータ処理システム
との間の２方向通信を行なうシステム・コンソールを含
むことが可能である。内部転送バス２の機能は１方の局
部バス・アダプタから他方の局部バス・アダプタへ情報
を転送することである。

そして相互に通信するために局部バス・アダプタで使用
される通路及び手順を規定する。すべての情報は内部転
送バス・プロトコルによつて規定される共通の手順に従
い順次的に内部転送バスを通して送られる。同型式の局
部バス・アダプタ４は各サブシステムを内部転送バスに
接続する。各局部バス・アダプタは常に内部転送バスの
規律が維持されることを保証するに必要な論理演算のす
べてを実行する。バス制御回路６は数個の機能を遂行す
る。

この発明に最も直接関係のあることは、任意のすべての
局部バス・アダプタが内部転送バスの使用を要求するこ
とができるということである。それ（まこの代表的な実
施例では固定優先権方式により達成される。各局部バス
・アダプタは特定の優先権が割当てられ、２以上のアダ
プタが同時にバスを要求した場合にはバス制御回路は最
も高い優先権を持つ局部バス・アダプタを受入れる。バ
ス制御回路は又内部転送バス内を送られるすべての情報
の優先権を点検し、優先権検査の結果を内部転送バスに
反影させて通信中の局部バス・アダプタに分析させる。
バス制御回路は直列サービス・バス１０を介してサービ
ス・サブシステム９とデータ処理サブシステム１との間
で通信することができる。そしてシステム条件のデータ
と状態情報及びこの発明と直接は関係がない信号等を提
供する。内部転送サブシステムは同期的論理装置であつ
て、そのすべての動作はタイミング・パルス作成ロジツ
ク７から発生するクロツク及び位相信号と同期される。
第２Ａ図及び第２Ｂ図とともに実施例の局部バス・アダ
プタから成る装置を説明する。

局部バスアダプタはサブシステム・インタフエース１１
と内部転送バス・インタフエース１２との間に配置され
、インタフエース１１において該当するサブシステムか
らの接続要求、データ、着信機及び状態に関する各情報
を受信する。以上の各情報は、バス配向データ処理シス
テムに使用されている代表的なサブシステムから定期的
に出力することができるということは当業者間では明ら
かなことである。局部バス・アダプタはデータ、演算コ
ードビズイ・ライン、接続要求許可及びパリテイ一・エ
ラー等の各情報を内部転送バス・インタフエース１２か
ら受信する。データ及び演算コード情報は選択的にサブ
システムに送られる。同様にしてサブシステムから受信
したデータ及び着信機情報はバス・インタフエース１２
に選択的に送られる。更に、局部バス・アダプタはバス
へ接続要求信号を出力するとともに、その局部バス・ア
ダプタに接続されているビズイ・ラインのいづれか１つ
の状態にも反応することができる。サブシステム・イン
タフエース１１からのデータ及び着信機情報は出力バツ
フア１３に供給されサブシステム接続要求フリツプ・フ
ロツプ１９がセツトされるとき同時にそのバツフアの中
にセツトされる。

出力バツフア１３に供給されたデータ及び着信機情報は
そのままバツフアから出力アンド・ゲート・アレイ１４
に供給される。出力アンド・ゲート・アレイ１４を通す
この情報の転送はＱ出力がアレイ１４の各ゲートに接続
されている接続要求許可フリツプ・フロツプ１５の状態
によつて制御される。出力バツフア１３からの着信機コ
ードは、この実施例においてはポート００００から１１
１１（すなわち０から１５まで）までを指定する４ビツ
ト・コードで構成され、「１６の１出力」デコーダ１６
に供給される。「１６の１出力」デコーダ１６は詳細に
後述されるが、入力した着信機コードのバイナリ構成に
応じて１６個の出力のうちの１つから動作可能信号を発
生する。「１６の１出力］デコーダ１６からの１６本の
出力ラインはビズイ・ライン選択回路１７へ供給され、
ビズイ・ライン選択回路又は接続要求許可フリツプ・フ
ロツプ１５のＱ出力から入力を受入れる。システム内の
すべてのサブシステムのビズイ・ライン１８はビズイ・
ライン選択回路１７による監視に供される。ビズイ・ラ
イン選択回路１７は後で詳述されるが、ビズイ・ライン
１８のいづれかを選択的にビズイ状態にする装置を含ん
でいる。サブシステム・インタフエース１１から受信し
た接続要求信号は時間制御型アンド・ゲート９８を介し
て接続要求フリツプ・フロツプ１９のセツトに使用され
る。フリツプ・フロツプ１９からのＱ出力はアンド・ゲ
ート２０の１方の入力に供給され、出力バツフア１３の
クロツク入カへ供給される。アンド・ゲート２０のもう
１方の入力はビズイ・ライン選択回路１７から信号を受
信し、その出力は局部バス・アダプタからバス・インタ
フエース１２への優先権要求信号の出力として使用され
る。バス・インタフエース１２から受信した情報はビズ
イ・フリツプ・フロツプ２１がセツト状態にあり、その
出力である入力アンド・ゲート・アレイ２３のゲートに
接続されているＱ出力がゲート２３を動作可能にしたと
きに、当該ゲート・アレイ２３を介して入カバツフア２
２へゲートされる。

ビズイ・フリツプ・フロツプ２１からのＱ出力は又、ビ
ズイ・ライン・ラツチ・フリップ０・フロツプ９６のセ
ツト入力に供給され、ビズイ・ライン・ラツチ・フリツ
プ・フロツプからのＱ出力は自己の局部バス・アダプタ
のビズイ・ライン９７に接続される。かくしてビズイ・
ライン・ラツチ・フリツプ・フロツプ９６は１度セツト
されると後でりセツトされるまで該当するビズイ・ライ
ンをビズイ状態に維持し続ける。他の局部バス・アダプ
タがビズイ・フリツプ・フロツプ２１をセツトするため
にビズイ・ライン９７をセツトする方法（ま後述する。
メツセージ送信周期の終りで受信したメツセージの有効
性を決定するために状態検査（ステータス・チエツク）
が行なわれる。

もしメツセージが受信サブシステムに受入れ不可能なも
のであれば（例えば、命令の演算コードが特定のサブシ
ステムで遂行不可能なものであるような場合）サブシス
テムはステータス論理回路２４に該当する信号を出力す
る。同様にして、パリテイ・エラーがバス制御回路６（
第１図）で検知された場合は、パリテイ・エラー信号が
ステータス回路２４に供給される。かくして、現在の運
転周期中に最初に発生した直接のエラーがどちらかかを
決定する装置をも含むステータス回路２４によつて、い
づれか１方の型式のエラーが感知される。第３図は「１
６の１出力］デコーダ１６の詳細図である。

各デイジツトが２０，２１，２２及び２３で指定された
着信機コードを構成する４個のバイナリ・コードはイン
バータ２５，２６，２７及び２８を通してそれぞれ論理
的に反転されて入力信号の補数として出力される。入力
信号とその反転信号とは組織的に出力アレイのアンド・
ゲート２９〜４４に供給される。例えば、例として、入
力着信機コードが１０１０である場合は２１及び２３入
力から直接人力される論理「１］レベル信号と、２０及
び２２入力を論理的に反転してインバータ２５及び２７
から出力された論理「１」レベル信号とによつてアンド
・ゲート３９のみが可能化される。かくして、いかなる
４つのデイジツト着信機コード入力に対してもただ１個
のアンド・ゲート出力２９−４４のみが可能化されると
いうことがわかる。第２図のビズイ・ライン選択回路１
７は第４Ａ図及び第４Ｂ図によつて更によく理解可能で
ある。

「１６の１出力」デコーダ１６からの各出力はビズイ・
ライン・選択回路１７の２個のアンド・ゲートの各１入
力に接続される。例えば、「１６の１出力」デコーダ１
６からの１１１１出力はアンド・ゲート５３及び６９の
各１入力に供給される。ビズイ・ライン番号１５（ＢＬ
ｌ５）は論理インバータ８８を介してアンド・ゲート５
３の残りの入カへ接続され、アンド・ゲート６９からの
出力によつて直接駆動されるようになる。アンド・ゲー
ト６９の他方の入力は接続要求許可フリツプ・フロツプ
１５（第２図）からのＱ出力に接続されその制御を受け
る。アンド・ゲート５３からの出力はオア・ゲート７８
へ１６入力の１つとして接続される。同様にして、デコ
ーダ１６からの他の各入力は４５〜６０の群及び６１〜
７６の群から成る１対のアンド・ゲートの各１入力を駆
動する。各アンド・ゲート６１〜７６の出力は各該当す
るビズイ・ラインに接続され、アンド・ゲート４５〜６
０からの出力はオア・ゲート７８の各分離した入力とし
て直接接続される。オア・ゲート７８からの出力は接続
要求可能化フリツプ・フロツプＴ９のセツト入力を駆動
するということに注目すべきである。接続要求可能化フ
リツプ・フロツプ７９からのＱ出力は接続要求ゲート信
号としてアンド・ゲート２０の１入カへ接続される。（
第２図）。優先権選択装置は第１図に表わされているよ
うにバス制御回路６の中に含まれている。

第５Ａ図及び第５Ｂ図には優先権決定回路が表わされて
いる。各個別的な１６個の接続要求ライン（００００〜
１１１１）は優先権選択回路に入り、それぞれ該当する
アンド・ゲート１００〜１１５の第１の入力に接続され
る。更に、各接続要求ラインは又オア・ゲート１１６の
入力として接続される。

オア・ゲート１１６の出力は優先権調査フリツプ・フロ
ツプ１１７のセツト入力に接続され、いづれかの優先権
接続要求があつた場合にはフリツプ・フロツプ１１７を
セツト状態にトリガする。４段計数器１１８は各段にＱ
及びＱ出力を持ち「１６の１出力」デコーダ１１９に接
続される。

「１６の１出力」デコーダ１１９は基本的には第３図の
「１６の１出力」デコーダ１６と同一構造を有するが、
デコーダ１１９の各出力にはインバータ段が設けられて
いる。デコーダ１１９からの出力信号はアンド・ゲート
１００−１１５の各他の入カへ接続され、そのうちの１
個のアンド・ゲートのみが４段計数器１１８の状態に従
い可能化され、アンド・ゲートのもう１方の入カへ与え
られている接続要求とともにそのゲートのみを開く。優
先権調査フリツプ・フロツプ１１７がリセツト状態にあ
る場合に、そのＱ出力の論理「１」レベル信号は４段計
数器１１８のりセツト入力に供給されて計数器の４段全
部をりセツトする。デコーダ１１９からの出力は反転さ
れるから、カウンタ１１８が完全にりセツト状態（００
００）にあるときはアンド・ゲート１００の１方の入力
のみが可能化され、この状態は接続要求信号ＲＥＱｌｌ
ｌｌに最高位の優先権が割当てられたことを表わすこと
になる。優先権調査フリツプ・フロツプ１１７が受信し
た接続要求によつてセツトされている場合は、そのＱ出
力に表われている論理「１」はアンド・ゲート１２０の
１方の入力を可能化する。ゲート１２０の他方の入力に
クロツク・パルスが入力されるとアンド・ゲート１２０
は十分に可能化されてその出力は４段計数器１１８を加
算する。この実施例においては、このようにして、最高
順位の優先権を持つゲート１００から始まり最低順位の
優先権をもつゲート１１５まで１度に１ゲートづつ連続
的に可能化して、それらゲート１００〜１１５のもう一
方の入力に接続されている接続要．求（入力）ラインを
迅速且つ順次的に走査し、接続要求信号ＲＥＱｌｌｌｌ
〜００００の１つが接続されているところのゲートのみ
を開くようにしている。かくして、最高順位の優先権を
もつ接続要求から順次その接続が許可され（例えば、上
記の例では、接続要求信号ＲＥＱｌｌｌｌの接続が許可
され）、該当する接続要求許可信号（上記の例ではＲＧ
Ｔｌｌｌｌ）がそれを要求している局部バス・アダプタ
に返還される。接続要求許可信号が１つでも発生すると
、それはオア・ゲート１２１を可動化する。オア・ゲー
ト１２１の入力にはアンドゲート１００〜１１５のすべ
ての出力が接続され、オア・ゲート１２１の出力は優先
権調査フリツプ・フロツプ１１７のりセツト入力を駆動
する。優先権調査フリツプ・フロツプ１１７がりセツト
されると、そのＱ出力に表われた論理「１」レベルは再
び４段計数器１１８をりセツトし、最高位の優先順位か
ら始まる次の走査周期を開始するための準備を行なう。
第６図は、第１図〜第５図に表わされている装置の動作
を説明するために選ばれた順次モードに従つてその装置
に使用するに最適なりロツクとタイミング・パルスを発
生する論理回路を表わす。

水晶発振器１２５からの出力信号はシユミツト・トリガ
のような整波回路１２６を介してクロツク信号としての
方形波として出力される。クロツク信号は例えば、周波
数を１６に分割するように接続された４個のフリツプ・
フロツプから成る周波数分割回路１２７に供給される。
周波数分割回路１２７からの出力信号はカスケードに接
続されたフリツプ・フロツプ１２８〜１３１のクロツク
入力のすべてに供給される。カスケード・フリップフロ
ップ１２８〜１３１は回路的にはシフト・レジスタとし
て構成され、１つのビツト（図示されていない装置によ
り発生し、第１段に導入される）が各段を通してシフト
される。各段が「１」ビツトを持つ場合は、論理「１］
レベルがそのＱ出力に表われる。かくして、「１］ビツ
トが各段を通して循環し、そのパルスが連続的に装置内
の各事象に対して使用されることになる。これらのパル
スはφ１，φ２，φ３及びφ４と指定される。次にこの
システムの動作を述べる。例示する装置の動作は理解を
容易にするために順次的に動作するものとする。第７図
は主な事象を描いた事象）流れ線図である。

その各事象はこの発明に従い、情報を転送している間に
行なわれる。かくして、第７図はシステムの動作手順の
説明図でもある。第１図におけるサブシステムＡがサブ
システムＢにメツセージを転送しようとしているものと
仮定する。第２Ａ図における発信サブシステムが接続要
求信号を発生し、クロツクφ１においてアンド・ゲート
９８を可能化する。アンド・ゲート９８は接続要求フリ
ツプ・フロツプ１９をセツトし、又第２Ｂ図に表わされ
ているように、データ及び着信機コードを局部バス・ア
ダプタ出力バツフア１３にクロツクする。接続要求信号
のような信号を発生するサブシステムの機能は当業者間
では周知であるから特に説明しない。発信局部バス・ア
ダプタは着信サブシステムが受信したメツセージを受取
ることができるかどうか判定しなければならない。

着信機コードは第３図で述べたように「１６の１出力」
デ゛コータ１６でデコードされる。その結果、アンド・
ゲート２９−４４のうちの１個のみが可能化され、相当
する出力信号は、第４Ａ図及び第４Ｂ図に表わされてい
るように、ビズイ・ライン選択回路１７の１対のアンド
・ゲートの各１つの入力に添加される。例えば、着信機
コードはサブシステムＢのアドレスとして１０１０であ
ると仮定する。第３図のデコーダ１６のアンド・ゲート
３９がこのアドレスによつて可能化され、その出力信号
は、第４Ａ図に表わされているようにビズイ・ライン選
択回路１７のアンド・ゲート４７と６３の各１方の入力
に加えられる。もしビズイ・ラインＢＬｌｌがビズイで
なく使用可能であると、それは「Ｏ］論理レベルであり
、それがインバータ８２を介して反転され、その出力で
ある「１」論理レベルがアンド・ゲート４７の他の入力
に供給される。アンド・ゲート４７はかくして十分に可
能化されて「１」論理レベルを出力し、第４Ｂ図のオア
・ゲート７８にその出力を送り、それを可能化する。オ
ア・ゲート７８が可能化されると、その出力信号は接続
要求可能化フリツプ・フロツプ７９のセツト入力を駆動
し、フリツプ・フロツプをセツト状態にセツトする。フ
リツプ・フロツプ７９がセツトされると、そのＱ出力の
「１］論理レベルは第２Ａ図に表わされているアンド・
ゲート２０を可能化し、それによつて、発信局部バス・
アダプタはバスに接続（優先権）要求信号を送出する。
この優先権要求信号は第５Ａ図に表わされているバス制
御回路６（第１図）の優先権調査装置に入力ざれる。こ
こで説明を簡単にするために、前述したように、局部バ
ス・アダプタは２進アドレス番号の高い方から順に優先
権順位を持つものとし、接続を要求する発信局部バス・
アダプタは１０１０で指定されるものとする。従つて、
それに対応するＲＥＱｌＯｌＯ信号はアンド・ゲート１
０５を１部可能化し、第５Ａ図に表わされているオア・
ゲート１１６を可能化する。オア・ゲート１１６からの
出力は優先権調査フリツプ・フロツプ１１７のセツト入
力を駆動してそれをセツト状態にセツトし、そのＱ出力
に表われた「１」論理レベルはアンド・ゲート１２０の
第１の入力に供給される。アンド・ゲート１２０の第２
の入力は「クロツク」信号（第６図）によつて駆動され
るから、アンド・ゲート１２０は各クロツク周期ごとに
可能化されて第５Ａ図の４段計数器１１８を加算する。
４段計数器１１８は前述したように、直ぐ前の優先権調
査後にりセツトされているから００００の値から計数し
始める。

４段計数器１１８が加算されると、「１６の１出力］デ
゛コータ１１９によつて駆動すれるアンド・ゲート１０
０〜１１５の第１の入力がそれぞれ順次的に可能化され
る。

「１６の１出力］デコーダ１１９がアンド・ゲート１０
５へ１部可能化信号を出力するまでにそれより高い優先
権をもつ接続要求がなかつた場合は、アンド・ゲート１
０７は前述の１部可能亘信号により完全に可能化されて
１０１０を指定番号とする発信局部バス・アダプタから
の接続要求を受信する。その結果、アンド・ゲート１０
５は特定の発信局部バス・アダブタに接続要求許可信号
を返信する。接続要求許可信号（ま又、オア・ゲート１
２１を可能化し、それは優先権調査フリツプ・フロツプ
１１７のりセツト入力を，駆動する。フリツプ・フロツ
プ１１７がりセツトされると、アンド・ゲート１２０（
ま無能化されて４段計数器１１８をそれ以上加算するこ
とができない。同様にして、フリツプ・フロツプ１１７
のＱ出力に表われた「１」論理レベルは４段計数器１１
８を次の優先権要求周期に使用するために００００にり
セツトする。第２Ｂ図において、接続要求許可信号は発
信局部バス・アダプタによつて受信され、その中の接続
要求許可フリツプ・フロツプ１５のセツト人力に供給さ
れる。

フリツプ・フロツプ１５がセツトされると、そのＱ出力
に表われた「１」論理レベルは出力ゲート・アレイ１４
のゲ゛一トの制御入力に供給され、それによつて、デー
タ及び着信機情報がバスに送出される。同時に、第４Ｂ
図にみられるように、フリツプ・フロツプ１５のＱ出力
からの「１」論理レベルはビジー・ライン選択回路１７
（第４Ａ図、第４Ｂ図）のアンド・ゲート６１〜７６の
すべての一方の入力にも供給される。これらのアンド・
ゲートのうち、ここではアンド・ゲート６３のみが「１
６の１出力］デコーダ１６からの受信した１０１０信号
による「１」論理レベルを他方の入力に受信している。
その結果、アンド・ゲート６３が可能化されてＢＬｌＯ
（ビズイ・ライン１０）に［１」論理レベルを出力する
。再び第２図を参照し、この局部バス・アダプタが着信
機であると仮定する。発信局部バス・アダプタからのア
ンド・ゲート６３（第４Ａ図）によつて「１］論理レベ
ルに駆動された着信局部バス・アダプタ自身のビズイ・
ライン６７はビ゛ズイ・フリツプ・フロツプ２１をセツ
トする。ビズイ・フリツプ・フロツプ２１のＱ出力に表
われた「１」論理レベルはビズイ・ラツチ・フリツプ・
フロツプ９６をセツトし、アンド・ゲート・アレイ２３
を可能化し、そしてアンド・ゲート９９を１部可能化す
る。ビズイ・ラツチ・フリツプ・フロツプ９６がセツト
状態にある間、そのＱ出力は局部ビズイ・ライン９７を
ビズイ状態に維持する。発信局部バス・アダプタからバ
スに送出されたデータはアンド・ゲート・アレイ２３を
介して入カバツフア２２に供給され、φ３信号がアンド
・ゲート９９を十分可能化したときにサブシステム・イ
ンタフエース１１に供給される。情報の転送は一定の内
部動作を実行することによつて完成する。

サブシステムは受信した情報の通常の明確な有効性の検
査を行なう。例えば、サブシステム（ま、受信した情報
に含まれているオペレーシヨン・コードが受入れ可能な
型式の命令であるかどうかを決定するために検査される
。サブシステムで受信されたメツセージが明確に有効で
ある場合は、ステータス・メツセージがサブシステム・
インタフエース１１からステータス情報回路２４に出力
される。メツセージがバス上にある間、バス制御回路は
メツセージのパリテイを検査する。

サブシステムで受信したメツセージが明らかに有効であ
れば、パリテイ・エラーがなく、メツセージの転送が完
了したときに、着信局部バス・アダプタにあるビズイ・
フリツプ・フロツプ２１とビズイ・ラツチ・フリツプ・
フロツプ９６、及び発信局部バス・アダプタ内にある接
続要求可能化フリツプ・フロツプ７９と接続要求許可フ
リツプ・フロツプ１５とはφ４信号によつてりセツトさ
れ、次の新しい転送のための準備を行なう。第７図に示
したように、エラーが発生した場合は、それが現在行つ
ている特定のメツセージの転送における最初のエラーで
あれば、発信局部バス・アダプタは再びバスの接続要求
をバス制御回路に出力する。

その接続要求が許されたときにもう１度メツセージの転
送が試みられる。メツセージの転送が２回目の実行で再
び失敗すると、着信局部バス・アダプタはメツセージを
無視してビズイ・ラインをターン・オフする。これらき
まつた内部作業を実行する詳細な装置はこの発明には無
関係であるから開示されていない。以上の説明でこの発
明の原理は明らかとなつたが、発明の実施におけるこの
発明の原理内における修正はこの発明の範囲内であるこ
とは明らかである。

【図面の簡単な説明】

第１図はこの発明を適用するに適した状態のバス配向デ
ータ処理システムの主なプロツク線図、第２Ａ図及び第
２Ｂ図（まともに第１図のシステムからとられた局部バ
ス・アダプタ・モヂユールのプロツク線図、第３図は第
２図のプロツクで表わされている「１６の１出力」デコ
ーダの詳細な論理配線図、第４Ａ図及び第４Ｂ図はとも
に第２図のプロツクで表わされているビズイ・ライン選
択回路の詳細な論理線図、第５Ａ図及び第５Ｂ図は第１
図のバス制御主プロツク線図に含まれている優先権選択
装置、第６図はシステムの正規の順次的動作を統合する
に必要な信号を得ることができる簡単なりロツク及びタ
イミング・パルス作成回路及び第７図はこの発明に従い
、情報の転送が行なわれる各種システムの構成の動作と
相互作用とを描いた事象順次流れ線図である。１・・・・・・データ処理サブシステム、２・・・・・
・内部転送バス、３・・・・・・内部転送バス・サブシ
ステム、４・・・・・・局部バス・アダプタ、５・・・
・・・バス間通信アダプタ、６・・・・・・バス制御回
路、７・・・・・・タイミング回路、８・・・・・・サ
ブシステム、９・・・・・・サービス・サブシステム、
１０・・・・・・直列サービス・バス、１１・・・・・
・サブシステム・インタフエース、１２・・・・・・内
部転送バス・インタフエース、１３・・・・・・出力バ
ツフア、１４・・・・・・出力アンド・ゲ゛一ト・アレ
イ、１５・・・・・・接続要求許可フリツプ・フロツプ
、１６・・・・・・［１６の１出力］デコーダ、１７・
・・・・・ビズイ・ライン選択回路、１９・・・・・・
サブシステム接続要求フリツプ・フロツプ、、２０・・
・・・・アンド・ゲート、２１・・・・・・ビズイ・フ
リツプ・フロツプ、２２・・・・・・入力バツフア、２
５〜２８・・・・・・入力信号インバータ、２９〜４４
・・・・・・アンド・ゲート、４５〜７６・・・・・・
アンド・ゲート、７８・・・・・・オア・ゲート、７９
・・・・・・接続要求可能化フリツプ・フロツプ、９６
・・・・・・ビズイ・ライン・ラツチ・フリツプ・フロ
ツプ、１００〜１１５・・・・・・アンド・ゲート、１
１６・・・・・・オア・ゲート、１１７・・・・・・優
先権調査フリツプ・フロツプ、１１８・・・・・・４段
計数器、１１９・・・・・・「１６の１出力］デコーダ
、１２１・・・・・・オア・ゲート、１２５・・・・・
・水晶発振器、１２６・・・・・・整波回路、１２７・
・・・・・周波数分割回路、１２８〜１３１・・・・・
・フリップｔフロツプ。

Claims

【特許請求の範囲】１相互に通信するようにした複数のデータ・プロセッ
サを含み、前記データ・プロセッサは接続要求信号、着
信機コード信号及び他のデータ・プロセツサへ転送され
るべきデータを発行する装置を含むデータ・プロセッサ
であり、発信データ・プロセッサと着信データ・プロセ
ッサとの間にデータ伝送路を設定するための装置を含む
データ処理システムにおいて、（Ａ）共通バスと、（Ｂ）前記複数のデータ・プロセッサに数が対応する複
数の局部バス・アダプタであつて、各局部バス・アダプ
タは前記データ・プロセッサの夫夫１つと前記共通バス
との間に動作的に接続され、各々が［１］第１及び第２
の状態を持つビズイ表示装置であつて、前記第１の状態
が前記局部バス・アダプタに接続されているデータ・プ
ロセッサがビズイ状態にあることを表わすようにした装
置と、［２］前記共通バスに接続されている自己の及び
他のいずれか１つの前記局部バス・アダプタの前記ビズ
イ表示装置を前記第１の状態に個別的にセットする装置
と、［３］前記表示装置の前記第１の状態に応答して前
記共通バスからデータを受信する装置とを含む局部バス
・アダプタとから成るデータ処理システム。２相互に通信するようにした複数のデータ・プロセッ
サを含み、前記データ・プロセッサは接続要求信号、着
信機コード信号及び他のデータ・プロセツサへ転送され
るべきデータを発行する装置を含むデータ・プロセッサ
であり、発信データ・プロセッサと着信データ・プロセ
ッサとの間にデータ伝送路を設定するための装置を含む
データ処理システムにおいて、（Ａ）共通バスと、（Ｂ）前記複数のデータ・プロセッサに数が対応する複
数の局部バス・アダプタであつて、各局部バス・アダプ
タは前記データ・プロセッサの夫夫１つと前記共通バス
との間に動作的に接続され、［１］第１及び第２の状態
を持つビズイ表示装置であつて、前記第１の状態が前記
局部バス・アダプタに接続されているデータ・プロセッ
サがビズイ状態にあることを表わすようにした装置と、
［２］前記共通バスに接続されている自己の及び他のい
ずれか１つの前記局部バス・アダプタの前記ビズイ表示
装置を前記第１の状態に個別的にセットする装置と、［
３］前記表示装置の前記第１の状態に応答して前記共通
バスからデータを受信する装置とを含む局部バス・アダ
プタと、（Ｃ）複数の発信局部バス・アダプタから発生
した同時の又は同時に近い接続要求を仲裁して選ばれた
局部バス・アダプタにのみバス要求許可信号を発行して
前記共通バスを使用させるようにした優先権選択装置と
を含み、（Ｄ）前記局部バス・アダプタは更に、ｉ）発信データ・プロセッサからの接続要求信号と着信
機コードとの受信に応答し、更に指定された着信機の局
部バス・アダプタに動作的に接続されているデータ・プ
ロセッサがビズイ状態ではないことを表わす当該アダプ
タのビスイ表示装置の前記第２の状態の感知に応答して
、前記共通バスに対する接続要求を前記優先権選択装置
へ発行する装置と、ｉｉ）バス要求許可信号に応答して
前記共通バスへデータを出力する装置とを含むデータ処
理システム。３前記各局部バス・アダプタは更に自己の前記ビズイ
表示装置の前記第２の状態に応答して前記局部バス・ア
ダプタに接続されているデータ・プロセッサに対して前
記共通バスからのデータを転送する装置を含む特許請求
の範囲第２項記載のデータ処理システム。４前記ビズイ表示装置はセット入力と該入力における
状態と同じ論理レベルを表わす出力とを持つ第１の双安
定論理素子から成る特許請求の範囲第３項記載のデータ
処理システム。５前記ビズイ表示装置は更に、（Ａ）セット入力と該入力における状態と同じ論理レベ
ルを表わす出力とを持つ第２の双安定論理素子と、（Ｂ
）前記第１の双安定論理素子の出力を前記第２の双安定
論理素子のセット入力へ接続する装置と、（Ｃ）ビズイ
・ラインと、（Ｄ）前記ビズイ・ラインを前記第１の双安定論理素子
のセット入力に接続する装置と、（Ｅ）前記ビズイ・ラ
インを前記第２の双安定論理素子の出力に接続する装置
とを含む特許請求の範囲第４項記載のデータ処理システ
ム。６各局部バス・アダプタは更に、（Ａ）前記局部バス・アダプタに接続されたデータ・プ
ロセッサから着信機コードを受信し、前記着信機コード
に従い希望する着信局部バス・アダプタに対する唯一の
検証信号を発行するためのデコーダ装置と、（Ｂ）［１
］前記唯一の検証信号と、［２］前記唯一の検証信号に
よつて識別された前記局部バス・アダプタの前記ビズイ
表示装置の感知された前記第２の状態と、［３］前記唯
一の検証信号によつて識別された局部バス・アダプタの
ビズイ・ラインにセット信号を供給して前記織別された
局部バス・アダプタ内の前記第１の双安定論理素子が前
記第１の状態にセットされうるようになした前記バス要
求許可信号との組合せに応答するビズイ・ライン選択回
路とを含む特許請求の範囲第５項記載のデータ処理シス
テム。７前記ビズイ・ライン選択回路は、前記唯一の検証信
号によつて識別された局部バス・アダプタの前記第１の
双安定論理素子が前記第１の状態にあるときに、前記唯
一の検証信号によつて識別された局部バス・アダプタの
前記ビズイ・ラインに表われている論理レベルと前記唯
一の検証信号とを論理的に組合せ、前記論理的組合せ信
号が真値（ツルー）であるときに、前記接続要求信号を
前記優先権選択装置へ出力するようにした装置を含む特
許請求の範囲第６項記載のデータ処理システム。８データ処理システムにおいて、発信データ・プロセ
ッサと着信データ・プロセッサとの間にデータ送信路を
設定する装置であつて、（Ａ）共通バスと、（Ｂ）前記発信データ・プロセッサと前記共通バスとの
間に動作的に接続された第１の局部バス・アダプタと、
（Ｃ）前記着信データ・プロセッサと前記共通バスとの
間に動作的に接続された第２の局部バス・アダプタとを
含み、（Ｄ）前記第１及び第２の各局部バス・アダプタ
は、［１］第１及び第２の状態を持ち前記第１の状態は
自己の前記局部バス・アダプタに接続されたデータ・プ
ロセッサがビズイであることを表示するようにしたビズ
イ表示装置と、［２］前記局部バス・アダプタの両方の
ビズイ表示装置を前記第１の状態にセットするための装
置と、［３］そこに含まれている他の前記ビズイ表示装
置の前記第１の状態に応答して前記共通バスからデータ
を受信するための装置とを含んで構成されたことを特徴
とするデータ処理システム。