JPH0738183B2 - 中央処理装置間通信処理方式 - Google Patents
中央処理装置間通信処理方式Info
- Publication number
- JPH0738183B2 JPH0738183B2 JP62017391A JP1739187A JPH0738183B2 JP H0738183 B2 JPH0738183 B2 JP H0738183B2 JP 62017391 A JP62017391 A JP 62017391A JP 1739187 A JP1739187 A JP 1739187A JP H0738183 B2 JPH0738183 B2 JP H0738183B2
- Authority
- JP
- Japan
- Prior art keywords
- processing
- central processing
- signal
- communication
- request
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/80—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
- G06F15/8007—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors single instruction multiple data [SIMD] multiprocessors
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/17—Interprocessor communication using an input/output type connection, e.g. channel, I/O port
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Computing Systems (AREA)
- Multi Processors (AREA)
- Hardware Redundancy (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はマルチプロセッサシステムにおける中間処理装
置（以下CPUという）間通信処理に関し，特に複数のCPU
に対して同時に処理要求を出した場合，非同期に発生す
る処理終了報告の処理方式に関する。
置（以下CPUという）間通信処理に関し，特に複数のCPU
に対して同時に処理要求を出した場合，非同期に発生す
る処理終了報告の処理方式に関する。
マルチプロセッサシステムにおいては１つのCPUが処理
を行っていく過程で他のCPUへ処理を依頼しなければな
らない事象が発生する。従って，マルチプロセッサシス
テムでは,CPU間で相互に通信を行うことにより処理を依
頼する方式が採用されている。
を行っていく過程で他のCPUへ処理を依頼しなければな
らない事象が発生する。従って，マルチプロセッサシス
テムでは,CPU間で相互に通信を行うことにより処理を依
頼する方式が採用されている。
従来２台のCPUを備えるマルチプロセッサシステムで
は，一方のCPUが他方のCPUに対して通信要求を出して処
理を依頼し，処理を依頼したCPUは処理を依頼されたCPU
の処理終了を待ち合せて，処理終了報告を受け取ってか
ら，この処理終了報告の内容によって，次の処理へ移行
していくことになる。
は，一方のCPUが他方のCPUに対して通信要求を出して処
理を依頼し，処理を依頼したCPUは処理を依頼されたCPU
の処理終了を待ち合せて，処理終了報告を受け取ってか
ら，この処理終了報告の内容によって，次の処理へ移行
していくことになる。
３台以上のCPUを備えるマルチプロセッサシステムでは,
1つのCPUが複数のCPUに対して処理を依頼する場合，処
理を依頼されたCPUの処理時間が各々異なっており，さ
らに処理終了報告が異なる場合がある。従って,2台のCP
Uを備えるマルチプロセッサシステムと同様に,1つのCPU
に対して処理要求を出して，その終了報告を待ち合わせ
てから別のCPUに対して処理要求を出すという様に各CPU
について順次処理要求を依頼するか，あるいは処理を依
頼する複数のCPUに対して同時に処理要求を出すが，処
理終了報告に対してはCPUごとに逐次ファームウェアで
終了報告を監視して処理を行っている。
1つのCPUが複数のCPUに対して処理を依頼する場合，処
理を依頼されたCPUの処理時間が各々異なっており，さ
らに処理終了報告が異なる場合がある。従って,2台のCP
Uを備えるマルチプロセッサシステムと同様に,1つのCPU
に対して処理要求を出して，その終了報告を待ち合わせ
てから別のCPUに対して処理要求を出すという様に各CPU
について順次処理要求を依頼するか，あるいは処理を依
頼する複数のCPUに対して同時に処理要求を出すが，処
理終了報告に対してはCPUごとに逐次ファームウェアで
終了報告を監視して処理を行っている。
上述のように３台以上のCPUを備えるマルチプロセッサ
システムでは，複数のCPUに対して処理を依頼する場合,
1つのCPUに対する処理終了報告を待ち合わせてから，次
のCPUに対して処理要求を出すか，あるいは処理終了報
告を逐次CPUごとに処理をせねばならず，たとえ複数のC
PUに対して同一の処理を依頼する場合でも，また複数の
CPUでの処理が並列に行なえる場合でも，各々のCPUに対
して１つずつ処理を依頼するか，あるいはファームウェ
アで繁雑な処理をせねばならない。よって，処理を依頼
するCPUの数が多くなれば，すべての処理が終了するま
でに多くの時間がかかってしまうという問題点がある。
システムでは，複数のCPUに対して処理を依頼する場合,
1つのCPUに対する処理終了報告を待ち合わせてから，次
のCPUに対して処理要求を出すか，あるいは処理終了報
告を逐次CPUごとに処理をせねばならず，たとえ複数のC
PUに対して同一の処理を依頼する場合でも，また複数の
CPUでの処理が並列に行なえる場合でも，各々のCPUに対
して１つずつ処理を依頼するか，あるいはファームウェ
アで繁雑な処理をせねばならない。よって，処理を依頼
するCPUの数が多くなれば，すべての処理が終了するま
でに多くの時間がかかってしまうという問題点がある。
［問題点を解決するための手段］ 本発明によれば、複数の中央処理装置を備え、該複数の
中央処理装置間で処理要求に基づいて処理を行うように
した処理装置に用いられ、前記中央処理装置の各々は前
記処理要求に基づいた処理の終了を示す処理終了信号を
送出するとともに処理終了状態に応じて複数の処理終了
状態のいずれか一つを表す終了状態信号を送出し、前記
中央処理装置の各々には、前記処理要求を他の中央処理
装置に対して送出した際該他の中央処理装置と通信状態
であることを示す通信状態情報を保持する記憶手段と、
前記処理終了信号を受け前記通信状態情報に応じて全て
の処理の終了を検出して処理終了結果信号を送出する終
了検出手段と、前記複数の処理終了状態には予め優先順
位が設定されており前記通信状態情報に応じて前記終了
状態信号を受け前記優先順位に基づいて前記終了状態信
号の内一つを選択して終了報告結果信号として送出する
選択手段とが備えられ、処理を依頼する中央処理装置は
複数の中央処理装置に対して同時に前記処理要求を送出
し、前記処理要求を受けた中央処理装置からは非同期に
前記処理終了信号及び前記終了状態信号が送出され、前
記処理を依頼する中央処理装置は前記処理終了結果信号
及び前記終了報告結果信号によって前記処理要求に応じ
た終了報告を得るようにしたことを特徴とする中央処理
装置間通信処理方式が得られる。
中央処理装置間で処理要求に基づいて処理を行うように
した処理装置に用いられ、前記中央処理装置の各々は前
記処理要求に基づいた処理の終了を示す処理終了信号を
送出するとともに処理終了状態に応じて複数の処理終了
状態のいずれか一つを表す終了状態信号を送出し、前記
中央処理装置の各々には、前記処理要求を他の中央処理
装置に対して送出した際該他の中央処理装置と通信状態
であることを示す通信状態情報を保持する記憶手段と、
前記処理終了信号を受け前記通信状態情報に応じて全て
の処理の終了を検出して処理終了結果信号を送出する終
了検出手段と、前記複数の処理終了状態には予め優先順
位が設定されており前記通信状態情報に応じて前記終了
状態信号を受け前記優先順位に基づいて前記終了状態信
号の内一つを選択して終了報告結果信号として送出する
選択手段とが備えられ、処理を依頼する中央処理装置は
複数の中央処理装置に対して同時に前記処理要求を送出
し、前記処理要求を受けた中央処理装置からは非同期に
前記処理終了信号及び前記終了状態信号が送出され、前
記処理を依頼する中央処理装置は前記処理終了結果信号
及び前記終了報告結果信号によって前記処理要求に応じ
た終了報告を得るようにしたことを特徴とする中央処理
装置間通信処理方式が得られる。
［実施例］ 次に本発明について実施例によって説明する。第１図は
本発明の一実施例を示すブロック図である。なお，ここ
では４台のCPUを備えるマルチプロセッサシステムにつ
いて説明する。第１図を参照して,CPU1がCPU2〜４に対
して同時に通信要求を出す場合について考える。CPU1は
予め定められた主記憶（図示せず）の番地へCPU2〜４に
対応して処理要求の内容を格納しておく。CPU1がリクエ
スト信号である通信要求信号CRQ10〜12をすべて論理
“1"にすると,CPU1の通信中CPU表示フリップフロップ
（以下単にF/Fという）1a〜1cに論理“1"がセットされ
ると同時に,CPU2〜４に対して通信要求が出される。
本発明の一実施例を示すブロック図である。なお，ここ
では４台のCPUを備えるマルチプロセッサシステムにつ
いて説明する。第１図を参照して,CPU1がCPU2〜４に対
して同時に通信要求を出す場合について考える。CPU1は
予め定められた主記憶（図示せず）の番地へCPU2〜４に
対応して処理要求の内容を格納しておく。CPU1がリクエ
スト信号である通信要求信号CRQ10〜12をすべて論理
“1"にすると,CPU1の通信中CPU表示フリップフロップ
（以下単にF/Fという）1a〜1cに論理“1"がセットされ
ると同時に,CPU2〜４に対して通信要求が出される。
CPU2〜４ではそれぞれこの通信要求信号CRQ10〜12によ
ってファームウェアに割込みを発生し，予め定められた
主記憶中の内容を読み出すことによってその処理要求内
容がCPU2〜４に伝えられる。CPU2〜４では各々並行し
て，処理要求に従って処理が進められる。処理が終了す
るとCPU2〜４はそれぞれ処理終了信号RPYi0（ｉ＝２〜
４）及び終了状態信号RPYi1,RPYi2（ｉ＝２〜４）を送
出する。ここで，終了状態信号RPYi1及びRPYi2はそれぞ
れ１ビットであり（つまり，終了状態信号として２ビッ
ト），終了状態信号RPYi1,2＝10であれば正常終了,RPYi
1,2＝01であれば異常終了,RPYi1,2＝11であれば注意終
了を表わすものとする。
ってファームウェアに割込みを発生し，予め定められた
主記憶中の内容を読み出すことによってその処理要求内
容がCPU2〜４に伝えられる。CPU2〜４では各々並行し
て，処理要求に従って処理が進められる。処理が終了す
るとCPU2〜４はそれぞれ処理終了信号RPYi0（ｉ＝２〜
４）及び終了状態信号RPYi1,RPYi2（ｉ＝２〜４）を送
出する。ここで，終了状態信号RPYi1及びRPYi2はそれぞ
れ１ビットであり（つまり，終了状態信号として２ビッ
ト），終了状態信号RPYi1,2＝10であれば正常終了,RPYi
1,2＝01であれば異常終了,RPYi1,2＝11であれば注意終
了を表わすものとする。
CPU2〜４での処理は非同期に終了し，各処理終了信号RP
Yi0はCPU1の処理終了検出部1dへ送られる。
Yi0はCPU1の処理終了検出部1dへ送られる。
ここで処理終了検出部1dを第２図に示す。第２図も参照
して，前述のようにCPU〜４に対して通信要求を出して
いるためF/F1a〜1dがすべて論理“1"となっており，そ
の結果,CPU2〜４通信中信号CPN13〜15がすべて論理“1"
となる。CPN13〜15はそれぞれゲート101〜103を介して
アンドゲート104〜110に入力される。その結果アンドゲ
ート110の出力のみが論理“1"となる。アンドゲート104
〜110の出力はそれぞれアンドゲート111〜117に入力さ
れる。このため,CPU2〜４の処理終了信号RPY10,20,30が
すべて論理“1"となると，アンドゲート117が論理“1"
となる。即ち,CPU2〜４のすべてが処理終了となると，
オアゲート118からの処理終了信号ENDAが論理“1"とな
り，依頼した処理のすべての処理終了を検出することが
できる。
して，前述のようにCPU〜４に対して通信要求を出して
いるためF/F1a〜1dがすべて論理“1"となっており，そ
の結果,CPU2〜４通信中信号CPN13〜15がすべて論理“1"
となる。CPN13〜15はそれぞれゲート101〜103を介して
アンドゲート104〜110に入力される。その結果アンドゲ
ート110の出力のみが論理“1"となる。アンドゲート104
〜110の出力はそれぞれアンドゲート111〜117に入力さ
れる。このため,CPU2〜４の処理終了信号RPY10,20,30が
すべて論理“1"となると，アンドゲート117が論理“1"
となる。即ち,CPU2〜４のすべてが処理終了となると，
オアゲート118からの処理終了信号ENDAが論理“1"とな
り，依頼した処理のすべての処理終了を検出することが
できる。
CPU2〜４の終了状態信号RPYi1及びi2はCPU1の終了報告
選択部1eへ送られる。ここで終了報告選択部1eを第３図
に示す。第３図も参照して,CPU2〜４の終了状態がCPU2
では正常終了,CPU3では注意終了,CPU4では異常終了であ
ったとする。このとき各々の終了状態信号はRPY21,22＝
10,RPY31,32＝11,RPY41,42＝01となる。上述のように,C
PU1はCPU2〜４に対して通信中であるため,CPU2〜４の通
信中信号CPN13〜15がすべて論理“1"となっている。CPU
2からの終了状態信号RPY21,22は,RPY21,21＝10であるか
ら，アンドゲート201及び202を介してオアゲート212及
び213にはそれぞれ論理“1"及び“0"が入力される。CPU
3からの終了状態信号RPY31,32は,RPY31,32＝11であるた
めアンドゲート203及び204を介してオアゲート212及び2
13には，それぞれ“1"及び“1"が入力される。CPU4から
の終了状態信号RPY41,42は,RPY41,42＝01であるため，
アンドゲート205及び206を介して，オアゲート212及び2
13にはそれぞれ論理“0"及び“1"が入力される。その結
果オアゲート212及び213の出力は論理“1"及び“1"とな
る。ところが，アンドゲート207及び208の出力はそれぞ
れ論理“0"であるが,CPU4の終了状態信号RPY31,32＝01
であるから，アンドゲート209の出力は論理“1"とな
り，その結果，オアゲート211の正極性出力が論理“1"
となってしまう。従ってアンドゲート210の入力は論理
“0",“1",一方，オアゲート214の入力は論理“1",“1"
となりアンドゲート210及びオアゲート214の出力はそれ
ぞれ論理“0",“1"となって，終了報告結果信号RPYS15,
16＝0,1となる。
選択部1eへ送られる。ここで終了報告選択部1eを第３図
に示す。第３図も参照して,CPU2〜４の終了状態がCPU2
では正常終了,CPU3では注意終了,CPU4では異常終了であ
ったとする。このとき各々の終了状態信号はRPY21,22＝
10,RPY31,32＝11,RPY41,42＝01となる。上述のように,C
PU1はCPU2〜４に対して通信中であるため,CPU2〜４の通
信中信号CPN13〜15がすべて論理“1"となっている。CPU
2からの終了状態信号RPY21,22は,RPY21,21＝10であるか
ら，アンドゲート201及び202を介してオアゲート212及
び213にはそれぞれ論理“1"及び“0"が入力される。CPU
3からの終了状態信号RPY31,32は,RPY31,32＝11であるた
めアンドゲート203及び204を介してオアゲート212及び2
13には，それぞれ“1"及び“1"が入力される。CPU4から
の終了状態信号RPY41,42は,RPY41,42＝01であるため，
アンドゲート205及び206を介して，オアゲート212及び2
13にはそれぞれ論理“0"及び“1"が入力される。その結
果オアゲート212及び213の出力は論理“1"及び“1"とな
る。ところが，アンドゲート207及び208の出力はそれぞ
れ論理“0"であるが,CPU4の終了状態信号RPY31,32＝01
であるから，アンドゲート209の出力は論理“1"とな
り，その結果，オアゲート211の正極性出力が論理“1"
となってしまう。従ってアンドゲート210の入力は論理
“0",“1",一方，オアゲート214の入力は論理“1",“1"
となりアンドゲート210及びオアゲート214の出力はそれ
ぞれ論理“0",“1"となって，終了報告結果信号RPYS15,
16＝0,1となる。
ところで,CPU4の終了状態が正常終了であれば，終了状
態信号RPY41,42＝1,0となり，その結果アンドゲート209
が論理“1"とはならないため，即ちアンドゲート209の
出力は論理“0"であるから，オアゲート211の正極性出
力は論理“0"となる。従ってこのときのオアゲート212
及び213の出力はそれぞれ論理“1"及び“1"となり，終
了報告結果信号RPYS15,16＝1,1となる。
態信号RPY41,42＝1,0となり，その結果アンドゲート209
が論理“1"とはならないため，即ちアンドゲート209の
出力は論理“0"であるから，オアゲート211の正極性出
力は論理“0"となる。従ってこのときのオアゲート212
及び213の出力はそれぞれ論理“1"及び“1"となり，終
了報告結果信号RPYS15,16＝1,1となる。
このようにして終了状態選択部1eでは通信中のCPUの終
了状態信号を01＞11＞10の優先順位で選択し，終了報告
結果信号RPYS15,16に反映させることができる。
了状態信号を01＞11＞10の優先順位で選択し，終了報告
結果信号RPYS15,16に反映させることができる。
次にCPU1からCPU2,3に対して通信要求を出した場合に
は,F/F1a,1bのみが論理“1"にセットされることにな
る。従ってCPU4からの終了報告は処理終了検出部1d,終
了報告選択部1eで無視され,CPU2,3の双方から処理終了
信号が送られたとき処理終了を検出し,CPU2,3の終了状
態信号が先の優先順位で選択されることになる。
は,F/F1a,1bのみが論理“1"にセットされることにな
る。従ってCPU4からの終了報告は処理終了検出部1d,終
了報告選択部1eで無視され,CPU2,3の双方から処理終了
信号が送られたとき処理終了を検出し,CPU2,3の終了状
態信号が先の優先順位で選択されることになる。
CPU1が処理終了信号ENDAと終了報告結果信号RPYS15,16
によって異常終了報告を受けた場合，各CPUで保持する
終了状態履歴レジスタ（図示せず）をそれぞれ読み出す
ことによりその終了状態に応じて処理が進められる。
によって異常終了報告を受けた場合，各CPUで保持する
終了状態履歴レジスタ（図示せず）をそれぞれ読み出す
ことによりその終了状態に応じて処理が進められる。
なお，本実施例ではCPU1からCPU2〜４に対して通信要求
を出す場合について説明したが,CPU1の構成をCPU2〜４
に備えることによってすべてのCPU間の通信要求が可能
となる。また本実施例では,4台のCPUを備える場合につ
いて説明したが，本発明は複数のCPUを有するシステム
全てに適用できることは言うまでもない。
を出す場合について説明したが,CPU1の構成をCPU2〜４
に備えることによってすべてのCPU間の通信要求が可能
となる。また本実施例では,4台のCPUを備える場合につ
いて説明したが，本発明は複数のCPUを有するシステム
全てに適用できることは言うまでもない。
以上説明したように本発明では，同時に複数のCPUに対
して処理要求を依頼することができ，各処理を依頼され
たCPUが正常に終了していれば，繁雑なファームウェア
処理を行なわずに短時間ですべての処理の終了が完了で
きるという効果がある。また，正常終了でない場合で
も，優先度に応じて選択的に終了報告を返すためにファ
ームウェアでの処理が簡潔になるという効果がある。
して処理要求を依頼することができ，各処理を依頼され
たCPUが正常に終了していれば，繁雑なファームウェア
処理を行なわずに短時間ですべての処理の終了が完了で
きるという効果がある。また，正常終了でない場合で
も，優先度に応じて選択的に終了報告を返すためにファ
ームウェアでの処理が簡潔になるという効果がある。
第１図は本発明の一実施例を示すブロック図，第２図は
第１図の処理終了検出部を詳細に示す回路図，第３図は
第１図の終了報告選択部を詳細に示す回路図である。 １〜４……CPU（中央処理装置）,1a〜1c……フリップフ
ロップ（F/F）,1d……処理終了検出部,1e……終了報告
選択部。
第１図の処理終了検出部を詳細に示す回路図，第３図は
第１図の終了報告選択部を詳細に示す回路図である。 １〜４……CPU（中央処理装置）,1a〜1c……フリップフ
ロップ（F/F）,1d……処理終了検出部,1e……終了報告
選択部。
Claims (1)
- 【請求項１】複数の中央処理装置を備え、該複数の中央
処理装置間で処理要求に基づいて処理を行うようにした
処理装置に用いられ、前記中央処理装置の各々は前記処
理要求に基づいた処理の終了を示す処理終了信号を送出
するとともに処理終了状態に応じて複数の処理終了状態
のいずれか一つを表す終了状態信号を送出し、前記中央
処理装置の各々には、前記処理要求を他の中央処理装置
に対して送出した際該他の中央処理装置と通信状態であ
ることを示す通信状態情報を保持する記憶手段と、前記
処理終了信号を受け前記通信状態情報に応じて全ての処
理の終了を検出して処理終了結果信号を送出する終了検
出手段と、前記複数の処理終了状態には予め優先順位が
設定されており前記通信状態情報に応じて前記終了状態
信号を受け前記優先順位に基づいて前記終了状態信号の
内一つを選択して終了報告結果信号として送出する選択
手段とが備えられ、処理を依頼する中央処理装置は複数
の中央処理装置に対して同時に前記処理要求を送出し、
前記処理要求を受けた中央処理装置からは非同期に前記
処理終了信号及び前記終了状態信号が送出され、前記処
理を依頼する中央処理装置は前記処理終了結果信号及び
前記終了報告結果信号によって前記処理要求に応じた終
了報告を得るようにしたことを特徴とする中央処理装置
間通信処理方式。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62017391A JPH0738183B2 (ja) | 1987-01-29 | 1987-01-29 | 中央処理装置間通信処理方式 |
| US07/150,276 US4961132A (en) | 1987-01-29 | 1988-01-29 | System for processing communications among central processing units |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62017391A JPH0738183B2 (ja) | 1987-01-29 | 1987-01-29 | 中央処理装置間通信処理方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63186361A JPS63186361A (ja) | 1988-08-01 |
| JPH0738183B2 true JPH0738183B2 (ja) | 1995-04-26 |
Family
ID=11942697
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62017391A Expired - Lifetime JPH0738183B2 (ja) | 1987-01-29 | 1987-01-29 | 中央処理装置間通信処理方式 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4961132A (ja) |
| JP (1) | JPH0738183B2 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0628322A (ja) * | 1992-07-10 | 1994-02-04 | Canon Inc | 情報処理装置 |
| GB2291571A (en) * | 1994-07-19 | 1996-01-24 | Ibm | Text to speech system; acoustic processor requests linguistic processor output |
| US6108637A (en) | 1996-09-03 | 2000-08-22 | Nielsen Media Research, Inc. | Content display monitor |
| US5796952A (en) * | 1997-03-21 | 1998-08-18 | Dot Com Development, Inc. | Method and apparatus for tracking client interaction with a network resource and creating client profiles and resource database |
| US6643696B2 (en) | 1997-03-21 | 2003-11-04 | Owen Davis | Method and apparatus for tracking client interaction with a network resource and creating client profiles and resource database |
| AUPQ206399A0 (en) | 1999-08-06 | 1999-08-26 | Imr Worldwide Pty Ltd. | Network user measurement system and method |
| ATE522036T1 (de) | 2000-01-12 | 2011-09-15 | Jupiter Media Metrix Inc | System und verfahren zur schätzung der verbreitung digitalem inhalts im world-wide-web |
| US8271778B1 (en) | 2002-07-24 | 2012-09-18 | The Nielsen Company (Us), Llc | System and method for monitoring secure data on a network |
| US20140379421A1 (en) | 2013-06-25 | 2014-12-25 | The Nielsen Company (Us), Llc | Methods and apparatus to characterize households with media meter data |
| US9277265B2 (en) | 2014-02-11 | 2016-03-01 | The Nielsen Company (Us), Llc | Methods and apparatus to calculate video-on-demand and dynamically inserted advertisement viewing probability |
| US10219039B2 (en) | 2015-03-09 | 2019-02-26 | The Nielsen Company (Us), Llc | Methods and apparatus to assign viewers to media meter data |
| US9848224B2 (en) | 2015-08-27 | 2017-12-19 | The Nielsen Company(Us), Llc | Methods and apparatus to estimate demographics of a household |
| US10791355B2 (en) | 2016-12-20 | 2020-09-29 | The Nielsen Company (Us), Llc | Methods and apparatus to determine probabilistic media viewing metrics |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3648253A (en) * | 1969-12-10 | 1972-03-07 | Ibm | Program scheduler for processing systems |
| JPS49109431U (ja) * | 1973-01-12 | 1974-09-19 | ||
| FR2500659B1 (fr) * | 1981-02-25 | 1986-02-28 | Philips Ind Commerciale | Dispositif pour l'allocation dynamique des taches d'un ordinateur multiprocesseur |
| US4503499A (en) * | 1982-09-14 | 1985-03-05 | Eaton Corporation | Controlled work flow system |
| JP2528813B2 (ja) * | 1985-05-10 | 1996-08-28 | 株式会社日立製作所 | 制御装置 |
| US4649473A (en) * | 1985-06-17 | 1987-03-10 | International Business Machines Corporation | Flexible data transmission for message based protocols |
| US4807118A (en) * | 1987-01-14 | 1989-02-21 | Hewlett-Packard Company | Method for handling slot requests over a network |
-
1987
- 1987-01-29 JP JP62017391A patent/JPH0738183B2/ja not_active Expired - Lifetime
-
1988
- 1988-01-29 US US07/150,276 patent/US4961132A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US4961132A (en) | 1990-10-02 |
| JPS63186361A (ja) | 1988-08-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4961140A (en) | Apparatus and method for extending a parallel synchronous data and message bus | |
| US4038644A (en) | Destination selection apparatus for a bus oriented computer system | |
| EP0063334A1 (en) | Data Processing apparatus for a multiprocessor system | |
| US4320452A (en) | Digital bus and control circuitry for data routing and transmission | |
| WO1988008569A1 (en) | Method and apparatus for managing multiple lock indicators in a multiprocessor computer system | |
| JPH0738183B2 (ja) | 中央処理装置間通信処理方式 | |
| JPS60186956A (ja) | デジタルデ−タ処理システムの入／出力部のためのバツフア装置 | |
| US4920485A (en) | Method and apparatus for arbitration and serialization in a multiprocessor system | |
| EP0196331A1 (en) | METHOD AND DEVICE FOR ORDERING MULTIPROCESSOR OPERATIONS IN A MULTIPROCESSOR SYSTEM. | |
| AU7726081A (en) | Improved system for interrupt arbitration | |
| US5471638A (en) | Bus interface state machines with independent access to memory, processor and registers for concurrent processing of different types of requests | |
| US5517625A (en) | System bus control system for multiprocessor system | |
| JPH0337221B2 (ja) | ||
| US4802087A (en) | Multiprocessor level change synchronization apparatus | |
| US5687310A (en) | System for generating error signal to indicate mismatch in commands and preventing processing data associated with the received commands when mismatch command has been determined | |
| JPS6229829B2 (ja) | ||
| JP2906197B2 (ja) | 二重化バス装置 | |
| JPH0562384B2 (ja) | ||
| KR0126583B1 (ko) | 시스템 제어기 모듈에서의 요청기 읽기 제어기(Requester Read Controller In System Controller In System Control Module) | |
| JPS5932810B2 (ja) | 計算機システム | |
| JPH07109599B2 (ja) | 処理システムの情報転送装置 | |
| JPH077344B2 (ja) | 障害プロセッサ判別方法 | |
| JP2580311B2 (ja) | 多重化システムの相互監視処理方式 | |
| JPH0822441A (ja) | 情報処理装置およびその通信エラー検出方法 | |
| JPS6228866A (ja) | 主記憶アクセス方式 |