-
Die Erfindung betrifft ein System zum Steuern von
Kommunikation zwischen einer Computer-Verarbeitungseinheit und mehreren
Peripherieeinrichtungen, wobei die Peripheneeinrichtungen
arrayartig in operativer Verbindung mit mehreren externen
Bussen stehen. Insbesondere betrifft die Erfindung eine für einen
internen Bus vorgesehene Leit-Steuereinrichtung, die Puffer-
Steuersignale erzeugt, um sämtliche möglichen Übertragungen
zwischen den mehreren Bussen und der an dem vorgesehenen
internen Bus angeordneten Computer-Verarbeitungseinheit korrekt
zu leiten.
-
In herkömmlichen Designs sind generell Variationen eines
Zentral-Bus-Arrays für mehrere externe Busse verwendet worden.
Eine derartige Zentral-Bus-Konfiguration macht es
erforderlich, daß sämtliche Übertragungen einen zentralen Bus kreuzen,
wobei Transceiver betriebsmäßig mit dem zentralen Bus
verbunden sind, um über den zentralen Bus eine betriebsmäßige
Verbindung anderer Busses mit der Computer-Verarbeitungseinheit
zu ermöglichen.
-
Dieses Zentral-Bus-Design leidet unter beträchtlichen
Nachteilen. Der schwerste Nachteil besteht darin, daß ein
derartiges Zentral-Bus-Design für eine Einzel-Chip-Integration eines
Computer-Verarbeitungssystems nicht geeignet ist.
-
Zudem erfordert ein Zentral-Bus-Design für sämtliche Busse
eine größere Länge an Leiterbahnen auf den Schaltungplatten,
da für sämtliche Busse zusätzliche Bus-Leitungen zu dem
zentralen Bus geführt werden müssen. Derartige zusätzliche Bus-
Leitungen beanspruchen nicht nur Raum auf den Schaltungplatten
("Bodenfläche" im Industriejargon) und beeinträchtigen somit
die Miniaturisierung eines Computer-Verarbeitungssystems,
sondern verursachen auch eine größere Anfälligkeit für
Störsignale und eine größere Tendenz zur Erzeugung elektromagnetischer
Signale.
-
Zudem wird durch die Verwendung eines Zentral-Bus-Designs
inhärent in jedem Bus des Bus-Array die durch den zentralen
Bus gegebene Kapazität erzeugt. Diese relativ große Kapazität
hat den nachteiligen Effekt, daß die Signalausbreitung über
das gesamte Bus-Array verlangsamt wird, wodurch ein
Hochgeschwindigkeitsbetrieb jeglicher mit dem Bus-Array verbundener
Peripherieeinrichtung oder anderen Einrichtung beeinträchtigt
wird.
-
In der vorliegenden Beschreibung wird ein System zum Steuern
von Kommunikation zwischen einer Computer-Verarbeitungseinheit
und mehreren Peripherieeinrichtungen beschrieben, welche
arrayartig in operativer Verbindung mit mehreren externen Bussen
stehen. Das System ist versehen mit einer Bussteuerschaltung
zum Durchführen des operativen Leitens von Adressinformation
für eine jeweilige Peripherieeinrichtung von der Computer-
Verarbeitungseinheit zu dem betreffenden externen Bus, wobei
die jeweilige Peripherieeinrichtung in operativer Verbindung
mit dem betreffenden externen Bus steht. Die
Bussteuereinrichtung führt das operative Leiten von Dateninformation aus der
jeweiligen Peripherieeinrichtung zu einer weiteren der
mehreren Peripherieeinrichtungen oder zu der
Computer-Verarbeitungseinheit entsprechend der Adressinformation durch. Das
System ist ferner versehen mit mehreren Puffereinrichtungen
zum Herstellen eines operativen Interface zwischen dem System
und jedem der mehreren externen Busse, und mit einem internen
Bus zum Erleichtern von Kommunikation zwischen den mehreren
Puffereinrichtungen, der Bussteuereinrichtung und der
Computer-Verarbeitungseinheit. Die Bussteuereinrichtung aktiviert
operative Zwischenverbindungen über die mehreren Puffer und
die Computer-Verarbeitungseinheit zu dem internen Bus, und die
Bussteuereinrichtung enthält eine
Informationsspeichereinrichtung zum Halten gespeicherter Leitinformation, die sämtliche
operativen Zwischenverbindungen repräsentiert, welche operativ
auftreten können, wobei die Bussteuereinrichtung die genannte
Aktivierung entsprechend der gespeicherten Leitinformation
veranlaßt.
-
Durch das System wird der Platzbedarf auf der
Schaltungsplatte, der bei der Datenbus-Verbindung zwischen den
Peripherieeinrichtungen und der Computer-Verarbeitungseinheit besteht,
reduziert.
-
Das System weist im Vergleich zu herkömmlichen Systemen eine
geringere Anfälligkeit für elektromagnetische Störsignale und
eine geringere Tendenz zur Erzeugung elektromagnetischer
Signale auf.
-
Das System ist gegenüber herkömmlichen Einrichtungen für
Operationen mit höherer Geschwindigkeit geeignet und ermöglicht
eine leichtere gegenseitige Trennung von Datenbussen, so daß
eine separate Behandlung von Einrichtungen mit höherer
Geschwindigkeit und Einrichtungen mit niedrigerer
Geschwindigkeit ermöglicht wird.
-
Das System ermöglicht eine On-board-Speicherung von
Leitinformation, die sämtliche mittels der Vorrichtung
durchführbaren operativen Zwischenverbindungen repräsentiert.
-
Weitere Merkmale sind aus der folgenden Beschreibung im
Zusammenhang mit den zugehörigen Zeichnungen ersichtlich, die
lediglich im Sinne eines Beispiels aufzufassen sind.
-
Fig. 1 zeigt eine auf System-Ebene angesetzte schematische
Darstellung eines Computer-Verarbeitungssystems, bei
dem die Erfindung verwendet wird.
-
Fig. 2 zeigt eine schematische Darstellung eines typischen
herkömmlichen Datenbus-Array mit Zentral-Bus.
-
Fig. 3 zeigt eine schematische Darstellung einer
Ausführungsform der Erfindung.
-
In Fig. 1 ist ein System 10 gezeigt, das auf einem einzigen
Substrat 12 angeordnet ist. Das System 10 weist eine Computer-
Verarbeitungseinheit 14, eine Verbindung 16 für einen (nicht
gezeigten) S-Bus und Unterstützungs-Peripherieeinrichtungen 18
auf, die eine S-Bus-Interface-Schaltung 20 und eine
Bus-Master-Unterstützungsschaltung 22 aufweisen. Die
S-Bus-Unterstützungs-Peripherieeinrichtungen 18 sind vorzugsweise derart
konfiguriert, daß sie eine direkte Verbindung eines S-Busses
mit dem System 10 ermöglichen, ohne daß für eine effektive
operative Verbindung zusätzliche Peripherieeinrichtungen
erforderlich sind.
-
In ähnlicher Weise ist eine Verbindung 24 für einen (nicht
gezeigten) M-Bus mit
M-Bus-Unterstützungs-Peripherieeinrichtungen 26 verbunden, die eine Steuereinheit 28 für einen
dynamischen Direktzugriffsspeicher (DRAM) und eine Steuereinheit
30 für einen Schatten-Direktzugriffsspeicher (RAM) enthalten.
Vorzugsweise sind die
M-Bus-Unterstützungs-Peripherieeinrichtungen 26 derart konfiguriert, daß sie eine direkte Verbindung
des M-Busses mit M-Bus-Verbindung 24 ermöglichen, ohne daß für
eine effektive operative Verbindung zusätzliche
Unterstützungs-Peripherieeinrichtungen erforderlich sind.
-
Ferner weist das System 10 eine Verbindung 32 mit einem (nicht
gezeigten) X-Bus auf. Die X-Bus-Verbindung 32 ist mit X-Bus-
Unterstützungs-Peripherieeinrichtungen 34 verbunden, die ein
X-Bus-Interface 36 enthalten. Die
X-Bus-Unterstützungs-Peripherieeinrichtungen 34 derart konfiguriert, daß sie eine
direkte Verbindung des X-Busses mit X-Bus-Verbindung 32
ermöglichen, ohne daß für eine effektive operative Verbindung
zusätzliche Unterstützungs-Peripherieeinrichtungen erforderlich
sind.
-
In der Umgebung, in der die bevorzugte Ausführungsform der
Erfindung erwartungsgemäß verwendet wird, d.h. in einem
Rechensystem mit AT-Konfiguration, ist der S-Bus zur Verwendung
als System-Expansions-Bus vorgesehen, mit dem gemäß
industriellen Standards ausgebildete Signalgeneratoren,
Zeitsteuerungseinrichtungen und andere Expansions-Karten und
-Untersysteme verbunden werden können. Bei einer derartigen
bevorzugten AT-System-Konfiguration wird der M-Bus zur
Kommunikation zwecks Steuerung von DRAM-Interfaces verwendet, während
der X-Bus als ein Expansions-Bus zur Erstellung von
Verbindungen mit Einrichtungen wie etwa Nurlesespeichern (ROMs),
Tastatur-Steuereinrichtungen, numerischen Coprozessoren und dgl.
verwendet wird.
-
Das System 10 weist ferner mehrere
Kern-Peripherieeinrichtungen 38 auf, zu denen z.B. eine
Direktspeicherzugriffs(DMA)Einheit 40, eine Interrupt-Einheit 42, eine
Zähler-/Zeitsteuerungseinrichtung 44, und eine Echtzeit-Takt- und statische
RAM-Einrichtung 46 gehören. Die verschiedenen
Kern-Peripherieeinrichtungen 38 sind betriebsmäßig mit Eingangs-Ausgangs-
Stiften verbunden, damit sie ihre vorgesehene Funktion
erfüllen. Somit ist die DMA-Einheit 48 betriebsmäßig mit Eingangs-
Ausgangs-Stiften 48 verbunden, um Datenanforderungssignale
(DREQ) zu empfangen und Datenbestätigungssignale (DACK)
auszugeben; die Interrupt-Einheit 42 ist betriebsmäßig mit
Eingangs-Ausgangs-Stiften 50 verbunden, um Interrupt-Signale
(Ints) zu empfangen; die Zähler-/Zeitsteuerungseinrichtung 44
ist betriebsmäßig mit Eingangs-Ausgangs-Stiften 52 verbunden,
um eine betriebsmäßige Verbindung mit einem
System-Lautsprecher (Spkr) zu erstellen; und die Echtzeit-Takt- und statische
RAM-Einrichtung 46 ist betriebsmäßig mit Eingangs-Ausgangs-
Stiften 54 verbunden, um Energie von einer Energiequelle, etwa
VBatt, zu erhalten.
-
Während die ROMs und die Tastatur-Steuereinrichtungen über die
X-Bus-Verbindung 32 mit dem System verbindbar sind, schafft
die in Fig. 1 gezeigte bevorzugte Ausführungsform des Systems
10 ferner - über Eingangs-Ausgangs-Stifte 58 - eine direkte
ROM-Verbindung mit einem ROM-Interface 56. Zudem ist ein
Tastatur-Interface 60 vorgesehen, das zum Zugriff auf das System
10 über Eingangs-Ausgangs-Stifte 62 dient.
-
Die auf System-Ebene angesetzte Darstellung gemäß Fig. 1 zeigt
ferner zusätzliche Unterstützungs-Peripherieeinrichtungen 64,
die ein Coprozessor-Interface 66, eine Rücksetzschaltung 68,
eine Energiesteuerschaltung 70, und eine Taktmultiplexer- und
-Dividiereinheit 72 aufweisen. Zum Zugriff auf die
zusätzlichen Unterstützungs-Peripherieeinrichtungen 64 sind Eingangs-
Ausgangs-Stifte derart vorgesehen, daß das
Coprozessor-Interface 66 mit den Eingangs-Ausgangs-Stiften 74 verbunden ist,
die Rücksetzschaltung 68 mit den Eingangs-Ausgangs-Stiften 76
verbunden ist, und die Taktmultiplexer- und -Dividiereinheit
72 mit mehreren Eingangs-Ausgangs-Stiften 78 verbunden ist.
-
Ein interner Bus 80 dient zur Durchführung der Kommunikation
zwischen den verschiedenen Komponenten des Systems 10,
einschließlich den Unterstützungs-Peripherieeinrichtungen 18, den
M-Bus-Unterstützungs-Peripherieeinrichtungen 26, den X-Bus-
Unterstützungs-Peripherieeinrichtungen 34, den
Kern-Peripherieeinrichtungen 38 und der Computer-Verarbeitungseinheit 14.
Die Computer-Verarbeitungseinheit (CPU) 14 ist über eine
Speicher-Verwaltungseinheit (MMU) 82 und deren zugehörigen
Adress-Haltespeicher
84 und den Datenpuffer 86 mit dem internen Bus
80 verbunden.
-
Die Computer-Verarbeitungseinheit 14 reagiert auf eine CPU-
Steuereinrichtung 88, die in enger Kommunikationsbeziehung mit
einer Bussteuereinrichtung 90 steht. Die Bussteuereinrichtung
90 ist betriebsmäßig mit dem internen Bus 80 verbunden und
enthält einen Refresh-Generator 92, der auf eine
Zähler-/Zeitsteuereinrichtung 44 reagiert, um bestimmte Komponenten des
Systems 10, z.B. dynamische RAMs (DRAMs) bis zu der
DRAM-Steuereinheit 28, periodisch aufzufrischen.
-
Zwischen dem internen Bus 80 und der Bussteuerschaltung 90
sind interne Unterstützungs-Peripherieeinrichtungen 94
angeordnet, zu denen ein Steuer-Port 96 für ein nichtmaskierbares
Interrupt (NMI), eine Eingangs-Ausgangs-Dekodierschaltung 98
und konfigurierbare Register 100 gehören.
-
Somit bietet das System 10 geeignete Busaufnahmeeinrichtungen,
etwa die S-Bus-Unterstützungs-Peripherieeinrichtungen 18, die
M-Bus-Unterstützungs-Peripherieeinrichtungen 26, die X-Bus-
Unterstützungs-Peripherieeinrichtungen 34 und das
ROM-Interface 56 sowie das Tastatur-Interface 60, um über Datenbusse
eine direkte Verbindung der Peripherieeinrichtungen mit dem
System 10 zu unterstützen, ohne daß zusätzliche
Unterstützungs-Peripherieeinrichtungen erforderlich sind. Eine
effektive und effiziente interne Kommunikation innerhalb des Systems
10 wird durch den internen Bus 80 ermöglicht, wobei der
Zugriff auf diesen Bus durch die Bussteuerschaltung 90 derart
gesteuert wird, daß die Computer-Verarbeitungseinheit 14 über
den internen Bus 80 Information an jeden der mehreren
unterstützenden internen Busse ausgeben oder von diesen empfangen
kann. Ferner kann unter Steuerung durch die Bussteuerschaltung
90 gemäß den Instruktionen der Programmsteuerungs-Computer-
Verarbeitungseinheit 14 Information unter den verschiedenen
externen Bussen ausgetauscht werden, was über den internen Bus
80 erfolgt.
-
In seiner bevorzugten Ausführungsform ist das System 10 als
integrierte Digitalschaltung auf einem einzelnen Substrat 12
angeordnet und bietet somit die Vorteile einer höheren
Betriebsgschwindigkeit, eines niedrigeren Energieverbrauchs und
einer reduzierten Platzbedarfs auf der "Bodenfläche" in
physikalischer Hinsicht.
-
Zur Erleichterung des Verständnisses der Erfindung sind in den
verschiedenen Figuren gleiche Elemente durch gleiche
Bezugszeichen gekennzeichnet.
-
Fig. 2 zeigt eine schematische Darstellung eines typischen
herkömmlichen Datenbus-Array mit Zentral-Bus. In Fig. 2 ist
ein Computer-Verarbeitungssystem 110 gezeigt, das - zur
Erläuterung der Erfindung - eine Computer-Verarbeitungseinheit 112
und eine Puffer-/Transceiver-Schaltung 114 aufweist. Die
Computer-Verarbeitungseinheit 112 ist durch einen Lokal-Bus 116
mit der Puffer-/Transceiver-Schaltung 114 verbunden.
-
Ein S-Bus 118 ist betriebsmäßig mit der Puffer-/Transceiver-
Schaltung 114 verbunden und weist mehrere System-Expansions-
Slots 120 auf. Mit dem M-Bus 122 ist ein S-Bus 118
betriebsmäßig verbunden, der mehrere Speichereinheiten 124 aufweist,
etwa dynamische Direktzugriffsspeicher (DRAMs) und löschbare
programmierbare Nurlesespeicher (EPROMs). Der M-Bus 122 ist
über Puffer 126 betriebsmäßig mit dem S-Bus 118 verbunden.
Ferner ist ein X-Bus 128 über Puffer 130 betriebsmäßig mit dem
S-Bus 118 verbunden. Der X-Bus 128 nimmt mehrere
Peripherieeinrichtungen 132 auf.
-
Typischerweise hat bei einer AT-Typ-Computerarchitektur und
ähnlichen Architekturen der S-Bus eine große
Schaltungsplatten-Leiterbahnlänge, die eine hohe Kapazität aufweist und ein
beträchtliches Ausmaß an "Bodenfläche" (d.h.
Schaltungsplatten-Areal) einnimmt. Die lange Erstreckung eng
beieinderliegender paralleler Bus-Leitungen bildet ein Leiter-Array, das
anfällig für die Aufnahme elektromagnetischer Störungen ist
und dazu tendiert, elektromagnetische Signale zu erzeugen. Die
Signifikanz der hohen Kapazität der beträchtlichen
Schaltungsplatten-Leiterbahnlänge des S-Busses ist derart beschaffen,
daß die erhöhte Kapazität in Verbindung mit dem
Eigenwiderstand in den Bus-Leitungen inhärent eine RC-Schaltung bildet,
wodurch die Signalausbereitung verlangsamt wird. Durch
betriebsmäßige Verbindung des M-Busses 122 und des X-Busses 128
mit dem S-Bus 118 wird die Schaltungsplatten-Leiterbahnlänge
des S-Busses 118 elektrisch mit den
Schaltungsplatten-Leiterbahnlängen des M-Busses 122 und des X-Busses 128 verbunden,
wodurch der Störsignal-Empfang und die Tendenz zur Erzeugung
elektromagnetischer Signale des M-Busses 122 und des X-Busses
128 verschärft werden.
-
Fig. 3 zeigt eine schematische Darstellung der bevorzugten
Ausführungsform der Erfindung. In Fig. 3 ist ein System 10
gezeigt, das in den relevanten Teilen die bevorzugte
Ausführungsform der Erfindung veranschaulicht und vom Typ her
entsprechend Fig. 1 ausgelegt ist. Somit ist eine
Computer-Verarbeitungseinheit 14 über einen Lokal-Bus 116 mit einer
Puffer-/Transceiver-Schaltung 87 verbunden. Ein interner Bus 80
ist betriebsmäßig mit der Puffer-/Transceiver-Schaltung 87
sowie mit den Puffern 21,29,37 verbunden. Der Puffer 21 ist
mit dem S-Bus-Interface 20 gemäß Fig. 1 verbunden, der Puffer
29 ist mit der DRAM-Steuereinheit 28 gemäß Fig. 1 verbunden,
und der Puffer 37 ist mit der X-Bus-Interface-Schaltung 36
gemäß Fig. 1 verbunden. Ferner sind interne
Peripherieeinrichtungen 140 betriebsmäßig mit dem internen Bus 80 verbunden.
-
Die Bussteuereinrichtung 90 ist betriebsmäßig mit dem internen
Bus 80 verbunden. Bei der in Fig. 3 gezeigten bevorzugten
Ausführungsform ist der S-Bus 118 über die Puffer-Schaltung 21
betriebsmäßig mit dem internen Bus 80 verbunden, der M-Bus 122
ist über die Puffer-Schaltung 29 betriebsmäßig mit dem
internen Bus 80 verbunden, und der X-Bus 128 ist über die Puffer-
Schaltung 37 betriebsmäßig mit dem internen Bus 80 verbunden.
Somit sind sämtliche betreffenden Busse 118,122,128
voneinander isoliert, so daß keiner der Busse 118,122,128 zu der
Kapazität der anderen Busse beiträgt und somit keiner der
Busse 118,122,128 zu einer Verlangsamung der
Datenausbreitungsgeschwindigkeit der anderen Busse beiträgt. Auf diese
Weise können die Hochgeschwindigkeitseigenschaften bestimmter
Peripherieeinrichtungen 132 und bestimmter Speichereinheiten
124 mit ihrem größtmöglichen Potential realisiert werden, ohne
daß aufgrund der Kapazität des S-Busses 118 inhärente
Geschwindigkeitsbeschränkungen auftreten.
-
Eine interne Speichereinheit 91 ist mit der
Bussteuereinrichtung 90 verbunden. Bei der bevorzugten Ausführungsform der
Erfindung werden sämtliche möglichen Leit-Kombinationen für
operative gegenseitige Verbindungen, die für erwartungsgemäß
mit dem System 10 durchzuführende Funktionen erforderlich sein
können, vorbestimmt und in der Informationsspeichereinheit 91
gespeichert. Auf diese Weise kann eine direkte Zuleitung der
Datenbusse 118,122,128 zu ihren betreffenden Puffern 21,29,37
und somit zu dem internen Bus 80 erfolgen, wobei das Zuleiten
mittels Steuerung durch die Bussteuereinrichtung 90
durchgeführt wird. Die Bussteuereinrichtung 90 steuert diese
Zuleitung entsprechend der in der Informationsspeichereinheit 91
gespeicherten vorbestimmten Leitinformation.