JP3949429B2 - Ｉｉｃバス制御システム - Google Patents
Ｉｉｃバス制御システム Download PDFInfo
- Publication number
- JP3949429B2 JP3949429B2 JP2001339062A JP2001339062A JP3949429B2 JP 3949429 B2 JP3949429 B2 JP 3949429B2 JP 2001339062 A JP2001339062 A JP 2001339062A JP 2001339062 A JP2001339062 A JP 2001339062A JP 3949429 B2 JP3949429 B2 JP 3949429B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- output
- gate
- input
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Information Transfer Systems (AREA)
- Small-Scale Networks (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明はＩＩＣ（Inter Integrated Circuit）バス制御システムに係り、特に、１つのシリアルバスライン上にスレーブアドレスが同一である２系統に分離されたデバイスが接続されたシリアルバスシステムに関するものである。
【０００２】
【従来の技術】
従来、オーディオ装置やコンピュータ装置等のシステム内で、１つのシリアルバスライン上に複数のデバイスを接続して制御する際、ＩＩＣバスシステムがよく用いられている。このＩＩＣバスシステムは、シリアルクロックライン（以後、クロックラインと記す）とシリアルデータライン（以後、データラインと記す）の２ラインからなるものである。
【０００３】
最近のオーディオ装置やコンピュータ装置等は、高機能化に伴い、各種のＩＣおよびこれらを制御するマイクロコントローラ等のデバイスにより構成されている。これらのデバイスがＩＩＣバスライン上に接続され、各々クロックラインとデータラインの２ラインから送信されるデジタル信号を認識して制御されている。
【０００４】
これらの送信されるデジタル信号は、図８に示すようなフォーマットを有している。
【０００５】
クロックＳＣＬを伝送するクロックラインがハイレベルである期間に、データＳＤＡを伝送するデータラインがハイレベルからローレベルに変化したときが、スタートコンディションであり、スタートコンディション発生後に、データラインはデータ転送先のデバイスを特定するアドレスまたはデータを、データＳＤＡとして送信する。データＳＤＡにおけるスタートコンディション後の最初の１バイトのうちの７ビット（クロックＳＣＬの１〜７番目のクロックパルスに対応）はスレーブアドレスを指定しており、残りの１ビット（クロックＳＣＬの８番目のクロックパルスに対応）がライトまたはリード（Ｗ／Ｒ）を指定している。
【０００６】
その後、データがバイト数に関係なく送信されるが、クロックＳＣＬの９番目のクロックパルスが発生する間にデータラインをプルダウンし、それぞれのデータを転送先のデバイスが受信したことを確認応答するためのアクノリッジ（ＡＣＫ）期間としている。
【０００７】
そして、クロックラインがハイレベルである期間に、データラインがローレベルからハイレベルに変化したときが、ストップコンディションであり、情報送信が終了され、バスを解放する。
【０００８】
一方、上記各デバイスには、スレーブアドレスがそれぞれ割り当てられており、マスターとなるデジタル信号送受信装置（以後、マスタースレーブと記す）から送信されるデータを読み取り、各デバイスがそれぞれデバイス自身に割り当てられたスレーブアドレスと照合し、デバイス自身へのアクセスかどうかを判断し、そうである場合にはその後のデータを取り込んでいる。
【０００９】
しかしながら、各デバイスに割り当てられたスレーブアドレスは数量に制限があり、同一のスレーブアドレスを持つデバイスがＩＩＣバスライン上に接続されている場合が考えられる。このような場合、接続されたデバイスのうちの１つを制御しようとしても、スレーブアドレスが同一であるデバイス全てが応答してしまい、正常動作しない。このために、同一のスレーブアドレスを持ったデバイスをＩＩＣバスライン上に配置することができない。
【００１０】
これに対する対策として、例えば、特開平８−８４１５４号には、スレーブアドレスが同一のデバイスの重複動作を回避するために、スレーブアドレスが同一のデバイスがそれぞれ接続された複数本のＩＩＣバスラインとＩＩＣマスターインタフェース（マスタースレーブ）との間に、スイッチおよびスイッチ制御装置を設け、このスイッチの切り換えを制御して有効なＩＩＣバスラインを切り換えることによって、同一のスレーブアドレスをもつデバイスを制御する方法が示されている。
【００１１】
【発明が解決しようとする課題】
しかしながら、上記公報の構成では、各デバイスにデータを送受信する機能以外に、複数本のＩＩＣバスラインにどのデバイスが接続されているのかを記憶するメモリー機能およびスイッチ制御回路の制御機能が必要となる。また、スイッチを使用しているので、動作の遅延およびコストアップの問題が生じる。
【００１２】
本発明は、上記の問題点を解決するためになされたもので、その目的は、１つのＩＩＣバスライン上にスレーブアドレスが同一であるデバイスが接続された場合においても、アクセス不具合が発生することなく、各デバイスを正常に制御できるＩＩＣバス制御システムを提供することにある。
【００１３】
【課題を解決するための手段】
本発明に係るＩＩＣバス制御システムは、上記の課題を解決するために、２系統に分離されたデバイスのそれぞれに、同一のデータライン及び同一のクロックラインを介して、データ信号及びクロック信号を選択的に与えるＩＩＣバス制御システムにおいて、各系統のデバイスに、クロック信号と、クロック信号とは異なる非クロック信号とを出力する状態を、ハイレベルまたはローレベルの制御信号入力に応じて切り換えるクロック出力切換回路を、クロックラインと各デバイスのクロック信号入力部との間に備えたことを特徴としている。
【００１４】
上記の構成により、クロック出力切換回路は、各系統のデバイスに、クロック信号と、クロック信号とは異なる非クロック信号とを、制御信号入力に応じて切り換えて出力している。
【００１５】
よって、ＩＩＣバスライン上にスレーブアドレスが同一であるデバイスが、異なる２系統に分離されて接続されている場合、一方の系統には、クロック信号とは異なる非クロック信号が出力されるので、クロック信号と非クロック信号では、データ信号に含まれるスレーブアドレスに対する信号波形の対応関係が異なる。クロック信号を入力した一方の系統のデバイスがスレーブアドレスを正しく認識できるのだから、非クロック信号を入力した他方の系統のデバイスは、スレーブアドレスを認識することができず、動作しない。これにより、アクセス不具合が発生することなく、各デバイスを正常に制御できる。
【００１６】
本発明に係るＩＩＣバス制御システムは、上記の課題を解決するために、上記の構成に加えて、上記制御信号を、各系統のデバイスの出力ポートのレベルに基づいて生成する制御信号生成回路を備えたことを特徴としている。
【００１７】
上記の構成により、さらに、各系統のデバイスの出力ポートのレベルに基づき制御信号を生成している。
【００１８】
よって、外部から制御信号を入力せずに、デバイスの出力により制御信号を生成しているので、外部からの制御が必要ない。
【００１９】
本発明に係るＩＩＣバス制御システムは、上記の課題を解決するために、上記の構成に加えて、前記制御信号を伝送するラインと前記クロックラインとが、ＥＸ−ＯＲゲートの入力に接続され、前記ＥＸ−ＯＲゲートの出力を２系統に分離した後、どちらか一方の出力にインバータを介し、前記クロック信号入力部に接続されて、前記クロック出力切換回路が構成されていることを特徴としている。
【００２０】
上記の構成により、さらに、クロック出力切換回路を簡単な論理ゲートであるＥＸ−ＯＲゲート（排他的論理和ゲート）を用いて構成しているので、簡易にクロック出力切換回路を構成することができる。
【００２１】
本発明に係るＩＩＣバス制御システムは、上記の課題を解決するために、上記の構成に加えて、前記制御信号を伝送するラインと前記クロックラインとが、ＥＸ−ＮＯＲゲートの入力に接続され、前記ＥＸ−ＮＯＲゲートの出力を２系統に分離した後、どちらか一方の出力にインバータを介し、前記クロック信号入力部に接続されて、前記クロック出力切換回路が構成されていることを特徴としている。
【００２２】
上記の構成により、さらに、クロック出力切換回路を簡単な論理ゲートであるＥＸ−ＮＯＲゲート（排他的否定論理和ゲート）を用いて構成しているので、簡易にクロック出力切換回路を構成することができる。
【００２３】
本発明に係るＩＩＣバス制御システムは、上記の課題を解決するために、上記の構成に加えて、前記制御信号生成回路にて生成される前記制御信号をモニターすることを特徴としている。
【００２４】
上記の構成により、さらに、制御信号をモニターしているので、その情報をあらかじめ読み取ることにより、どのデバイスが制御可能か判別できる。このため、デバイスの出力ポートの設定を変更するためのデータ送信が不要となるので、さらに効率良く制御することが可能となる。
【００２５】
本発明に係るＩＩＣバス制御システムは、上記の課題を解決するために、上記の構成に加えて、前記制御信号を伝送するラインと前記クロックラインとをそれぞれ２系統に分離した後、それぞれ１本ずつのラインをＡＮＤゲートに入力し、どちらか一方の前記制御信号を伝送するラインと前記ＡＮＤゲートとの間にインバータを介して、前記クロック出力切換回路が構成されていることを特徴としている。
【００２６】
上記の構成により、さらに、クロック出力切換回路を簡単な論理ゲートであるＡＮＤゲートを用いて構成している。これによって、簡易にクロック出力切換回路を構成することができる。また、ＡＮＤゲートの出力がクロック出力切換回路の出力となって、各デバイスのクロック信号入力部に入力され、ＡＮＤゲートの出力は制御信号入力がローレベルのときには０になるから、制御されない系統のデバイスには、信号が全く入力されないので、バスノイズを軽減できる。
【００２７】
本発明に係るＩＩＣバス制御システムは、上記の課題を解決するために、上記の構成に加えて、前記制御信号を伝送するラインと前記クロックラインとをそれぞれ２系統に分離した後、それぞれ１本ずつのラインをＯＲゲートに入力し、どちらか一方の前記制御信号を伝送するラインと前記ＯＲゲートとの間にインバータを介して、前記クロック出力切換回路が構成されていることを特徴としている。
【００２８】
上記の構成により、さらに、クロック出力切換回路を簡単な論理ゲートであるＯＲゲートを用いて構成している。これによって、簡易にクロック出力切換回路を構成することができる。また、ＯＲゲートの出力がクロック出力切換回路の出力となって、各デバイスのクロック信号入力部に入力され、ＯＲゲートの出力は制御信号入力がローレベルのときには１になるから、制御されない系統のデバイスには、クロック信号が入力されないので、バスノイズを軽減できる。
【００２９】
本発明に係るＩＩＣバス制御システムは、上記の課題を解決するために、上記の構成に加えて、上記制御信号生成回路において、前記各系統のデバイスの出力ポートからの出力が入力するＥＸ−ＯＲゲートにより上記制御信号が生成されることを特徴としている。
【００３０】
上記の構成により、さらに、制御信号生成回路を簡単な論理ゲートであるＥＸ−ＯＲゲートを用いて構成しているので、簡易に制御信号生成回路を構成することができる。
【００３１】
本発明に係るＩＩＣバス制御システムは、上記の課題を解決するために、上記の構成に加えて、上記制御信号生成回路において、前記各系統のデバイスの出力ポートからの出力が入力するＥＸ−ＮＯＲゲートにより上記制御信号が生成されることを特徴としている。
【００３２】
上記の構成により、さらに、制御信号生成回路を簡単な論理ゲートであるＥＸ−ＮＯＲゲートを用いて構成しているので、簡易に制御信号生成回路を構成することができる。
【００３３】
【発明の実施の形態】
〔実施の形態１〕
本発明の実施の一形態について、図１に基づいて説明すれば、以下のとおりである。
【００３４】
なお、本明細書に付随する図面には、本発明の特徴であるデジタル入力ポート、シリアルクロックライン、シリアルデータラインおよび各種ゲート等との構成を明確に示すために、各バスラインのプルアップ抵抗等、周知の回路構成は省略されている。
【００３５】
また、説明をわかりやすくするために、２系統に分離され、同じスレーブアドレスを有するデバイスＡ、Ｂがそれぞれの系統に一つずつ、すなわち計２つのデバイスＡ、Ｂが、ＩＩＣバスラインに接続されている場合を例に挙げて説明する。
【００３６】
上記ＩＩＣバス制御システムは、図１に示すように、マスターとなるデジタル信号送受信装置（以後、マスタースレーブと記す）２０により、マスタースレーブ２０のデジタル入出力ポート（以後、入出力ポートと記す）１、シリアルクロックライン（以後、クロックラインと記す）２およびシリアルデータライン（以後データラインと記す）３を制御することにより、デバイスＡ、Ｂにデータの送受信を行っている。
【００３７】
上記ＩＩＣバス制御システムのクロック出力切換回路２１は、以下のように構成されている。
【００３８】
入出力ポート１は、クロックライン２とともに、ＥＸ−ＯＲゲート４の入力に接続されている。ＥＸ−ＯＲゲート４の出力は、２系統に分離されて、デバイスＡのクロック入力部ＳＣＬ Ａにはそのまま、デバイスＢのクロック入力部ＳＣＬ Ｂにはインバータ５を介して接続されている。また、データライン３は、２系統に分離されて、そのままデバイスＡのデータ入力部ＳＤＡ Ａ、およびデバイスＢのデータ入力部ＳＤＡ Ｂに接続されている。
【００３９】
また、入出力ポート１の出力は、ハイレベルおよびローレベルの制御信号として、“０”および“１”の値を取り、その電圧レベルはクロックライン２およびデータライン３と同様に設定されている。
【００４０】
次に、このＩＩＣバス制御システムの制御動作について説明する。
【００４１】
例えば、入出力ポート１の出力を“０”に設定した場合、クロックライン２のデジタル信号（クロック信号）はＥＸ−ＯＲゲート４よりそのまま出力される。ＥＸ−ＯＲゲート４の出力はデバイスＡにはそのまま接続されているため、マスタースレーブ２０よりデータライン３を介して送信されたスレーブアドレスをデバイスＡが認識し、デバイスＡがその後に送信されるデータを取り込むように動作する。このとき、ＥＸ−ＯＲゲート４の出力は、デバイスＢにはインバータ５を介して接続されているために、クロックライン２を介して送信されたデジタル信号が反転し、データライン３を介して送信されたスレーブアドレスと信号波形の対応関係が全く異なるため、デバイスＢはスレーブアドレスを認識できず動作しない。
【００４２】
逆に、入出力ポート１の出力を“１”に設定した場合、ＥＸ−ＯＲゲート４の出力はクロックライン２のデジタル信号が反転したものとなり、デバイスＡはスレーブアドレスを認識できず動作しない。このとき、ＥＸ−ＯＲゲート４の出力は、デバイスＢにインバータ５を介して接続しているので、マスタースレーブから送信されたクロックライン２のデジタル信号に復元されるため、デバイスＢはマスタースレーブを認識し、データを取り込むように動作する。
【００４３】
また、データライン３は各デバイスＡ、Ｂにそのまま接続されているため、各デバイスＡ、Ｂがデータを正しく受信したことを示すＡＣＫ信号がＡＣＫ期間（図８参照）に、各デバイスＡ、Ｂからマスタースレーブ２０に送信される。これにより、マスタースレーブ２０は、ＩＩＣバスラインの制御が完了したことを確認することができる。
【００４４】
このように、クロックライン２と各系統のデバイスＡ、Ｂのクロック入力部ＳＣＬ Ａ、ＳＣＬ Ｂとの間に、クロック出力切換回路２１を設け、入出力ポート１の出力を制御することにより、クロック出力切換回路２１にハイレベルまたはローレベルの制御信号を入力すると共に、その制御信号の入力に応じて、クロック信号と、クロック信号とは異なる非クロック信号とを、クロック出力切換回路２１が出力する状態を切り換えるようになっている。これによって、スレーブアドレスが同一であるデバイスＡ、Ｂにアクセス不具合が発生することなく、正常に制御することが可能となる。
【００４５】
〔実施の形態２〕
本発明の他の実施の一形態について、図２および図３に基づいて説明すれば、以下のとおりである。
【００４６】
上記ＩＩＣバス制御システムは、図２に示すように、図１の入出力ポート１の出力の代わりに、デバイスＡの出力ポート６ＡおよびデバイスＢの出力ポート６Ｂの出力レベルを用いて、制御信号を生成している。
【００４７】
すなわち、入力がデバイスＡの出力ポート６ＡとデバイスＢの出力ポート６Ｂとに接続され、出力がＥＸ−ＯＲゲート４の入力に接続されたＥＸ−ＯＲゲート７によって、制御信号生成回路を構成している。本実施形態では、ＥＸ−ＯＲゲート７の出力が、図１で示した入出力ポート１の出力の役割を担うものである。なお、ＥＸ−ＯＲゲート７の出力は、マスタースレーブ２０に設けたデジタル入力ポート８によってモニターされている。
【００４８】
各デバイスＡ、Ｂの出力ポート６Ａ、６Ｂは、各デバイスＡ、Ｂに電源が投入された後、“０”もしくは“１”のどちらかの値となっている。なお、この値は同じデバイスである場合、その回路構成上、同じ値となっていることが多い。
【００４９】
まず、各デバイスＡ、Ｂの出力ポート６Ａ、６Ｂが同じ値である場合、ＥＸ−ＯＲゲート７の出力は“０”となる。この場合、実施の形態１（図１参照）にて説明したように、入出力ポート１の出力が“０”の状態と同様であるため、マスタースレーブ２０からデータライン３を介して送信されたスレーブアドレスをデバイスＡが認識し、データを取り込むように動作する。
【００５０】
次に、各デバイスＡ、Ｂの出力ポート６Ａ、６Ｂが異なる値である場合、ＥＸ−ＯＲゲート７の出力は“１”となる。よって、実施の形態１（図１参照）にて説明したように、入出力ポート１の出力が“１”の状態と同様であり、デバイスＢがスレーブアドレスを認識し、データを取り込むように動作する。
【００５１】
また、マスタースレーブ２０は、出力ポート６Ａ、６Ｂがどの値をとっているかは、初期状態では認識できないが、実際に動作完了したデバイスからマスタースレーブ２０へＡＣＫ期間（図８参照）に送信されるＡＣＫ信号を読み取ることにより認識できる。
【００５２】
従って、まず、デバイスＡ、Ｂのどちらか一方を制御した後、出力ポート変更の内容が含まれるデータのみを再送信することにより、そのデバイスの出力ポートの設定を変更し、もう一方のデバイスを制御することが可能となる。
【００５３】
また、ＥＸ−ＯＲゲート７の出力をモニターするデジタル入力ポート８を、マスタースレーブ２０に追加したので、その情報をマスタースレーブ２０があらかじめ読み取ることにより、どちらのデバイスが制御可能か判別できる。このため、デバイスの出力ポートの設定を変更するためのデータ送信が不要となるので、さらに効率良く制御することが可能となる。
【００５４】
また、図２において、ＥＸ−ＯＲ７の代わりに、図３に示すように、ＥＸ−ＮＯＲ９を接続してもよい。
【００５５】
この場合、ＥＸ−ＮＯＲ９の出力は各デバイスＡ、Ｂの出力ポート６Ａ、６Ｂが同じ値である場合には“１”となり、異なる値である場合には“０”となる。この場合の動作に関しては、ＥＸ−ＯＲ７の出力がそれぞれ“１”、“０”の場合と同じであるので説明は省略する。
【００５６】
〔実施の形態３〕
本発明の他の実施の一形態について、図４および図５に基づいて説明すれば、以下のとおりである。
【００５７】
上記ＩＩＣバス制御システムのクロック出力切換回路２２は、図４に示すように、以下のように構成されている。
【００５８】
入出力ポート１からの出力、およびクロックライン２とデータライン３とは最初に２系統に分離されている。そして、入出力ポート１とクロックライン２とが、ＡＮＤゲート１０の入力に接続されている。ＡＮＤゲート１０の出力は、デバイスＡのクロック入力部ＳＣＬ Ａに接続されている。さらに、クロックライン２とインバータ１２を介しての入出力ポート１とが、ＡＮＤゲート１１の入力に接続されている。ＡＮＤゲート１１の出力は、デバイスＢのクロック入力部ＳＣＬ Ｂに接続されている。また、データライン３は、デバイスＡのデータ入力部ＳＤＡ Ａ、およびデバイスＢのデータ入力部ＳＤＡ Ｂにそのまま接続されている。
【００５９】
次に、このＩＩＣバス制御システムの制御動作について説明する。
【００６０】
まず、入出力ポート１の出力を“１”に設定した場合、クロックライン２のデジタル信号（クロック信号）は、ＡＮＤゲート１０の出力よりそのままデバイスＡに出力されるので、マスタースレーブ２０よりデータライン３を介して送信されたスレーブアドレスをデバイスＡが認識し、データを取り込むように動作する。一方、ＡＮＤゲート１１の出力は、デバイスＢに対して、インバータ１２を介して接続されているので、入出力ポート１のデジタル情報が反転され、ＡＮＤゲート１１には入出力ポート１の出力が“０”として入力される。従って、ＡＮＤゲート１１の出力は“０”となり、クロックライン２を介して送信されたデジタル信号はデバイスＢに送信されないため、デバイスＢはスレーブアドレスを認識できず動作しない。
【００６１】
入出力ポート１の出力を“０”に設定した場合、ＡＮＤゲート１０の出力は“０”となり、デバイスＡにはクロックライン２を介して送信されたデジタル信号が送信されなくなり、デバイスＡはスレーブアドレスを認識できず動作しない。逆に、入出力ポート１の出力はインバータ１２にて反転され、ＡＮＤゲート１１には入出力ポート１の出力が“１”として入力される。その結果、ＡＮＤゲート１１の出力からはクロックライン２を介して送信されたデジタル信号がそのままデバイスＢに出力され、マスタースレーブ２０よりデータライン３を介して送信されたスレーブアドレスをデバイスＢが認識し、データを取り込むように動作する。
【００６２】
また、データライン３は、分離して各デバイスＡ、Ｂにそれぞれそのまま接続されているため、各デバイスＡ、Ｂがデータを正しく受信したことを示すＡＣＫ信号がＡＣＫ期間（図８参照）に、各デバイスＡ、Ｂからマスタースレーブ２０に送信される。これにより、マスタースレーブ２０は、ＩＩＣバスラインの制御が完了したことを確認することができる。
【００６３】
このように、スレーブアドレスが同一であるデバイスにアクセス不具合が発生することなく、正常に制御することが可能となると共に、制御しない側のデバイスにはデジタル信号が全く入力されないため、バスノイズ等が軽減される。
【００６４】
また、図４におけるＡＮＤゲート１０、１１の代わりに、ＯＲゲート１３、１４を用いて、同様にクロック出力切換回路２３を構成することも可能である。このＩＩＣバス制御システムは、図５に示すように、以下のように構成されている。
【００６５】
図４と同様に、入出力ポート１からの出力、およびクロックライン２とデータライン３とは最初に２系統に分離されている。そして、クロックライン２とインバータ１５を介しての入出力ポート１とが、ＯＲゲート１３の入力に接続されている。ＯＲゲート１３の出力は、デバイスＡのクロック入力部ＳＣＬ Ａに接続されている。さらに、入出力ポート１とクロックライン２とが、ＯＲゲート１４の入力に接続されている。ＯＲゲート１４の出力は、デバイスＢのクロック入力部ＳＣＬ Ｂに接続されている。また、データライン３は、デバイスＡのデータ入力部ＳＤＡ Ａ、およびデバイスＢのデータ入力部ＳＤＡ Ｂにそのまま接続されている。
【００６６】
次に、このＩＩＣバス制御システムの制御動作について説明する。
【００６７】
まず、入出力ポート１の出力を“１”に設定した場合、入出力ポート１のデジタル情報はインバータ１５により反転され、ＯＲゲート１３に“０”として入力される。よって、ＯＲゲート１３の出力からは、クロックライン２のデジタル信号（クロック信号）がそのままデバイスＡに出力されるため、マスタースレーブ２０よりデータライン３を介して送信されたスレーブアドレスをデバイスＡが認識し、データを取り込むように動作する。一方、入出力ポート１の出力はそのまま“１”としてＯＲゲート１４に入力される。従って、ＯＲゲート１４のデバイスＢに対する出力は“１”のままとなり、クロックライン２のデジタル信号はデバイスＢに送信されなくなり、デバイスＢは動作しない。
【００６８】
入出力ポート１の出力を“０”に設定した場合、入出力ポート１のデジタル情報はインバータ１５により反転され、ＯＲゲート１３に“１”として入力される。よって、ＯＲゲート１３のデバイスＡに対する出力は“１”のままとなり、クロックライン２のデジタル信号はデバイスＡに送信されなくなり、デバイスＡは動作しない。一方、入出力ポート１の出力はＯＲゲート１４にはそのまま“０”として入力されるので、ＯＲゲート１４の出力からは、デバイスＢに対してクロックライン２のデジタル信号がそのまま出力されるので、マスタースレーブ２０よりデータライン３を介して送信されたスレーブアドレスをデバイスＢが認識し、データを取り込むように動作する。
【００６９】
〔実施の形態４〕
本発明の他の実施の一形態について、図６および図７に基づいて説明すれば、以下のとおりである。
【００７０】
上記ＩＩＣバス制御システムは、図６に示すように、図４にて示した入出力ポート１の出力の代わりにデバイスＡの出力ポート６ＡおよびデバイスＢの出力ポート６Ｂの出力レベルを用いて、制御信号を生成している。
【００７１】
すなわち、入力がデバイスＡの出力ポート６ＡとデバイスＢの出力ポート６Ｂとに接続され、出力がＡＮＤゲート１０、１１の入力に接続されたＥＸ−ＯＲゲート１６によって制御信号生成回路を構成している。本実施の形態では、ＥＸ−ＯＲゲート１６の出力が、図４にて示した入出力ポート１の出力の役割を担うものである。なお、ＥＸ−ＯＲゲート１６の出力は、マスタースレーブ２０に設けられたデジタル入力ポート８によってモニターされている。
【００７２】
ＥＸ−ＯＲゲート１６の出力状態については、実施の形態２にて図２を用いて既に説明したので省略する。
【００７３】
ＥＸ−ＯＲゲート１６の出力が“１”である場合、図４にて上述したように、デバイスＡはマスタースレーブ２０よりデータライン３を介して送信されたスレーブアドレスを認識し、データを取り込むように動作するが、デバイスＢは動作しない。また、ＥＸ−ＯＲゲート１６の出力が“０”である場合、デバイスＡは動作せず、逆に、デバイスＢがマスタースレーブ２０よりデータライン３を介して送信されたスレーブアドレスを認識し、データを取り込むように動作する。
【００７４】
また、マスタースレーブ２０は、出力ポート６Ａ、６Ｂがどの値をとっているかは初期状態では認識できないが、実際に動作完了したデバイスからマスタースレーブ２０へＡＣＫ期間（図８参照）に送信されるＡＣＫ信号を読み取ることにより認識できる。
【００７５】
従って、まず、デバイスＡ、Ｂのどちらか一方を制御した後、出力ポート変更の内容が含まれるデータのみを再送信することにより、そのデバイスの出力ポートの設定を変更し、もう一方のデバイスを制御することが可能となる。
【００７６】
また、ＥＸ−ＯＲゲート１６の出力をモニターするデジタル入力ポート８を、マスタースレーブ２０に追加したので、その情報をマスタースレーブ２０があらかじめ読み取ることことにより、どちらのデバイスが制御可能か判別できる。このため、デバイスの出力ポートの設定を変更するためのデータ送信が不要となるので、効率良く制御することが可能となる。
【００７７】
また、図６におけるＡＮＤゲート１０、１１の代わりに図７のようにＯＲゲート１３、１４を用いても同様に制御が可能である。
【００７８】
なお、本構成の動作は、上述した図５にての制御方法と、入出力ポート１の出力を使用するか、ＥＸ−ＯＲゲート１６の出力を使用するかの違いだけであるため、説明を省略する。
【００７９】
また、図１から図３においてはインバータ５を、図４および図６においてはインバータ１２を、それぞれデバイスＢ側に付けているが、説明上、デバイスＢ側に付けただけであり、デバイスＡ側に付けてもよい。その際、制御方法は上述した内容と逆になる。
【００８０】
また、さらに、図５および図７においてはインバータ１５をデバイスＡ側に付けているが、説明上、デバイスＡ側に付けただけであり、デバイスＢ側に付けてもよい。その際、制御方法は上述した内容と逆になる。
【００８１】
以上のように、本発明は、クロックを伝送するシリアルクロックラインとデータを伝送するシリアルデータラインの二つの信号線で構成されるバスインターフェイスにおいて、スレーブアドレスが全く同じ二つのデバイスを有し、前記デバイスを別々に制御するためのデジタル入力ポートを備えたことを特徴するＩＩＣバス制御システムである。
【００８２】
【発明の効果】
本発明に係るＩＩＣバス制御システムは、以上のように、２系統に分離されたデバイスのそれぞれに、同一のデータライン及び同一のクロックラインを介して、データ信号及びクロック信号を選択的に与えるＩＩＣバス制御システムにおいて、各系統のデバイスに、クロック信号と、クロック信号とは異なる非クロック信号とを出力する状態を、ハイレベルまたはローレベルの制御信号入力に応じて切り換えるクロック出力切換回路を、クロックラインと各デバイスのクロック信号入力部との間に備えた構成である。
【００８３】
それゆえ、クロック出力切換回路は、各系統のデバイスに、クロック信号と、クロック信号とは異なる非クロック信号とを、制御信号入力に応じて切り換えて出力している。
【００８４】
よって、ＩＩＣバスライン上にスレーブアドレスが同一であるデバイスが、異なる２系統に分離されて接続されている場合、一方の系統には、クロック信号とは異なる非クロック信号とが出力されるので、クロック信号上のスレーブアドレスを表すデジタル情報が異なり、その系統に接続されているデバイスがスレーブアドレスを認識せず、動作しない。これにより、アクセス不具合が発生することなく、各デバイスを正常に制御できる。
【００８５】
本発明に係るＩＩＣバス制御システムは、以上のように、上記の構成に加えて、上記制御信号を、各系統のデバイスの出力ポートのレベルに基づいて生成する制御信号生成回路を備えた構成である。
【００８６】
それゆえ、さらに、各系統のデバイスの出力ポートのレベルに基づき制御信号を生成している。
【００８７】
よって、外部から制御信号を入力せずに、デバイスの出力により制御信号を生成しているので、外部からの制御が必要ない。
【００８８】
本発明に係るＩＩＣバス制御システムは、以上のように、上記の構成に加えて、前記制御信号を伝送するラインと前記クロックラインとが、ＥＸ−ＯＲゲートの入力に接続され、前記ＥＸ−ＯＲゲートの出力を２系統に分離した後、どちらか一方の出力にインバータを介し、前記クロック信号入力部に接続されて、前記クロック出力切換回路が構成されている構成である。
【００８９】
それゆえ、さらに、クロック出力切換回路を簡単な論理ゲートであるＥＸ−ＯＲゲートを用いて構成しているので、簡易にクロック出力切換回路を構成することができる。
【００９０】
本発明に係るＩＩＣバス制御システムは、以上のように、上記の構成に加えて、前記制御信号を伝送するラインと前記クロックラインとが、ＥＸ−ＮＯＲゲートの入力に接続され、前記ＥＸ−ＮＯＲゲートの出力を２系統に分離した後、どちらか一方の出力にインバータを介し、前記クロック信号入力部に接続されて、前記クロック出力切換回路が構成されている構成である。
【００９１】
それゆえ、さらに、クロック出力切換回路を簡単な論理ゲートであるＥＸ−ＮＯＲゲートを用いて構成しているので、簡易にクロック出力切換回路を構成することができる。
【００９２】
本発明に係るＩＩＣバス制御システムは、以上のように、上記の構成に加えて、前記制御信号生成回路にて生成される前記制御信号をモニターする構成である。
【００９３】
それゆえ、さらに、制御信号をモニターしているので、その情報をあらかじめ読み取ることにより、どのデバイスが制御可能か判別できる。このため、デバイスの出力ポートの設定を変更するためのデータ送信が不要となるので、さらに効率良く制御することが可能となる。
【００９４】
本発明に係るＩＩＣバス制御システムは、以上のように、上記の構成に加えて、前記制御信号を伝送するラインと前記クロックラインとをそれぞれ２系統に分離した後、それぞれ１本ずつのラインをＡＮＤゲートに入力し、どちらか一方の前記制御信号を伝送するラインと前記ＡＮＤゲートとの間にインバータを介して、前記クロック出力切換回路が構成されている構成である。
【００９５】
それゆえ、さらに、クロック出力切換回路を簡単な論理ゲートであるＡＮＤゲートを用いて構成している。これによって、簡易にクロック出力切換回路を構成することができる。また、ＡＮＤゲートの出力がクロック出力切換回路の出力となって、各デバイスのクロック信号入力部に入力され、ＡＮＤゲートの出力は制御信号入力がローレベルのときには０になるから、制御されない系統のデバイスには、信号が全く入力されないので、バスノイズを軽減できる。
【００９６】
本発明に係るＩＩＣバス制御システムは、以上のように、上記の構成に加えて、前記制御信号を伝送するラインと前記クロックラインとをそれぞれ２系統に分離した後、それぞれ１本ずつのラインをＯＲゲートに入力し、どちらか一方の前記制御信号を伝送するラインと前記ＯＲゲートとの間にインバータを介して、前記クロック出力切換回路が構成されている構成である。
【００９７】
それゆえ、さらに、クロック出力切換回路を簡単な論理ゲートであるＯＲゲートを用いて構成している。これによって、簡易にクロック出力切換回路を構成することができる。また、ＯＲゲートの出力がクロック出力切換回路の出力となって、各デバイスのクロック信号入力部に入力され、ＯＲゲートの出力は制御信号入力がローレベルのときには１になるから、制御されない系統のデバイスには、クロック信号が入力されないので、バスノイズを軽減できる。
【００９８】
本発明に係るＩＩＣバス制御システムは、以上のように、上記の構成に加えて、上記制御信号生成回路において、前記各系統のデバイスの出力ポートからの出力が入力するＥＸ−ＯＲゲートにより上記制御信号が生成される構成である。
【００９９】
それゆえ、さらに、制御信号生成回路を簡単な論理ゲートであるＥＸ−ＯＲゲートを用いて構成しているので、簡易に制御信号生成回路を構成することができる。
【０１００】
本発明に係るＩＩＣバス制御システムは、以上のように、上記の構成に加えて、上記制御信号生成回路において、前記各系統のデバイスの出力ポートからの出力が入力するＥＸ−ＮＯＲゲートにより上記制御信号が生成される構成である。
【０１０１】
それゆえ、さらに、制御信号生成回路をＥＸ−ＮＯＲゲートを用いて構成しているので、簡易に制御信号生成回路を構成することができる。
【図面の簡単な説明】
【図１】本発明に係るＩＩＣバス制御システムの本実施の形態の構成を示す模式図である。
【図２】ＩＩＣバス制御システムの本実施の別の形態の構成を示す模式図である。
【図３】図２におけるＩＩＣバス制御システムの構成の変形を示す模式図である。
【図４】ＩＩＣバス制御システムの本実施の別の形態の構成を示す模式図である。
【図５】図４におけるＩＩＣバス制御システムの構成の変形を示す模式図である。
【図６】ＩＩＣバス制御システムの本実施の別の形態の構成を示す模式図である。
【図７】図６におけるＩＩＣバス制御システムの構成の変形を示す模式図である。
【図８】デジタル信号のフォーマットを示す説明図である。
【符号の説明】
１ デジタル入出力ポート
２ シリアルクロックライン（クロックライン）
３ シリアルデータライン（データライン）
４ ＥＸ−ＯＲゲート
５ インバータ
６Ａ 出力ポート
６Ｂ 出力ポート
７ ＥＸ−ＯＲゲート
８ デジタル入力ポート
９ ＥＸ−ＮＯＲゲート（制御信号生成回路）
１０ ＡＮＤゲート
１１ ＡＮＤゲート
１２ インバータ
１３ ＯＲゲート
１４ ＯＲゲート
１５ インバータ
１６ ＥＸ−ＯＲゲート（制御信号生成回路）
２０ マスタースレーブ
２１ クロック出力切換回路
２２ クロック出力切換回路
２３ クロック出力切換回路
Ａ デバイス
Ｂ デバイス
ＳＣＬ Ａ クロック入力部（クロック信号入力部）
ＳＣＬ Ｂ クロック入力部（クロック信号入力部）
ＳＤＡ Ａ データ入力部
ＳＤＡ Ｂ データ入力部
【発明の属する技術分野】
本発明はＩＩＣ（Inter Integrated Circuit）バス制御システムに係り、特に、１つのシリアルバスライン上にスレーブアドレスが同一である２系統に分離されたデバイスが接続されたシリアルバスシステムに関するものである。
【０００２】
【従来の技術】
従来、オーディオ装置やコンピュータ装置等のシステム内で、１つのシリアルバスライン上に複数のデバイスを接続して制御する際、ＩＩＣバスシステムがよく用いられている。このＩＩＣバスシステムは、シリアルクロックライン（以後、クロックラインと記す）とシリアルデータライン（以後、データラインと記す）の２ラインからなるものである。
【０００３】
最近のオーディオ装置やコンピュータ装置等は、高機能化に伴い、各種のＩＣおよびこれらを制御するマイクロコントローラ等のデバイスにより構成されている。これらのデバイスがＩＩＣバスライン上に接続され、各々クロックラインとデータラインの２ラインから送信されるデジタル信号を認識して制御されている。
【０００４】
これらの送信されるデジタル信号は、図８に示すようなフォーマットを有している。
【０００５】
クロックＳＣＬを伝送するクロックラインがハイレベルである期間に、データＳＤＡを伝送するデータラインがハイレベルからローレベルに変化したときが、スタートコンディションであり、スタートコンディション発生後に、データラインはデータ転送先のデバイスを特定するアドレスまたはデータを、データＳＤＡとして送信する。データＳＤＡにおけるスタートコンディション後の最初の１バイトのうちの７ビット（クロックＳＣＬの１〜７番目のクロックパルスに対応）はスレーブアドレスを指定しており、残りの１ビット（クロックＳＣＬの８番目のクロックパルスに対応）がライトまたはリード（Ｗ／Ｒ）を指定している。
【０００６】
その後、データがバイト数に関係なく送信されるが、クロックＳＣＬの９番目のクロックパルスが発生する間にデータラインをプルダウンし、それぞれのデータを転送先のデバイスが受信したことを確認応答するためのアクノリッジ（ＡＣＫ）期間としている。
【０００７】
そして、クロックラインがハイレベルである期間に、データラインがローレベルからハイレベルに変化したときが、ストップコンディションであり、情報送信が終了され、バスを解放する。
【０００８】
一方、上記各デバイスには、スレーブアドレスがそれぞれ割り当てられており、マスターとなるデジタル信号送受信装置（以後、マスタースレーブと記す）から送信されるデータを読み取り、各デバイスがそれぞれデバイス自身に割り当てられたスレーブアドレスと照合し、デバイス自身へのアクセスかどうかを判断し、そうである場合にはその後のデータを取り込んでいる。
【０００９】
しかしながら、各デバイスに割り当てられたスレーブアドレスは数量に制限があり、同一のスレーブアドレスを持つデバイスがＩＩＣバスライン上に接続されている場合が考えられる。このような場合、接続されたデバイスのうちの１つを制御しようとしても、スレーブアドレスが同一であるデバイス全てが応答してしまい、正常動作しない。このために、同一のスレーブアドレスを持ったデバイスをＩＩＣバスライン上に配置することができない。
【００１０】
これに対する対策として、例えば、特開平８−８４１５４号には、スレーブアドレスが同一のデバイスの重複動作を回避するために、スレーブアドレスが同一のデバイスがそれぞれ接続された複数本のＩＩＣバスラインとＩＩＣマスターインタフェース（マスタースレーブ）との間に、スイッチおよびスイッチ制御装置を設け、このスイッチの切り換えを制御して有効なＩＩＣバスラインを切り換えることによって、同一のスレーブアドレスをもつデバイスを制御する方法が示されている。
【００１１】
【発明が解決しようとする課題】
しかしながら、上記公報の構成では、各デバイスにデータを送受信する機能以外に、複数本のＩＩＣバスラインにどのデバイスが接続されているのかを記憶するメモリー機能およびスイッチ制御回路の制御機能が必要となる。また、スイッチを使用しているので、動作の遅延およびコストアップの問題が生じる。
【００１２】
本発明は、上記の問題点を解決するためになされたもので、その目的は、１つのＩＩＣバスライン上にスレーブアドレスが同一であるデバイスが接続された場合においても、アクセス不具合が発生することなく、各デバイスを正常に制御できるＩＩＣバス制御システムを提供することにある。
【００１３】
【課題を解決するための手段】
本発明に係るＩＩＣバス制御システムは、上記の課題を解決するために、２系統に分離されたデバイスのそれぞれに、同一のデータライン及び同一のクロックラインを介して、データ信号及びクロック信号を選択的に与えるＩＩＣバス制御システムにおいて、各系統のデバイスに、クロック信号と、クロック信号とは異なる非クロック信号とを出力する状態を、ハイレベルまたはローレベルの制御信号入力に応じて切り換えるクロック出力切換回路を、クロックラインと各デバイスのクロック信号入力部との間に備えたことを特徴としている。
【００１４】
上記の構成により、クロック出力切換回路は、各系統のデバイスに、クロック信号と、クロック信号とは異なる非クロック信号とを、制御信号入力に応じて切り換えて出力している。
【００１５】
よって、ＩＩＣバスライン上にスレーブアドレスが同一であるデバイスが、異なる２系統に分離されて接続されている場合、一方の系統には、クロック信号とは異なる非クロック信号が出力されるので、クロック信号と非クロック信号では、データ信号に含まれるスレーブアドレスに対する信号波形の対応関係が異なる。クロック信号を入力した一方の系統のデバイスがスレーブアドレスを正しく認識できるのだから、非クロック信号を入力した他方の系統のデバイスは、スレーブアドレスを認識することができず、動作しない。これにより、アクセス不具合が発生することなく、各デバイスを正常に制御できる。
【００１６】
本発明に係るＩＩＣバス制御システムは、上記の課題を解決するために、上記の構成に加えて、上記制御信号を、各系統のデバイスの出力ポートのレベルに基づいて生成する制御信号生成回路を備えたことを特徴としている。
【００１７】
上記の構成により、さらに、各系統のデバイスの出力ポートのレベルに基づき制御信号を生成している。
【００１８】
よって、外部から制御信号を入力せずに、デバイスの出力により制御信号を生成しているので、外部からの制御が必要ない。
【００１９】
本発明に係るＩＩＣバス制御システムは、上記の課題を解決するために、上記の構成に加えて、前記制御信号を伝送するラインと前記クロックラインとが、ＥＸ−ＯＲゲートの入力に接続され、前記ＥＸ−ＯＲゲートの出力を２系統に分離した後、どちらか一方の出力にインバータを介し、前記クロック信号入力部に接続されて、前記クロック出力切換回路が構成されていることを特徴としている。
【００２０】
上記の構成により、さらに、クロック出力切換回路を簡単な論理ゲートであるＥＸ−ＯＲゲート（排他的論理和ゲート）を用いて構成しているので、簡易にクロック出力切換回路を構成することができる。
【００２１】
本発明に係るＩＩＣバス制御システムは、上記の課題を解決するために、上記の構成に加えて、前記制御信号を伝送するラインと前記クロックラインとが、ＥＸ−ＮＯＲゲートの入力に接続され、前記ＥＸ−ＮＯＲゲートの出力を２系統に分離した後、どちらか一方の出力にインバータを介し、前記クロック信号入力部に接続されて、前記クロック出力切換回路が構成されていることを特徴としている。
【００２２】
上記の構成により、さらに、クロック出力切換回路を簡単な論理ゲートであるＥＸ−ＮＯＲゲート（排他的否定論理和ゲート）を用いて構成しているので、簡易にクロック出力切換回路を構成することができる。
【００２３】
本発明に係るＩＩＣバス制御システムは、上記の課題を解決するために、上記の構成に加えて、前記制御信号生成回路にて生成される前記制御信号をモニターすることを特徴としている。
【００２４】
上記の構成により、さらに、制御信号をモニターしているので、その情報をあらかじめ読み取ることにより、どのデバイスが制御可能か判別できる。このため、デバイスの出力ポートの設定を変更するためのデータ送信が不要となるので、さらに効率良く制御することが可能となる。
【００２５】
本発明に係るＩＩＣバス制御システムは、上記の課題を解決するために、上記の構成に加えて、前記制御信号を伝送するラインと前記クロックラインとをそれぞれ２系統に分離した後、それぞれ１本ずつのラインをＡＮＤゲートに入力し、どちらか一方の前記制御信号を伝送するラインと前記ＡＮＤゲートとの間にインバータを介して、前記クロック出力切換回路が構成されていることを特徴としている。
【００２６】
上記の構成により、さらに、クロック出力切換回路を簡単な論理ゲートであるＡＮＤゲートを用いて構成している。これによって、簡易にクロック出力切換回路を構成することができる。また、ＡＮＤゲートの出力がクロック出力切換回路の出力となって、各デバイスのクロック信号入力部に入力され、ＡＮＤゲートの出力は制御信号入力がローレベルのときには０になるから、制御されない系統のデバイスには、信号が全く入力されないので、バスノイズを軽減できる。
【００２７】
本発明に係るＩＩＣバス制御システムは、上記の課題を解決するために、上記の構成に加えて、前記制御信号を伝送するラインと前記クロックラインとをそれぞれ２系統に分離した後、それぞれ１本ずつのラインをＯＲゲートに入力し、どちらか一方の前記制御信号を伝送するラインと前記ＯＲゲートとの間にインバータを介して、前記クロック出力切換回路が構成されていることを特徴としている。
【００２８】
上記の構成により、さらに、クロック出力切換回路を簡単な論理ゲートであるＯＲゲートを用いて構成している。これによって、簡易にクロック出力切換回路を構成することができる。また、ＯＲゲートの出力がクロック出力切換回路の出力となって、各デバイスのクロック信号入力部に入力され、ＯＲゲートの出力は制御信号入力がローレベルのときには１になるから、制御されない系統のデバイスには、クロック信号が入力されないので、バスノイズを軽減できる。
【００２９】
本発明に係るＩＩＣバス制御システムは、上記の課題を解決するために、上記の構成に加えて、上記制御信号生成回路において、前記各系統のデバイスの出力ポートからの出力が入力するＥＸ−ＯＲゲートにより上記制御信号が生成されることを特徴としている。
【００３０】
上記の構成により、さらに、制御信号生成回路を簡単な論理ゲートであるＥＸ−ＯＲゲートを用いて構成しているので、簡易に制御信号生成回路を構成することができる。
【００３１】
本発明に係るＩＩＣバス制御システムは、上記の課題を解決するために、上記の構成に加えて、上記制御信号生成回路において、前記各系統のデバイスの出力ポートからの出力が入力するＥＸ−ＮＯＲゲートにより上記制御信号が生成されることを特徴としている。
【００３２】
上記の構成により、さらに、制御信号生成回路を簡単な論理ゲートであるＥＸ−ＮＯＲゲートを用いて構成しているので、簡易に制御信号生成回路を構成することができる。
【００３３】
【発明の実施の形態】
〔実施の形態１〕
本発明の実施の一形態について、図１に基づいて説明すれば、以下のとおりである。
【００３４】
なお、本明細書に付随する図面には、本発明の特徴であるデジタル入力ポート、シリアルクロックライン、シリアルデータラインおよび各種ゲート等との構成を明確に示すために、各バスラインのプルアップ抵抗等、周知の回路構成は省略されている。
【００３５】
また、説明をわかりやすくするために、２系統に分離され、同じスレーブアドレスを有するデバイスＡ、Ｂがそれぞれの系統に一つずつ、すなわち計２つのデバイスＡ、Ｂが、ＩＩＣバスラインに接続されている場合を例に挙げて説明する。
【００３６】
上記ＩＩＣバス制御システムは、図１に示すように、マスターとなるデジタル信号送受信装置（以後、マスタースレーブと記す）２０により、マスタースレーブ２０のデジタル入出力ポート（以後、入出力ポートと記す）１、シリアルクロックライン（以後、クロックラインと記す）２およびシリアルデータライン（以後データラインと記す）３を制御することにより、デバイスＡ、Ｂにデータの送受信を行っている。
【００３７】
上記ＩＩＣバス制御システムのクロック出力切換回路２１は、以下のように構成されている。
【００３８】
入出力ポート１は、クロックライン２とともに、ＥＸ−ＯＲゲート４の入力に接続されている。ＥＸ−ＯＲゲート４の出力は、２系統に分離されて、デバイスＡのクロック入力部ＳＣＬ Ａにはそのまま、デバイスＢのクロック入力部ＳＣＬ Ｂにはインバータ５を介して接続されている。また、データライン３は、２系統に分離されて、そのままデバイスＡのデータ入力部ＳＤＡ Ａ、およびデバイスＢのデータ入力部ＳＤＡ Ｂに接続されている。
【００３９】
また、入出力ポート１の出力は、ハイレベルおよびローレベルの制御信号として、“０”および“１”の値を取り、その電圧レベルはクロックライン２およびデータライン３と同様に設定されている。
【００４０】
次に、このＩＩＣバス制御システムの制御動作について説明する。
【００４１】
例えば、入出力ポート１の出力を“０”に設定した場合、クロックライン２のデジタル信号（クロック信号）はＥＸ−ＯＲゲート４よりそのまま出力される。ＥＸ−ＯＲゲート４の出力はデバイスＡにはそのまま接続されているため、マスタースレーブ２０よりデータライン３を介して送信されたスレーブアドレスをデバイスＡが認識し、デバイスＡがその後に送信されるデータを取り込むように動作する。このとき、ＥＸ−ＯＲゲート４の出力は、デバイスＢにはインバータ５を介して接続されているために、クロックライン２を介して送信されたデジタル信号が反転し、データライン３を介して送信されたスレーブアドレスと信号波形の対応関係が全く異なるため、デバイスＢはスレーブアドレスを認識できず動作しない。
【００４２】
逆に、入出力ポート１の出力を“１”に設定した場合、ＥＸ−ＯＲゲート４の出力はクロックライン２のデジタル信号が反転したものとなり、デバイスＡはスレーブアドレスを認識できず動作しない。このとき、ＥＸ−ＯＲゲート４の出力は、デバイスＢにインバータ５を介して接続しているので、マスタースレーブから送信されたクロックライン２のデジタル信号に復元されるため、デバイスＢはマスタースレーブを認識し、データを取り込むように動作する。
【００４３】
また、データライン３は各デバイスＡ、Ｂにそのまま接続されているため、各デバイスＡ、Ｂがデータを正しく受信したことを示すＡＣＫ信号がＡＣＫ期間（図８参照）に、各デバイスＡ、Ｂからマスタースレーブ２０に送信される。これにより、マスタースレーブ２０は、ＩＩＣバスラインの制御が完了したことを確認することができる。
【００４４】
このように、クロックライン２と各系統のデバイスＡ、Ｂのクロック入力部ＳＣＬ Ａ、ＳＣＬ Ｂとの間に、クロック出力切換回路２１を設け、入出力ポート１の出力を制御することにより、クロック出力切換回路２１にハイレベルまたはローレベルの制御信号を入力すると共に、その制御信号の入力に応じて、クロック信号と、クロック信号とは異なる非クロック信号とを、クロック出力切換回路２１が出力する状態を切り換えるようになっている。これによって、スレーブアドレスが同一であるデバイスＡ、Ｂにアクセス不具合が発生することなく、正常に制御することが可能となる。
【００４５】
〔実施の形態２〕
本発明の他の実施の一形態について、図２および図３に基づいて説明すれば、以下のとおりである。
【００４６】
上記ＩＩＣバス制御システムは、図２に示すように、図１の入出力ポート１の出力の代わりに、デバイスＡの出力ポート６ＡおよびデバイスＢの出力ポート６Ｂの出力レベルを用いて、制御信号を生成している。
【００４７】
すなわち、入力がデバイスＡの出力ポート６ＡとデバイスＢの出力ポート６Ｂとに接続され、出力がＥＸ−ＯＲゲート４の入力に接続されたＥＸ−ＯＲゲート７によって、制御信号生成回路を構成している。本実施形態では、ＥＸ−ＯＲゲート７の出力が、図１で示した入出力ポート１の出力の役割を担うものである。なお、ＥＸ−ＯＲゲート７の出力は、マスタースレーブ２０に設けたデジタル入力ポート８によってモニターされている。
【００４８】
各デバイスＡ、Ｂの出力ポート６Ａ、６Ｂは、各デバイスＡ、Ｂに電源が投入された後、“０”もしくは“１”のどちらかの値となっている。なお、この値は同じデバイスである場合、その回路構成上、同じ値となっていることが多い。
【００４９】
まず、各デバイスＡ、Ｂの出力ポート６Ａ、６Ｂが同じ値である場合、ＥＸ−ＯＲゲート７の出力は“０”となる。この場合、実施の形態１（図１参照）にて説明したように、入出力ポート１の出力が“０”の状態と同様であるため、マスタースレーブ２０からデータライン３を介して送信されたスレーブアドレスをデバイスＡが認識し、データを取り込むように動作する。
【００５０】
次に、各デバイスＡ、Ｂの出力ポート６Ａ、６Ｂが異なる値である場合、ＥＸ−ＯＲゲート７の出力は“１”となる。よって、実施の形態１（図１参照）にて説明したように、入出力ポート１の出力が“１”の状態と同様であり、デバイスＢがスレーブアドレスを認識し、データを取り込むように動作する。
【００５１】
また、マスタースレーブ２０は、出力ポート６Ａ、６Ｂがどの値をとっているかは、初期状態では認識できないが、実際に動作完了したデバイスからマスタースレーブ２０へＡＣＫ期間（図８参照）に送信されるＡＣＫ信号を読み取ることにより認識できる。
【００５２】
従って、まず、デバイスＡ、Ｂのどちらか一方を制御した後、出力ポート変更の内容が含まれるデータのみを再送信することにより、そのデバイスの出力ポートの設定を変更し、もう一方のデバイスを制御することが可能となる。
【００５３】
また、ＥＸ−ＯＲゲート７の出力をモニターするデジタル入力ポート８を、マスタースレーブ２０に追加したので、その情報をマスタースレーブ２０があらかじめ読み取ることにより、どちらのデバイスが制御可能か判別できる。このため、デバイスの出力ポートの設定を変更するためのデータ送信が不要となるので、さらに効率良く制御することが可能となる。
【００５４】
また、図２において、ＥＸ−ＯＲ７の代わりに、図３に示すように、ＥＸ−ＮＯＲ９を接続してもよい。
【００５５】
この場合、ＥＸ−ＮＯＲ９の出力は各デバイスＡ、Ｂの出力ポート６Ａ、６Ｂが同じ値である場合には“１”となり、異なる値である場合には“０”となる。この場合の動作に関しては、ＥＸ−ＯＲ７の出力がそれぞれ“１”、“０”の場合と同じであるので説明は省略する。
【００５６】
〔実施の形態３〕
本発明の他の実施の一形態について、図４および図５に基づいて説明すれば、以下のとおりである。
【００５７】
上記ＩＩＣバス制御システムのクロック出力切換回路２２は、図４に示すように、以下のように構成されている。
【００５８】
入出力ポート１からの出力、およびクロックライン２とデータライン３とは最初に２系統に分離されている。そして、入出力ポート１とクロックライン２とが、ＡＮＤゲート１０の入力に接続されている。ＡＮＤゲート１０の出力は、デバイスＡのクロック入力部ＳＣＬ Ａに接続されている。さらに、クロックライン２とインバータ１２を介しての入出力ポート１とが、ＡＮＤゲート１１の入力に接続されている。ＡＮＤゲート１１の出力は、デバイスＢのクロック入力部ＳＣＬ Ｂに接続されている。また、データライン３は、デバイスＡのデータ入力部ＳＤＡ Ａ、およびデバイスＢのデータ入力部ＳＤＡ Ｂにそのまま接続されている。
【００５９】
次に、このＩＩＣバス制御システムの制御動作について説明する。
【００６０】
まず、入出力ポート１の出力を“１”に設定した場合、クロックライン２のデジタル信号（クロック信号）は、ＡＮＤゲート１０の出力よりそのままデバイスＡに出力されるので、マスタースレーブ２０よりデータライン３を介して送信されたスレーブアドレスをデバイスＡが認識し、データを取り込むように動作する。一方、ＡＮＤゲート１１の出力は、デバイスＢに対して、インバータ１２を介して接続されているので、入出力ポート１のデジタル情報が反転され、ＡＮＤゲート１１には入出力ポート１の出力が“０”として入力される。従って、ＡＮＤゲート１１の出力は“０”となり、クロックライン２を介して送信されたデジタル信号はデバイスＢに送信されないため、デバイスＢはスレーブアドレスを認識できず動作しない。
【００６１】
入出力ポート１の出力を“０”に設定した場合、ＡＮＤゲート１０の出力は“０”となり、デバイスＡにはクロックライン２を介して送信されたデジタル信号が送信されなくなり、デバイスＡはスレーブアドレスを認識できず動作しない。逆に、入出力ポート１の出力はインバータ１２にて反転され、ＡＮＤゲート１１には入出力ポート１の出力が“１”として入力される。その結果、ＡＮＤゲート１１の出力からはクロックライン２を介して送信されたデジタル信号がそのままデバイスＢに出力され、マスタースレーブ２０よりデータライン３を介して送信されたスレーブアドレスをデバイスＢが認識し、データを取り込むように動作する。
【００６２】
また、データライン３は、分離して各デバイスＡ、Ｂにそれぞれそのまま接続されているため、各デバイスＡ、Ｂがデータを正しく受信したことを示すＡＣＫ信号がＡＣＫ期間（図８参照）に、各デバイスＡ、Ｂからマスタースレーブ２０に送信される。これにより、マスタースレーブ２０は、ＩＩＣバスラインの制御が完了したことを確認することができる。
【００６３】
このように、スレーブアドレスが同一であるデバイスにアクセス不具合が発生することなく、正常に制御することが可能となると共に、制御しない側のデバイスにはデジタル信号が全く入力されないため、バスノイズ等が軽減される。
【００６４】
また、図４におけるＡＮＤゲート１０、１１の代わりに、ＯＲゲート１３、１４を用いて、同様にクロック出力切換回路２３を構成することも可能である。このＩＩＣバス制御システムは、図５に示すように、以下のように構成されている。
【００６５】
図４と同様に、入出力ポート１からの出力、およびクロックライン２とデータライン３とは最初に２系統に分離されている。そして、クロックライン２とインバータ１５を介しての入出力ポート１とが、ＯＲゲート１３の入力に接続されている。ＯＲゲート１３の出力は、デバイスＡのクロック入力部ＳＣＬ Ａに接続されている。さらに、入出力ポート１とクロックライン２とが、ＯＲゲート１４の入力に接続されている。ＯＲゲート１４の出力は、デバイスＢのクロック入力部ＳＣＬ Ｂに接続されている。また、データライン３は、デバイスＡのデータ入力部ＳＤＡ Ａ、およびデバイスＢのデータ入力部ＳＤＡ Ｂにそのまま接続されている。
【００６６】
次に、このＩＩＣバス制御システムの制御動作について説明する。
【００６７】
まず、入出力ポート１の出力を“１”に設定した場合、入出力ポート１のデジタル情報はインバータ１５により反転され、ＯＲゲート１３に“０”として入力される。よって、ＯＲゲート１３の出力からは、クロックライン２のデジタル信号（クロック信号）がそのままデバイスＡに出力されるため、マスタースレーブ２０よりデータライン３を介して送信されたスレーブアドレスをデバイスＡが認識し、データを取り込むように動作する。一方、入出力ポート１の出力はそのまま“１”としてＯＲゲート１４に入力される。従って、ＯＲゲート１４のデバイスＢに対する出力は“１”のままとなり、クロックライン２のデジタル信号はデバイスＢに送信されなくなり、デバイスＢは動作しない。
【００６８】
入出力ポート１の出力を“０”に設定した場合、入出力ポート１のデジタル情報はインバータ１５により反転され、ＯＲゲート１３に“１”として入力される。よって、ＯＲゲート１３のデバイスＡに対する出力は“１”のままとなり、クロックライン２のデジタル信号はデバイスＡに送信されなくなり、デバイスＡは動作しない。一方、入出力ポート１の出力はＯＲゲート１４にはそのまま“０”として入力されるので、ＯＲゲート１４の出力からは、デバイスＢに対してクロックライン２のデジタル信号がそのまま出力されるので、マスタースレーブ２０よりデータライン３を介して送信されたスレーブアドレスをデバイスＢが認識し、データを取り込むように動作する。
【００６９】
〔実施の形態４〕
本発明の他の実施の一形態について、図６および図７に基づいて説明すれば、以下のとおりである。
【００７０】
上記ＩＩＣバス制御システムは、図６に示すように、図４にて示した入出力ポート１の出力の代わりにデバイスＡの出力ポート６ＡおよびデバイスＢの出力ポート６Ｂの出力レベルを用いて、制御信号を生成している。
【００７１】
すなわち、入力がデバイスＡの出力ポート６ＡとデバイスＢの出力ポート６Ｂとに接続され、出力がＡＮＤゲート１０、１１の入力に接続されたＥＸ−ＯＲゲート１６によって制御信号生成回路を構成している。本実施の形態では、ＥＸ−ＯＲゲート１６の出力が、図４にて示した入出力ポート１の出力の役割を担うものである。なお、ＥＸ−ＯＲゲート１６の出力は、マスタースレーブ２０に設けられたデジタル入力ポート８によってモニターされている。
【００７２】
ＥＸ−ＯＲゲート１６の出力状態については、実施の形態２にて図２を用いて既に説明したので省略する。
【００７３】
ＥＸ−ＯＲゲート１６の出力が“１”である場合、図４にて上述したように、デバイスＡはマスタースレーブ２０よりデータライン３を介して送信されたスレーブアドレスを認識し、データを取り込むように動作するが、デバイスＢは動作しない。また、ＥＸ−ＯＲゲート１６の出力が“０”である場合、デバイスＡは動作せず、逆に、デバイスＢがマスタースレーブ２０よりデータライン３を介して送信されたスレーブアドレスを認識し、データを取り込むように動作する。
【００７４】
また、マスタースレーブ２０は、出力ポート６Ａ、６Ｂがどの値をとっているかは初期状態では認識できないが、実際に動作完了したデバイスからマスタースレーブ２０へＡＣＫ期間（図８参照）に送信されるＡＣＫ信号を読み取ることにより認識できる。
【００７５】
従って、まず、デバイスＡ、Ｂのどちらか一方を制御した後、出力ポート変更の内容が含まれるデータのみを再送信することにより、そのデバイスの出力ポートの設定を変更し、もう一方のデバイスを制御することが可能となる。
【００７６】
また、ＥＸ−ＯＲゲート１６の出力をモニターするデジタル入力ポート８を、マスタースレーブ２０に追加したので、その情報をマスタースレーブ２０があらかじめ読み取ることことにより、どちらのデバイスが制御可能か判別できる。このため、デバイスの出力ポートの設定を変更するためのデータ送信が不要となるので、効率良く制御することが可能となる。
【００７７】
また、図６におけるＡＮＤゲート１０、１１の代わりに図７のようにＯＲゲート１３、１４を用いても同様に制御が可能である。
【００７８】
なお、本構成の動作は、上述した図５にての制御方法と、入出力ポート１の出力を使用するか、ＥＸ−ＯＲゲート１６の出力を使用するかの違いだけであるため、説明を省略する。
【００７９】
また、図１から図３においてはインバータ５を、図４および図６においてはインバータ１２を、それぞれデバイスＢ側に付けているが、説明上、デバイスＢ側に付けただけであり、デバイスＡ側に付けてもよい。その際、制御方法は上述した内容と逆になる。
【００８０】
また、さらに、図５および図７においてはインバータ１５をデバイスＡ側に付けているが、説明上、デバイスＡ側に付けただけであり、デバイスＢ側に付けてもよい。その際、制御方法は上述した内容と逆になる。
【００８１】
以上のように、本発明は、クロックを伝送するシリアルクロックラインとデータを伝送するシリアルデータラインの二つの信号線で構成されるバスインターフェイスにおいて、スレーブアドレスが全く同じ二つのデバイスを有し、前記デバイスを別々に制御するためのデジタル入力ポートを備えたことを特徴するＩＩＣバス制御システムである。
【００８２】
【発明の効果】
本発明に係るＩＩＣバス制御システムは、以上のように、２系統に分離されたデバイスのそれぞれに、同一のデータライン及び同一のクロックラインを介して、データ信号及びクロック信号を選択的に与えるＩＩＣバス制御システムにおいて、各系統のデバイスに、クロック信号と、クロック信号とは異なる非クロック信号とを出力する状態を、ハイレベルまたはローレベルの制御信号入力に応じて切り換えるクロック出力切換回路を、クロックラインと各デバイスのクロック信号入力部との間に備えた構成である。
【００８３】
それゆえ、クロック出力切換回路は、各系統のデバイスに、クロック信号と、クロック信号とは異なる非クロック信号とを、制御信号入力に応じて切り換えて出力している。
【００８４】
よって、ＩＩＣバスライン上にスレーブアドレスが同一であるデバイスが、異なる２系統に分離されて接続されている場合、一方の系統には、クロック信号とは異なる非クロック信号とが出力されるので、クロック信号上のスレーブアドレスを表すデジタル情報が異なり、その系統に接続されているデバイスがスレーブアドレスを認識せず、動作しない。これにより、アクセス不具合が発生することなく、各デバイスを正常に制御できる。
【００８５】
本発明に係るＩＩＣバス制御システムは、以上のように、上記の構成に加えて、上記制御信号を、各系統のデバイスの出力ポートのレベルに基づいて生成する制御信号生成回路を備えた構成である。
【００８６】
それゆえ、さらに、各系統のデバイスの出力ポートのレベルに基づき制御信号を生成している。
【００８７】
よって、外部から制御信号を入力せずに、デバイスの出力により制御信号を生成しているので、外部からの制御が必要ない。
【００８８】
本発明に係るＩＩＣバス制御システムは、以上のように、上記の構成に加えて、前記制御信号を伝送するラインと前記クロックラインとが、ＥＸ−ＯＲゲートの入力に接続され、前記ＥＸ−ＯＲゲートの出力を２系統に分離した後、どちらか一方の出力にインバータを介し、前記クロック信号入力部に接続されて、前記クロック出力切換回路が構成されている構成である。
【００８９】
それゆえ、さらに、クロック出力切換回路を簡単な論理ゲートであるＥＸ−ＯＲゲートを用いて構成しているので、簡易にクロック出力切換回路を構成することができる。
【００９０】
本発明に係るＩＩＣバス制御システムは、以上のように、上記の構成に加えて、前記制御信号を伝送するラインと前記クロックラインとが、ＥＸ−ＮＯＲゲートの入力に接続され、前記ＥＸ−ＮＯＲゲートの出力を２系統に分離した後、どちらか一方の出力にインバータを介し、前記クロック信号入力部に接続されて、前記クロック出力切換回路が構成されている構成である。
【００９１】
それゆえ、さらに、クロック出力切換回路を簡単な論理ゲートであるＥＸ−ＮＯＲゲートを用いて構成しているので、簡易にクロック出力切換回路を構成することができる。
【００９２】
本発明に係るＩＩＣバス制御システムは、以上のように、上記の構成に加えて、前記制御信号生成回路にて生成される前記制御信号をモニターする構成である。
【００９３】
それゆえ、さらに、制御信号をモニターしているので、その情報をあらかじめ読み取ることにより、どのデバイスが制御可能か判別できる。このため、デバイスの出力ポートの設定を変更するためのデータ送信が不要となるので、さらに効率良く制御することが可能となる。
【００９４】
本発明に係るＩＩＣバス制御システムは、以上のように、上記の構成に加えて、前記制御信号を伝送するラインと前記クロックラインとをそれぞれ２系統に分離した後、それぞれ１本ずつのラインをＡＮＤゲートに入力し、どちらか一方の前記制御信号を伝送するラインと前記ＡＮＤゲートとの間にインバータを介して、前記クロック出力切換回路が構成されている構成である。
【００９５】
それゆえ、さらに、クロック出力切換回路を簡単な論理ゲートであるＡＮＤゲートを用いて構成している。これによって、簡易にクロック出力切換回路を構成することができる。また、ＡＮＤゲートの出力がクロック出力切換回路の出力となって、各デバイスのクロック信号入力部に入力され、ＡＮＤゲートの出力は制御信号入力がローレベルのときには０になるから、制御されない系統のデバイスには、信号が全く入力されないので、バスノイズを軽減できる。
【００９６】
本発明に係るＩＩＣバス制御システムは、以上のように、上記の構成に加えて、前記制御信号を伝送するラインと前記クロックラインとをそれぞれ２系統に分離した後、それぞれ１本ずつのラインをＯＲゲートに入力し、どちらか一方の前記制御信号を伝送するラインと前記ＯＲゲートとの間にインバータを介して、前記クロック出力切換回路が構成されている構成である。
【００９７】
それゆえ、さらに、クロック出力切換回路を簡単な論理ゲートであるＯＲゲートを用いて構成している。これによって、簡易にクロック出力切換回路を構成することができる。また、ＯＲゲートの出力がクロック出力切換回路の出力となって、各デバイスのクロック信号入力部に入力され、ＯＲゲートの出力は制御信号入力がローレベルのときには１になるから、制御されない系統のデバイスには、クロック信号が入力されないので、バスノイズを軽減できる。
【００９８】
本発明に係るＩＩＣバス制御システムは、以上のように、上記の構成に加えて、上記制御信号生成回路において、前記各系統のデバイスの出力ポートからの出力が入力するＥＸ−ＯＲゲートにより上記制御信号が生成される構成である。
【００９９】
それゆえ、さらに、制御信号生成回路を簡単な論理ゲートであるＥＸ−ＯＲゲートを用いて構成しているので、簡易に制御信号生成回路を構成することができる。
【０１００】
本発明に係るＩＩＣバス制御システムは、以上のように、上記の構成に加えて、上記制御信号生成回路において、前記各系統のデバイスの出力ポートからの出力が入力するＥＸ−ＮＯＲゲートにより上記制御信号が生成される構成である。
【０１０１】
それゆえ、さらに、制御信号生成回路をＥＸ−ＮＯＲゲートを用いて構成しているので、簡易に制御信号生成回路を構成することができる。
【図面の簡単な説明】
【図１】本発明に係るＩＩＣバス制御システムの本実施の形態の構成を示す模式図である。
【図２】ＩＩＣバス制御システムの本実施の別の形態の構成を示す模式図である。
【図３】図２におけるＩＩＣバス制御システムの構成の変形を示す模式図である。
【図４】ＩＩＣバス制御システムの本実施の別の形態の構成を示す模式図である。
【図５】図４におけるＩＩＣバス制御システムの構成の変形を示す模式図である。
【図６】ＩＩＣバス制御システムの本実施の別の形態の構成を示す模式図である。
【図７】図６におけるＩＩＣバス制御システムの構成の変形を示す模式図である。
【図８】デジタル信号のフォーマットを示す説明図である。
【符号の説明】
１ デジタル入出力ポート
２ シリアルクロックライン（クロックライン）
３ シリアルデータライン（データライン）
４ ＥＸ−ＯＲゲート
５ インバータ
６Ａ 出力ポート
６Ｂ 出力ポート
７ ＥＸ−ＯＲゲート
８ デジタル入力ポート
９ ＥＸ−ＮＯＲゲート（制御信号生成回路）
１０ ＡＮＤゲート
１１ ＡＮＤゲート
１２ インバータ
１３ ＯＲゲート
１４ ＯＲゲート
１５ インバータ
１６ ＥＸ−ＯＲゲート（制御信号生成回路）
２０ マスタースレーブ
２１ クロック出力切換回路
２２ クロック出力切換回路
２３ クロック出力切換回路
Ａ デバイス
Ｂ デバイス
ＳＣＬ Ａ クロック入力部（クロック信号入力部）
ＳＣＬ Ｂ クロック入力部（クロック信号入力部）
ＳＤＡ Ａ データ入力部
ＳＤＡ Ｂ データ入力部
Claims (8)
- ２系統に分離されたデバイスのそれぞれに、同一のデータライン及び同一のクロックラインを介して、データ信号及びクロック信号を選択的に与えるＩＩＣバス制御システムにおいて、
各系統のデバイスに、クロック信号と、クロック信号とは異なる非クロック信号とを出力する状態を、ハイレベルまたはローレベルの制御信号入力に応じて切り換えるクロック出力切換回路を、クロックラインと各デバイスのクロック信号入力部との間に備えるとともに、上記制御信号を、各系統のデバイスの出力ポートのレベルに基づいて生成する制御信号生成回路を備えたことを特徴するＩＩＣバス制御システム。 - 前記制御信号を伝送するラインと前記クロックラインとが、ＥＸ−ＯＲゲートの入力に接続され、前記ＥＸ−ＯＲゲートの出力を２系統に分離した後、どちらか一方の出力にインバータを介し、前記クロック信号入力部に接続されて、前記クロック出力切換回路が構成されていることを特徴とする請求項１に記載のＩＩＣバス制御システム。
- 前記制御信号を伝送するラインと前記クロックラインとが、ＥＸ−ＮＯＲゲートの入力に接続され、前記ＥＸ−ＮＯＲゲートの出力を２系統に分離した後、どちらか一方の出力にインバータを介し、前記クロック信号入力部に接続されて、前記クロック出力切換回路が構成されていることを特徴とする請求項１に記載のＩＩＣバス制御システム。
- 前記制御信号生成回路にて生成される前記制御信号をモニターすることを特徴とする請求項１に記載のＩＩＣバス制御システム。
- 前記制御信号を伝送するラインと前記クロックラインとをそれぞれ２系統に分離した後、それぞれ１本ずつのラインをＡＮＤゲートに入力し、どちらか一方の前記制御信号を伝送するラインと前記ＡＮＤゲートとの間にインバータを介して、前記クロック出力切換回路が構成されていることを特徴とする請求項１または４に記載のＩＩＣバス制御システム。
- 前記制御信号を伝送するラインと前記クロックラインとをそれぞれ２系統に分離した後、それぞれ１本ずつのラインをＯＲゲートに入力し、どちらか一方の前記制御信号を伝送するラインと前記ＯＲゲートとの間にインバータを介して、前記クロック出力切換回路が構成されていることを特徴とする請求項１または４に記載のＩＩＣバス制御システム。
- 上記制御信号生成回路において、前記各系統のデバイスの出力ポートからの出力が入力するＥＸ−ＯＲゲートにより上記制御信号が生成されることを特徴とする請求項１から６の何れか１項に記載のＩＩＣバス制御システム。
- 上記制御信号生成回路において、前記各系統のデバイスの出力ポートからの出力が入力するＥＸ−ＮＯＲゲートにより上記制御信号が生成されることを特徴とする請求項１から６の何れか１項に記載のＩＩＣバス制御システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001339062A JP3949429B2 (ja) | 2001-11-05 | 2001-11-05 | Ｉｉｃバス制御システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001339062A JP3949429B2 (ja) | 2001-11-05 | 2001-11-05 | Ｉｉｃバス制御システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003141062A JP2003141062A (ja) | 2003-05-16 |
| JP3949429B2 true JP3949429B2 (ja) | 2007-07-25 |
Family
ID=19153468
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001339062A Expired - Fee Related JP3949429B2 (ja) | 2001-11-05 | 2001-11-05 | Ｉｉｃバス制御システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3949429B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AT501137B1 (de) * | 2004-12-06 | 2006-11-15 | Vaillant Gmbh | Verfahren zur erweiterten nutzung einer iic-bus-signalleitung |
| KR100696111B1 (ko) | 2005-07-15 | 2007-03-20 | 삼성전자주식회사 | 통신시스템 |
| KR100772389B1 (ko) | 2006-01-12 | 2007-11-01 | 삼성전자주식회사 | 메모리 인식 장치 |
| JP5103842B2 (ja) * | 2006-09-22 | 2012-12-19 | 富士ゼロックス株式会社 | シリアル通信制御装置及びシリアル通信方法 |
| CN108255760A (zh) * | 2017-12-25 | 2018-07-06 | 北京摩高科技有限公司 | 一种多路i2c系统、及数据读写方法 |
| CN110491332A (zh) * | 2019-09-30 | 2019-11-22 | 京东方科技集团股份有限公司 | 驱动器、显示装置及其使用方法 |
| CN116610609A (zh) * | 2023-05-16 | 2023-08-18 | 深微光电科技(深圳)有限公司 | 一种iic地址冲突防护控制电路、装置及控制方法 |
-
2001
- 2001-11-05 JP JP2001339062A patent/JP3949429B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003141062A (ja) | 2003-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9940282B2 (en) | Bus serialization for devices without multi-device support | |
| US8489786B2 (en) | Acknowledgement management technique for supported command set of SMBUS/PMBUS slave applications | |
| US7668995B2 (en) | IIC bus communication system capable of suppressing freeze of IIC bus communication and method for controlling IIC bus communication | |
| US6339806B1 (en) | Primary bus to secondary bus multiplexing for I2C and other serial buses | |
| JP4773742B2 (ja) | ２線チップ間インターフェース | |
| US6799233B1 (en) | Generalized I2C slave transmitter/receiver state machine | |
| JP2009535677A (ja) | Ｉ２ｃクロックの生成方法及びシステム | |
| EP0506330B1 (en) | A communications system and a system control method | |
| WO2007030978A1 (fr) | Procede, appareil de reinitialisation et equipement pour effectuer la reinitialisation d'un dispositif maitre dans un bus i2c | |
| KR20060114270A (ko) | 마스터디바이스, 그 제어방법과 마스터디바이스를 갖는전자장치 | |
| KR20010053365A (ko) | 디바이스간 직렬 버스 프로토콜 | |
| WO2012046634A1 (ja) | 電子装置およびシリアルデータ通信方法 | |
| WO2007124304A2 (en) | Serial communications bus with active pullup | |
| JP3949429B2 (ja) | Ｉｉｃバス制御システム | |
| JP5671269B2 (ja) | バス接続回路を備えた半導体装置及びそのバス接続方法 | |
| US9495315B2 (en) | Information processing device and data communication method | |
| US20050114463A1 (en) | Multi-microprocessor apparatus and slave reset method for the same | |
| KR19980701425A (ko) | 병렬 데이터버스방식에 있어서의 오류검출과 오류정정 | |
| US7437448B1 (en) | Method and device for function selection of a control unit | |
| TWI447589B (zh) | 電子支付終端與維護工具間經由ｕｓｂ連結之資料交換 | |
| JP4201375B2 (ja) | データ転送装置 | |
| JP2000003312A (ja) | 同期式シリアル通信システム及びその制御方法 | |
| JP2552013B2 (ja) | バス接続回路 | |
| JPH0844660A (ja) | シリアルバスシステム | |
| JP2000339063A (ja) | 通信装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040611 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061227 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070123 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070326 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20070326 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070417 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070418 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |