KR19980701425A - 병렬 데이터버스방식에 있어서의 오류검출과 오류정정 - Google Patents

병렬 데이터버스방식에 있어서의 오류검출과 오류정정 Download PDF

Info

Publication number
KR19980701425A
KR19980701425A KR1019970704815A KR19970704815A KR19980701425A KR 19980701425 A KR19980701425 A KR 19980701425A KR 1019970704815 A KR1019970704815 A KR 1019970704815A KR 19970704815 A KR19970704815 A KR 19970704815A KR 19980701425 A KR19980701425 A KR 19980701425A
Authority
KR
South Korea
Prior art keywords
master
slave
signal circuit
sda
reset
Prior art date
Application number
KR1019970704815A
Other languages
English (en)
Inventor
바이어 에버하르트
에스히리히 겔하르트
홀삭 귄터
룬게 볼프강
Original Assignee
칼-페터 찌이트로우/볼프강 화우스
젯트에프 프리드리히스하펜 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 칼-페터 찌이트로우/볼프강 화우스, 젯트에프 프리드리히스하펜 아게 filed Critical 칼-페터 찌이트로우/볼프강 화우스
Publication of KR19980701425A publication Critical patent/KR19980701425A/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
    • G06F13/423—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus with synchronous protocol
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Communication Control (AREA)
  • Debugging And Monitoring (AREA)
  • Read Only Memory (AREA)

Abstract

마스터(2) 및 종속(SLAVE)-레이아웃(4)을 구비한 병렬 데이타버스 특히 마이크로-제어기 및 예컨대 E2prom(피-롬)을 구비한 I2C-버스에 있어서 리셋(복귀)후 SDA-회로(3)가 검증되는 방법을 제안한다. 이것이 LOW(저)-전위하에 있으면 오류가 검출되며 서브프로그램의 시행에 의하여 정정이 된다.

Description

병렬 데이터 버스 장식에 있어서의 오류검출과 오류정정
도면들에는 한가지 실시예가 설명되어 있다.
제 1도는 마스터-종속-레이아웃;
제 2도는 오독;
제 3도는 1차 기록 오류;
제 4도는 기록 오류 및
제 5도는 플로우 챠트이다.
본 발명은 마스터-와 종속 레이아웃 특히 마스터로서 마이크로-제어장치와 적어도 종속으로서 예컨대 가입자 예컨대 E2프롬을 종속으로 하는 특히 I2C-버스를 구비한 병렬 데이터버스 방식에 있어서의 오류검출과 오류정정방식에 관한 것이다.
마스터-및 금속 레이아웃을 가진 I2C-버스에 있어서는 2선 인터페이스에 의하여 서로 결부되어 있다. 마스터는 신호회로 SCL에 의하여 병렬 싸이클을 종속에 전달한다. 신호회로 SDA는 양지향성이며 즉 마스터는 정보를 종속 또는 이와 역으로 정보들을 전달한다. 마스터에 대하여 정보를 종속 또는 이와 역으로 정보들을 전달한다. 마스터에 대하여 대표적인 것으로 예컨대 시멘스사의 80C517이 있다. 종속에 대하여 대표적인 것으로는 마이크로 칩 테크놀로지사에서 1993년도에 공개된바 데이터 북에서 6-41내지 6-48페이지에 기재되어 있는 바와 같은 E2prom 타입 24LC16B이다. 동시에 이로부터 I2C-버스와 통신규약에 대한 명세를 볼 수 있다.
기재된 내용의 경우 마스터는 리셋(복귀)에 의하여 그의 원위치로 돌아간다. 리셋은 마스터에만 작용한다. 보통 감시기능(위치도그)이 예컨대 프로그램 진행중에 오류를 확인하면 리셋이 장동된다. 리셋은 이와 더불어 통신규약이 행해지는 동안 이에 따라 각기 임의의 시점에서 행해질 수 있다.
종속의 데인터나 또는 번지를 수신하거나 또는 종속이 고정 저(低)레벨로 데이터를 전송할 때 다음의 오류가 발생한다 : 신호회로 SCL이 고(高)레벨로 되어 있으면 신호 회로 SDA는 지배적인 종속레벨로 인하여 저레벨로 되어 있다. 종속은 이로 인하여 늦은 시점에서 마스터에서 신규 출력한 스타트조건을 검출하지 못한다. 그 결과 기타 통신규약 이행시에 오류가 발생한다.
본 발명은 병렬 데이터버스가 리셋에 따라 오류가 없는 데이터 전달을 보장하기 위한 과제를 기본으로 하고 있다.
본 과제는 발명에 따라 오류검출과 오류정정 방법에 의하여 해결이 되는데 마스터-와 종속 레이아웃을 가진 병렬 데이터버스방식 특히 마이크로-제어장치를 가진 I2C-버스를 마스터로 하고 적어도 가입자 예컨대 E2prom을 종속으로 할 경우 마스터와 종속은 2선 결합에 의하여 서로 결합이 되며 이 때 신호회로 SCL은 병렬싸이클을 마스터로부터 종속으로, 신호회로 SDA는 양 지향성으로 정보를 전달한다. 마스터는 개시조건에 따라 정보전달을 개시하며 제어-바이트 및 기록-/읽기-비트에 의하여 행해진다. 종속은 ACK(인식)에 의하여 응답한다. 마스터는 정지-조건으로 정보 전달을 종결한다. 마스터는 리셋에 의하여 그의 원상태로 복귀하는데 이때 신호회로 SCL과 SDA의 마스터 출력의 출력상태에서 고-레벨이 출력되고 오류가 정정되며 이때 신호회로 SDA는 리셋에 의하여 저-레벨을 지시하며 오류가 정정되는 한편 마스터는 SCL 신호회로에서 개별주기-임펄스 또는 다중주기-임펄스를 출력시켜서 종속을 수신 대기 상태로 대체한다.
이에 관한 형태로 마스터에서 리셋 후 서브루틴이 시작되고 그의 개시초에 카운터가 개시 값에 대해 설정되며 카운터 루푸(loop)가 이루어진다. 매 과정마다 카운터 내용이 하나만큼 줄어들며 신호회로 SDA 상태가 점검된다.
발명에 의한 해결방식은 싸이클-임펄스에 의하여 이-피롬(E2prom)의 입력버퍼가 한 싸이클 만큼 더 밀리며 인지-상태가 종결되는 이점을 제공한다.
발명의 형태에서 서브루틴을 떠나 진단장치가 활성화될 때 카운터 내용은 영(0)으로 감소되고 신호회로 SDA는 여전히 저-레벨을 나타낸다. 이에 대한 형상에서 또한 진단장치가 오류저장소 내에 오류기입을 하도록 하고 대체형식을 활성화시키는 것이 바람직하다. 이로 인하여 표준전위(접지단락)에 대한 단락이 확실히 검출되는 이점이 얻어진다. 오류저장소 내에의 기록에 의하여 오류조건이 항시 호출된다.
제 1도는 마스터-와 종속 레이아웃의 약도를 제시하고 있다. 참조기호(1)로 마스터가 참조기호(4)로 종속이 각각 표시되어 있다. 마스터(1)와 종속(4)은 신호회로(2)에 의하여 약어 SCL로 신호회로(3)는 약어 SDA로 연결되어 있다. 신호회로 SCL에 의하여 마스터(1)는 병렬 싸이클을 종속(4)에 전달한다. 신회회로 SCL에 의하여 마스터(1)는 병렬 싸이클을 종속(4)에 전달한다. 신회회로 SDA(3)에 의하여 정보들은 마스터(1)로부터 종속(4)에 또는 역으로 전달된다. 마스터(1)는 풀업(pullup)과 표준 전위차에 대한 반도체스위치(S1)로 구성되어 있는 출력단계(5)를 가진다. 풀업과 반도체스위치(S1)사이에는 출력핀(P2)에 하나의 분기가 있다. 반도체스위치(S1)가 열려 있으면 핀(P2)은 이에 따라 전원(+)과 같은 전위차를 가진다. 스위치(S1)가 닫히면 핀(P2)은 표준전위(-)를 가지게 된다. 종속(4)은 하나의 입력단계(6)를 가지는데 표준전위차에 대하여 하나의 반도체스위치(S2)와 하나의 논리회로 예컨대 슈미트회로나 또는 게이트회로로 되어 있다. 핀(P3)의 전위는 반도체스위치(S2)이 설정에 의하여 정해진다. 스위치(S2)가 열릴 경우에는 핀(P3)은 핀(P2)과 같은 전위차를 가진다. 스위치(S2)가 닫히면 핀(P3)은 표준전위(-)로 되어 있다. 이의 스위치(S2)에 의하여 종속(4)은 신호회로 SDA(3)에서 번지(어드레스)나 데이터 기호 ACK(인식)를 수신 데이터들을 마스터에 보낸다. 마스터(1)는 다시 핀(P2)의 전위차에 의하여 종속(4)을 확인하거나 또는 종속에 의하여 발신된 데이터비트의 레벨을 검출한다. 리셋(복귀)할 경우에 마스터(1)는 신호회로 SCL(2)과 신호회로 SDA(3)를 HIGH(높게)로 설정한다. 즉 양 핀(P1 및 P2)의 전위차는 전원의 전위차에 대응한다. 리셋후 마스터(1)는 개시-조건으로 시작한다. 개시-조건은 SCL=HIGH(高)이며 SDA는 HIGH(高)로부터 LOW(低)로 전환하는데 있다.
이어서 마스터(1)는 숫자 또는 데이터 송출을 개시한다.
제 2도 내지 제 4도는 선행기술에 따르는 마스터와 종속의 I2C-버스에서 리셋(복귀)의 경우 3가지의 발생 가능한 오류를 도시하고 있다.
제 2 도는 판독오류에 이르는 시간적인 순서를 도시하고 있다. 상부열은 이때 마스터의 정보를 그리고 하부열은 종 속의 정보를 도시한다. 상하부열 사이의 화살표들은 각기 신호회로 SDA의 정보방향을 지시한다. 그의 과정은 다음과 같다 : 마스터가 개시-조건(7)을 종속에 출력한다. 개시-조건(7)을 종속에 출력한다. 개시-조건은 SCL=HIGH(高)와 SDA는 HIGH(高)로부터 LOW(低)로 전환하는데 있다. 종속은 개시조건 7A를 검출한다. 그다음 종속은 제어빗트를 참조기호(8)에 보낸다. 제어-빗트들은 I2C-버스의 장치타입을 표시하는 4빗트 폭의 숫자연속으로 되어 있는데 저장브록 일반적으로 1-0-1-0인 경우 3빗트들에 의하여 따르는데 I2C-버스 시스템의 8종속까지에서 하나 또는 단일 종속내에서 하나의 일정한 구역을 선택한다.
종속은 제어-빗트 CB9A를 검출한다. 제어-빗트 CB8에 따라 마스터는 기록명령(W) 참조기호(9)를 전달한다. 기록명령(W9)으로 마스터는 마스터가 다음으로 신회회로 SDA를 거쳐 보내는 정보들이 종속에 기록되어야 함을 지시한다. 기록 명령(W9)은 마스터의 저(抵)-전위(電位)로 출력된다. 종속은 기록명령(W) 참조기호(9A)를 검출한다. 이어서 종속은 수신기호 ACK(인식)으로 응답하는 동안에 종속은 신호회로 SDA를 LOW(低)로 유지한다. 마스터는 종속의 확인, 참조부호(10A)를 검출한다. 이어서 마스트는 번지-바이트(WA1), 참조기호(11)를 전달한다. 종속은 번지-바이트(WA1)를 그의 번지 메로리에 전달한다. 이어서 종속은 수신에 응답하며 그 동안에 그는 다시 신호회로 SDA를 LOW(低)-전위로 유지 명령 ACK 참조기호 12로 한다. 마스터는 확인신호 참조기호(12A)를 검출한다. 제 2 도에서 개시조건으로부터 확인 12A에 이르기까지의 이러한 과정은 브록 A로 표시된다. 이제 명령 ACK 신호회로 SDA=LOW(低)로 하여 리셋(복귀)이 해지되면 마스터는 양 신호회로 SCL과 SDA에서 HIGH(高)-레벨을 출력한다. 그러나 신호회로 SCL에 HIGH(高)-레벨이 접하게 됨으로 종속은 그의 최종상태를 유지하게 된다. 이것은 종속이 ACK-모드로 남아 있음을 의미한다. 이것은 이에 따라서 반도체 스위치(S2)가 표준전위에 대하여 닫혀 있음으로 신호회로 SDA(3)가 LOW(低) 전위로 남아 있게 된다. 종속은 이러한 ACK-모드를 신호회로 SCL에서 LOW(低)로부터 HIGH(高)로 전환될 때까지 유지하게 된다. 리셋(복구)후에 마스터는 개시된 참조기호(13)로 부터 시작하여 판독규정을 출력한다. 종속은 여전히 ACK(인식)-모드를 유지하고 있다. 다음에 마스터는 제어빗트 CB, 참조기호(8)과 기록빗트 W9를 전달한다. 종속이 개시-조건을 검출하지 못함으로 종속은 제어-빗트 CB8과 기록빗트 W9을 데이터 값으로 번역한다. 그 다음에 밟은 과정은 다음과 같다 : 종속명령 ACK(인식) 참조기호(10 또는 10A)로 조작, 그 다음에 번지-바이트 WA2, 참조기호(14)를 종속, 참조기호(12 또는 12A)에 의하여 연속확인. 확인후 마스터는 정지-조건 참조기호(15)를 출력한다. 정지조건은 신호회로 SCL이 HIGH(高)-전위를 가지며 신호회로 SDA는 LOW(低)-HIGH(高)-전환을 제시한다. 참조기호(16)로 마스터는 하나의 새로운 개시-조건을 출력한다. 종속은 개시조건 참조기호(16A)를 검출한다.
이어서 마스터는 제어-빗트 CB, 참조기호(8)을 출력한다. 다음에 판독-빗트 R, 참조기호(17)가 따른다. 종속은 판독-빗트(R), 참조기호(17A)를 검출한다. 종속은 수신, 참조기호(10)를 확인한 다음 번지내용 WA1 참조기호(18)를 송신한다. 판독요류는 이와 더불어 종속이 리셋(복귀)후 개시-조건(13)을 검출하지 못하는데 있다. 이에 따라 종속은 동시에 번지-바이트 WA2(14)를 검출하지 못한다. 종속의 번지레지스터는 여전히 번지바이트 WA1(11)가 유효하다. 따라서 종속은 판독-빗트 R, 참조기호(17 또는 17A)에 따라서 번지 WA1의 내용(번지 WA2의 내용대신)을 송신한다.
제 3도는 1차 기록오류를 도시하고 있다. 이러한 기록오류는 동시에 ACK(인식)-모드중에 리셋(복귀)이 일어날 때 발생한다. 시간적으로 리셋 이전의 명령은 제 2도의 기능브록 A에 해당됨으로 새화면상에서는 소멸된다. 시간적으로 1차 리셋후의 브록들 개시-조건(13), 제어-빗트 CB8, 기록-비트 W9 및 ACK(인식)(10 또는 10A)는 동시에 제 2도의 명세와 같다. 이제 번지-바이트 WA2 참조기호(14)의 전달중에 2차 리셋이 발생하고 그것이 이 시점에 전달되는 빗트에 논리적 0이면 의도적이 아닌 정지-조건이 발생한다. 정지-조건의 검출후 종속은 번지 WA1의 내용을 제어-빗트 CB8과 기록-빗트 W9에 상당한 데이터 값으로 변환하기 시작한다. 오류는 이와 더불어 종속이 1차 리셋후 개시-조건(13)을 검출하지 못하며 제어-바이트 CB8을 데이터 값으로 사용하고 이를 2차 리셋후 번지 WA1으로 저장한다(판독 규정을 시행함이 없이)
제 4 도는 2차 판독오류를 도시하고 있다. 기능브록 A는 제 2도의 것과 대응한다. 마스터는 리셋후 기록규정을 출력하며 이에 의하여 번지 WA2가 기록된다. 기록규정은 개시-조건(13)으로 시작되고 제어-빗트 CB8이 따른다. 종속은 개시-조건을 찾지 못하며 제어-빗트 CB8을 기록-빗트 W9과 더불어 데이터(1), 참조기호(19)로서 번역한다. ACK(인식) 참조기호(10 또는 10A)후 마스터는 번지-바이트 WA2, 참조기호(14)를 송신한다. 이것을 종속은 데이터 값(2), 참조기호(20)로 인식하고 이를 확인한다. 그다음 마스터는 종속이 데이터-바이트(3), 참조기호(22)로 인식하는 데이터바이트, 참조기호(21)를 송신한다. 이제 마스터가 정지-조건을 출력하면 종속은 데이터-바이트, 참조기호(19)의 내용과 더불어 번지의 내용을 전환하기 시작한다. 번지 WA1+1의 내용을 종속이 데이터-바이트(2), 참조기호(20)와 함께 전환하며 번지 WA+2의 내용은 데이터(1)와 함께 전환된다. 이것은 마이크로칩 테크놀로지 회사 간행 데어터북 6-46페이지에 기재된 페이지 기록과 일치한다. 상기 기재된 것과 유사한 기타 오류들은 (1차) 리셋(복귀)이 E2prom이 LOW(低)-레벨의 데이터 빗트를 출력할 시점에 나타난다 : 리셋 후 마스터에 의하여 출력된 규정의 개시 조건은 종속에 의하여 검출하지 못한다.
제 5도는 하나의 플로우챠트를 제시한다. 이러한 플로우챠트의 명령시행에 의히여 제 2 내지 제 4 도에 언급된 오류들이 검출 정정된다. 프로그램은 참조기호(23)에 의하여 시작되며 그러는 동안 계수기 개시값 N으로 신호회로 SDA를 HIGH(高)-전위에서 논리적으로 1로 설정된다. 그다음 참조기호(24)에서 신호회로 SCL은 동시에 HIGH(高)전위로 설정된다. 참조기호(25)인 경우 신호회로 SDA가 논리적으로 하나, HIGH(高)-전위상에 있다. 이러한 호출은 종속(4)이 ACK(인식)-모드내에 있거나 또는 데이터빗트가 논리적인 영으로 출력되므로서 반도체스위치(S2)가 닫혀질 때 만이 부(-)이다. 이것이 그러하다면 계수내용은 하나(1) 참조기호(26) 만큼 줄어들며 계수내용이 0(영)인지 참조기호(27)가 점검된다. 계수기가 아직 영이 아니면 참조기호(28)의 경우 신호회로 SCL은 LOW(低)-레벨로 설정이 되며 대기브록(29)이 뒤따른다. 이러한 루프 작용중에 이에 따라 신호회로 SCL에 대하여 HIGH 고-(LOW) 저-고(HIGH) 임펄스가 발생된다. 이러한 임펄스에 의하여 종속(4)이 그의 ACK(인식)-모드를 떠나거나 또는 다음의 데이터빗트를 출력시킨다. 이러한 데이터빗트가 다시금 LOW(저)-레벨을 가지면 루프는 다시 한번 작용되어야 한다. 8비트의 출력후 종속은 SDA-회로를 재차 개방함으로 ((HIGH(高)-레벨출력), 루프(loop)는 마스터가 단락의 경우를 제외하고 개시조건을 출력하기 전에 최대 8회 번복하여야 한다. 기록 루프는 2개의 출력을 가지다. 1차 출력은 신호회로 SDA의 검증이 HIGH(고)-레벨을 낼 때 참조기호(25)인 경우이다. 이것은 신호회로 SCL 및 SDA가 HIGH(고)-전위로 되어 있어서 마스터가 개시조건을 출력하며 종속이 이것을 바르게 검출할 수 있다는 것을 의미한다. 참조기호(30) 2차 출력은 검증이 신호회로 SDA가 여전히 표준-전위로 대전되며 루프수는 N-번 번복된다는 결과가 나올 때의 참조기호(27)의 경우이다. 이것은 다음에 기준-전위에 대한 단락 접지가 존재할 경우이다. 이로부터 연이어 진단장치(31)가 활성화 된다. 진단장치(31)에서 미리 확인되 오류가 오류메모리에 얹히고 보조기능이 시작된다. 이러한 보조기능에 의하여 예컨대 종속(4)이 불활성화된다. 신호회로 SCL(2)와 개시조건에서 임펄스출력을 위하여 지켜야할 시간조건은 플로우챠트에서 명시적으로 제시되어 있지 않다.

Claims (5)

  1. 마스터-와 종속(스레이브) 레이아웃을 가진 병렬 데이터버스방식 특히 마스터(1)로서 하나의 마이크로-제어기와 적어도 종속(4)으로서 예컨대 E2피-롬(Prom)과 같은 또다른 사용자를 가진 I2C-버스에 있어서,
    마스터(1)와 종속(4)은 2개 회선 결합에 의하여 상호 결부되어 있는 이때 신호회로 SCL(2)은 하나의 병렬싸이클을 마스터(1)로부터 종속(4)에 전달하며 신호회로 SDA(3)는 양방성 정보들을 전달하고 마스터(1)는 개시-조건(7, 13, 16)으로 정보전달을 개시 제어-바이트 CB(8)와 기록(9) 또는 판독빗트(17)에 의하여 이어지며 종속(4)은 ACK(인식)에 의하여 수신에 응답하고 마스터(1)는 하나의 정지-조건(15)으로 정보전달을 종료하며 마스터(1)는 리셋(복귀)에 의하여 그의 원래상태로 복귀되며 신호회로 SDA(3)와 SCL(2)에 대한 마스터(1) 출구에서의 출력 상태에서 HIGH(高)-레벨이 출력되는 바 신호회로 SDA(3)가 리셋후 LOW(低)-레벨을 제시할 때 오류가 검출되어서 정정되며 한편 마스터(1)는 신호회로 SCL(2)에서 개별 싸이클-임퍼스나 또는 다중 싸이클-임펄스를 출력하여 동 종속을 수신 준비상태로 변환시켜 놓는 것을 특징으로 하는 방법.
  2. 제 1 항에 있어서,
    마스터(1)에서 리셋후 서브루틴이 개시되고 이의 시초에서 계수기가 개시값을 설정 반복루프가 시행되는바 매 루프의 경우 한 싸이클-임펄스가 신호회로 SCL(2)에 발생되어 계수내용이 1회씩 감소되면서 신호회로 SDA(3)의 상태가 검증되는 것을 특징으로 하는 방법
  3. 신호회로 SDA(3)가 HIGH(高)-레벨을 제시하고 마스터(1)가 개시-조건(7,13,16)에 의하여 서브루틴을 떠난후에 속행될 때 서부루틴이 유리되는 것을 특징으로 하는 방법.
  4. 제 2 항에 있어서,
    계수기 내용이 0(영)으로 감소되고 신호회로 SDA(3)가 여전히 LOW(低)-레벨을 제시할 때 서브루틴이 유리되고 진단장치(31)가 활성화되는 것을 특징으로 하는 방법.
  5. 제 4 항에 있어서,
    진단장치(31)내에서 오류기록은 오류메모리에서 행해지며 보조 프로그램이 활성화되는 것을 특징으로 하는 방법.
KR1019970704815A 1995-01-21 1996-01-16 병렬 데이터버스방식에 있어서의 오류검출과 오류정정 KR19980701425A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19501800.1 1995-01-21
DE19501800A DE19501800A1 (de) 1995-01-21 1995-01-21 Fehlererkennung und Fehlerbeseitigung bei einem seriellen Datenbussystem

Publications (1)

Publication Number Publication Date
KR19980701425A true KR19980701425A (ko) 1998-05-15

Family

ID=7752021

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970704815A KR19980701425A (ko) 1995-01-21 1996-01-16 병렬 데이터버스방식에 있어서의 오류검출과 오류정정

Country Status (5)

Country Link
EP (1) EP0804765B1 (ko)
JP (1) JPH11502643A (ko)
KR (1) KR19980701425A (ko)
DE (2) DE19501800A1 (ko)
WO (1) WO1996022572A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100291036B1 (ko) * 1999-03-03 2001-05-15 윤종용 마이크로 콘트롤러와 표준 아이스퀘어씨 버스 프로토콜을 이용한시스템 하드웨어 관리 장치 및 방법

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3282470B2 (ja) * 1995-11-08 2002-05-13 三菱電機株式会社 パソコンを用いた数値制御装置及びその制御方法
CN1740998A (zh) * 2005-09-13 2006-03-01 中兴通讯股份有限公司 I2c总线中主器件复位的实现方法、复位装置及其设备
JP2008234266A (ja) * 2007-03-20 2008-10-02 Nec Corp 障害処理方式、電子機器、および障害処理方法
JP5680212B2 (ja) * 2011-09-27 2015-03-04 三菱電機株式会社 スレーブ装置、マスター装置及び通信方法
CN102707652A (zh) * 2012-06-01 2012-10-03 苏州市豪杰机械电子设备有限公司 单片机数据同步传送方法
JP6263880B2 (ja) 2013-07-09 2018-01-24 富士通株式会社 ストレージ制御装置、制御装置および制御プログラム
CN106371954B (zh) * 2016-08-19 2020-02-04 苏州浪潮智能科技有限公司 基于10位从机地址的i2c总线验证的方法及系统
CN112540943B (zh) * 2020-11-16 2023-10-10 北京中电华大电子设计有限责任公司 一种防止i2c接口错误唤醒soc系统的电路结构及方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8005976A (nl) * 1980-10-31 1982-05-17 Philips Nv Tweedraads-bussysteem met een kloklijndraad en een datalijndraad voor het onderling verbinden van een aantal stations.
US4468734A (en) * 1982-03-26 1984-08-28 International Business Machines Corporation Method of purging erroneous signals from closed ring data communication networks capable of repeatedly circulating such signals
EP0628915B1 (en) * 1993-06-04 2001-11-28 Koninklijke Philips Electronics N.V. A two-lined mixed analog/digital bus system and a master station and a slave station for use in such system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100291036B1 (ko) * 1999-03-03 2001-05-15 윤종용 마이크로 콘트롤러와 표준 아이스퀘어씨 버스 프로토콜을 이용한시스템 하드웨어 관리 장치 및 방법

Also Published As

Publication number Publication date
DE19501800A1 (de) 1996-07-25
EP0804765B1 (de) 1998-12-16
JPH11502643A (ja) 1999-03-02
EP0804765A1 (de) 1997-11-05
WO1996022572A1 (de) 1996-07-25
DE59600992D1 (de) 1999-01-28

Similar Documents

Publication Publication Date Title
EP1764703B1 (en) A system for providing access to multiple data buffers of a data retaining and processing device
US6874052B1 (en) Expansion bridge apparatus and method for an I2C bus
US5878234A (en) Low power serial protocol translator for use in multi-circuit board electronic systems
US6799233B1 (en) Generalized I2C slave transmitter/receiver state machine
KR100337413B1 (ko) 내부 집적 회로 버스를 포함하는 글로벌 직렬 버스에 제작시험 인터페이스를 연결하는 방법 및 장치
US6339806B1 (en) Primary bus to secondary bus multiplexing for I2C and other serial buses
CN107066746B (zh) 基于i2c接口通过cpld来实现pca9555功能的方法
JPH0816896B2 (ja) スレーブ型インターフェース回路
JPH0481932A (ja) 割込みコントローラ
JPS62186629A (ja) 情報授受システム
US11762017B2 (en) Performing scan data transfer inside multi-die package with SERDES functionality
KR19980701425A (ko) 병렬 데이터버스방식에 있어서의 오류검출과 오류정정
WO2012046634A1 (ja) 電子装置およびシリアルデータ通信方法
CN100538675C (zh) 中心单元、存储器模块、存储器系统和对其读和写的方法
JPH0331928A (ja) フレーム変換回路
JP2001127827A (ja) データ転送方式
US5617433A (en) Serial data transfer apparatus
JP3949429B2 (ja) Ｉｉｃバス制御システム
CN111124971A (zh) 算术处理装置和算术处理装置的控制方法
US4835346A (en) Method and device for fast data transmission through a standard serial link
WO2005006177A1 (en) Frequency translation techniques
US20030196130A1 (en) Prompt resynchronization for a serial interface
JP4201375B2 (ja) データ転送装置
CN111581140B (zh) 数据传输及处理方法以及从装置
JPS63228856A (ja) 通信制御装置

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid