JPH11502643A - シリアルデータバスシステムにおけるエラーの認識及び除去 - Google Patents

Abstract

(57)【要約】 マスタ（１）及びスレーブ（４）装置を有するシリアルデータバス、とりわけマイクロコントローラ及び例えばＥ²ＰＲＯＭを有するＩ²Ｃバスのために、リセットの後にＳＤＡ線（３）を検査する方法が提案される。ＳＤＡ線（３）がＬＯＷ電位にあればエラーが認識され、サブルーチンの実行によって取り除かれる。

Description

【発明の詳細な説明】 シリアルデータバスシステムにおけるエラーの認識及び除去 本発明は、マスタとしてマイクロコントローラを、スレーブとして少なくとも １つの加入者、例えばＥ²ＰＲＯＭを有するマスタ・スレーブ装置を有するシリ アルデータバスシステム、とりわけＩ²Ｃ バスにおけるエラーの認識及び除去 のための方法に関する。 マスタ・スレーブ装置を有するＩ²Ｃ バスにおいては、マスタとスレーブが 二線式インタフェースを介して互いに結合される。マスタは信号線ＳＣＬを介し てスレーブにシリアルクロックを伝送する。信号線ＳＤＡは双方向性である。す なわち、マスタは情報をスレーブへ伝送し、またその逆も行われる。マスタの典 型的な代表は、例えばシーメンス（Siemens）社の８０Ｃ５１７である。スレー ブの典型的な代表はマイクロチップ・テクノロジー（Microchip Technology）社 のデータブック、１９９３年刊、６−４１ないし６４−４８頁に記載されている Ｅ²ＰＲＯＭ、機種２４ＬＣ１６Ｂである。Ｉ²Ｃ バス及び通信プロトコルに対 する仕様もこれにより明らかである。 上記の構成ではマスタがリセットによって初期状態に戻される。リセットはマ スタにだけ作用する。通常、リセットは監視機能（ウオッチドッグ）が例えばプ ログラムの流れにエラーを検出したときに起動される。このようにしてリセット は通信プロトコルの間の任意のどの時点でも行うことができる。ところがスレー ブがデータ又はアドレスの受信に肯定応答（ＡＣＫ）し、またはスレーブがロー （ＬＯＷ）レベルでデータビットを送信する時点でリセットが行われるならば、 次のエラーが現れる。すなわち、スレーブの主レベルに関連して信号線ＳＣＬが ハイ（ＨＩＧＨ）レベルにあり、信号線ＳＤＡがＬＯＷレベルにある。そこでス レーブはその後の時点でマスタが新たに送出するスタート条件を認識しない。そ の結果、以後の通信プロトコルでエラーが現れる。 そこで本発明は、シリアルデータバスにおいてリセットの後にエラーを生じな いデータ通信を保証することを課題とする。 この課題は本発明によれば、バスとスレーブが二線式結線によって互いに結合 され、信号線ＳＣＬがマスタからスレーブへシリアルクロックを、信号線ＳＤＡ が双方向に情報を伝送する、マスタとしてマイクロコントローラを、スレーブと して少なくとも１つの加入者、例えばＥ²ＰＲＯＭを有するマスタ・スレーブ装 置を有するシリアルデータバスシステム、とりわけＩ²Ｃ バスにおけるエラー の検出及び除去のための方法によって解決される。マスタはスタート条件で情報 伝送を開始し、制御バイト及び書込み又は読取りビットがこれに続く。スレーブ はＡＣＫ信号により受信に肯定応答する。マスタはストップ条件で情報伝送を終 了する。マスタはリセットによって初期状態に戻され、初期状態でマスタの出力 から信号線ＳＣＬ及びＳＤＡに対してＨＩＧＨレベル信号が送出され、信号線Ｓ ＤＡがリセットの後にＬＯＷレベルを有するならばエラーが検出され、スレーブ を受信可能状態にするために、マスタが信号線ＳＣＬに単独のクロックパルス又 は複数個のクロックパルスを送出することによってエラーが取り除かれる。 そのための実施の形態として、リセットの後にマスタでサブルーチンが始まり 、その初めにカウンタが初期値にセットされ、計数ループを通過させることが提 案される。通過のつど信号線ＳＣＬに対して１個のクロックパルスが発生される 。通過のつど計数内容が１だけ減少され、信号線ＳＤＡの状態が検査される。 本発明に基づく解決策は、クロックパルスによりＥ²ＰＲＯＭの入力バッファ が１クロックだけシフトされて肯定応答状態が終了されるという利点をもたらす 。 本発明の一実施の形態においては、計数内容がゼロまで減少され、信号線ＳＤ Ａが依然としてＬＯＷレベルを有するならば、サブルーチンを中止し、診断装置 を作動させることが提案される。またそのための実施例として、診断装置がエラ ー記憶装置へのエラーの記入を行わせ、代替機能を作動することが提案される。 これによって基準電位に対する短絡（地絡）が確実に検出される利点が得られ る。エラー記憶装置への記入によってエラー条件を随時呼び出すことができる。 図面に実施の形態を示す。 図１はマスタ・スレーブ装置の概念図、 図２は読取りエラーを示す図、 図３は第１の書込みエラーを示す図、 図４は第２の書込みエラーを示し、さらに 図５はフローチャートを示す。 図１はマスタ・スレーブ装置の概念図を示すものである。参照符号１はマスタ を、参照符号４はスレーブを示す。マスタ１とスレーブ４は信号線２（略称「Ｓ ＣＬ」）及び信号線３（略称「ＳＤＡ」）によって結合される。信号線ＳＣＬに よってマスタ１がスレーブ４にシリアルクロックを伝送する。信号線ＳＤＡ３に よってマスタ１からスレーブ４へ、またはその逆に、情報が伝送される。マスタ １はプルアップ抵抗および基準電位付与のための半導体スイッチＳ¹を有する出 力段５を有する。プルアップ抵抗および半導体スイッチＳ¹の間から出力ピンＰ ２が導出されている。半導体スイッチＳ¹が開いていれば、出力ピンＰ２は電源 電圧（＋）と同じ電位を有することになる。スイッチＳ¹が閉じていれば、出力 ピンＰ２は基準電位（−）となる。スレーブ４は基準電位に落とすための半導体 スイッチＳ²と論理回路、例えばシュミットトリガ又は論理ゲートを有する入力 段６を備えている。入力ピンＰ３の電位は半導体スイッチＳ²の位置によって決 まる。スイッチＳ²が開いていれば入力ピンＰ３は出力ピンＰ２と同じ電位を持 つことになる。スイッチＳ²が閉じていれば、入力ピンＰ３は基準電位（−）に なる。スイッチＳ²によってスレーブ４は信号線ＳＤＡでアドレス又はデータの 受信に肯定応答（略称「ＡＣＫ」）し、マスタ１へデータを送信する。一方、マ スタ１は出力ピンＰ２の電位に基づきスレーブ４の肯定応答又はスレーブが送信 するデータビットのレベルを認識する。 リセットの際にマスタ４は信号線ＳＣＬ２及び信号線ＳＤＡ３をＨＩＧＨにセ ットする。すなわち２つのピンＰ１及びＰ２の電位は電源電圧の電位に対応する ことになる。リセットの後にマスタ１はスタート条件をもってスタートする。ス タート条件とは、ＳＣＬ＝ＨＩＧＨ であって、ＳＤＡがＨＩＧＨからＬＯＷへ 移行することである。 図２ないし４は、マスタとスレーブを有する先行技術によるＩ²Ｃ バスでリ セットの後に現れる可能な３つのエラーを示すものである。 図２は読取りエラーをもたらすタイムチャートを示すものである。各図で、上 の列はマスタの情報を、下の列はスレーブの情報を示す。上と下の列の間の矢印 はそれぞれ信号線ＳＤＡの情報の流れの方向を示す。順序は次の通りである。ま ず、マスタがスレーブにスタート条件７を送出する。スタート条件は、ＳＣＬ＝ ＨＩＧＨであって、ＳＤＡがＨＩＧＨからＬＯＷに移行することである。スレー ブがスタート条件７Ａを認識する。次にマスタは制御ビットＣＢ（参照符号８） を送信する。制御ビットはＩ²Ｃバスの機種を表示する４ビット幅の数字列、記 憶装置では通常１−０−１−０、からなり、Ｉ²Ｃ バスシステムの中の８個以 下のスレーブの１つ又は単一のスレーブの内部の特定の領域を選定する３ビット がこれに続く。スレーブは制御ビットＣＢ（参照符号８Ａ）を認識する。制御ビ ットＣＢ（参照符号８Ａ）の後に、マスタは書込み命令Ｗ（参照符号９）を送信 する。書込み命令Ｗ（参照符号９）でマスタは、マスタが信号線ＳＤＡで次に送 る情報がスレーブに書込まれなければならないことを指示する。書込み命令Ｗ（ 参照符号９）は、マスタからＬＯＷ電位として送出される。スレーブは書込み命 令Ｗ（参照符号９Ａ）を認識する。次にスレーブが信号線ＳＤＡをＬＯＷに保 持することにより、スレーブは受信に肯定応答ＡＣＫ（参照符号１０）を返送す る。マスタはスレーブの肯定応答（参照符号１０Ａ）を認識する。次にマスタは アドレスバイトＷＡ１（参照符号１１）を送信する。スレーブはそのアドレス記 憶装置（参照符号１１Ａ）へアドレスバイトＷＡ１を転送する。次にスレーブは 再び信号線ＳＤＡをＬＯＷ電位に保持することにより受信に肯定応答ＡＣＫ（参 照符号１２）する。マスタは肯定応答信号（参照符号１２Ａ）を認識する。図２ ではスタート条件７から肯定応答１２Ａに至る経過がブロックＡとして示されて いる。次に、信号ＡＣＫの送出と共に信号線ＳＤＡは、ＳＤＡ＝ＬＯＷ となり 、リセットが起動されると、マスタが信号線ＳＣＬ及びＳＤＡにＨＩＧＨレベル 信号を送出する。しかしＳＣＬにはＨＩＧＨレベル信号が印加されているので、 スレーブは最後の状態を維持する。このことは、スレーブが引き続きＡＣＫモー ドにあるとを意味する。その結果、基準電位にする半導体スイッチＳ²が閉じて いるので、信号線ＳＤＡ３は引き続きＬＯＷ電位にある。信号線ＳＣＬの信号が ＬＯＷからＨＩＧＨへと移行するまで、スレーブはこのＡＣＫモードを維持する 。リセットの後、マスタはスタート条件（参照符号１３）で始まる読取りプロト コルを送出する。スレーブは依然としてＡＣＫモードを変えない。次にマスタが 制御ビットＣＢ（参照符号８）と書込みビットＷ（参照符号９）を送信する。ス レーブはスタート条件を認識していないから、スレーブは制御ビットＣＢ（参照 符号８）と書込みビットＷ（参照符号９）をデータ値と解釈する。その後の経過 は、スレーブによる肯定応答ＡＣＫ（参照符号１０又は１０Ａ）、次いでアドレ スバイトＷＡ２（参照符号１４）、続いてスレーブによる肯定応答（参照符号１ ２又は１２Ａ）と続く。肯定応答の後、マスタはストップ条件（参照符号１５） を送出する。ストップ条件は、信号線ＳＣＬがＨＩＧＨレベルを有し、信号線Ｓ ＤＡがＬＯＷ−ＨＩＧＨ移行を示すことである。 参照符号１６で、マスタは新しいスタート条件を送出する。スレーブはスター ト条件（参照符号１６Ａ）を認識する。次いでマスタは制御ビットＣＢ（参照符 号８）を送出する。読取りビットＲ（参照符号１７）がそれに続く。スレーブは 読取りビットＲ（参照符号１７Ａ）を認識する。スレーブは受信に肯定応答し（ 参照符号１０）、次いでアドレスＷＡ１（参照符号１８）の内容を送信する。 このようにして読取りエラーは、スレーブがリセットの後にスタート条件１３ を認識しないことにある。その結果、スレーブはアドレスバイトＷＡ２（参照符 号１４）も認識しない。スレーブのアドレスレジスタでは依然としてアドレスバ イトＷＡ１（参照符号１１）が有効である。このためスレーブは書込みビットＲ （参照符号１７又は１７Ａ）の後にアドレスＷＡ１の内容を（アドレスＷＡ２の 内容の代わりに）送信する。 図３は第１の書込みエラーを示すものである。この書込みエラーは、やはりＡ ＣＫモード１２の間にリセットが現れたときに起こる。時間的にリセットの前に ある命令は図２の機能ブロックＡに相当するから、再度の説明は行わない。時間 的に第１のリセットの後にあるブロックすなわちスタート条件１３、制御ビット ＣＢ（参照符号８）、書込みビットＷ（参照符号９）及び肯定応答ＡＣＫ（参照 符号１０又は１０Ａ）も同じく図２の説明に相当する。そこでアドレスバイトＷ Ａ２（参照符号１４）の伝送中に第２のリセットが現れ、この時点で伝送される ビットが論理ゼロであれば、意図しないストップ条件が発生する。スレーブはス トップ条件の認識の後にアドレスＷＡ１に、制御ビットＣＢ（参照符号８）及び 書込みビットＷ（参照符号９）に相当するデータ値をオーバーライトし始める。 このようにしてエラーは、スレーブが最初のリセットの後にスタート条件を認 識せず、制御バイトＣＢ８をデータ値として使用し、これを第２のリセットの後 にアドレスＷＡ１に記憶する（読取りプロトコルを実行する代わりに）ことにあ る。 図４は第２の書込みエラーを示すものである。機能ブロックＡは図２のものに 相当する。マスタはリセットの後に、アドレスＷＡ２を書込ませる書込みプロト コルを送出する。書込みプロトコルはスタート条件１３で始まり、制御ビットＣ Ｂ（参照符号８）がこれに続く。スレーブはスタート条件を見出さず、制御ビッ トＣＢ（参照符号８）を書込みビットＷ（参照符号９）と共にデータ値１（参照 符号１９）と解釈する。信号ＡＣＫ（参照符号１０又は１０Ａ）の後にマスタは アドレスバイトＷＡ２（参照符号１４）を送信する。スレーブはこれをデータ値 ２（参照符号２０）と理解し、これに肯定応答する。次にマスタはデータバイト （参照符号２１）を送信する。スレーブはこれをデータバイト３（参照符号２２ ）と理解する。そこでマスタがストップ条件を送出すると、スレーブはアドレス ＷＡ１の内容にデータバイト（参照符号１９）の内容をオーバーライトし始める 。スレーブがアドレスＷＡ１＋１の内容にデータバイト２（参照符号２０）をオ ーバーライトし、アドレスＷＡ１＋２の内容にデータ１がオーバライトされる等 々である。これはマイクロチップ・テクノロジー社のデータブック６−４６頁に 記載されたページ・ライト（Page Write）に相当する。 その他のエラーは上述と同様に、Ｅ²ＰＲＯＭがデータビットをＬＯＷレベル で送出する時点で（最初の）リセットが現れたときに生じる。リセットの後にマ スタが送出するプロトコルのスタート条件が、スレーブによって認識されないの である。 図５はフローチャートを示すものである。このフローチャートで命令の実行に より図２ないし４に挙げたエラーが認識され、取り除かれる。ブロック２３でカ ウンタが初期値Ｎに、信号線ＳＤＡがＨＩＧＨレベル（論理１）にセットされる ことによって、プログラムが始まる。次にブロック２４で信号線ＳＣＬが同じく ＨＩＧＨレベル（論理１）にセットされる。ブロック２５で、信号線ＳＤＡが論 理１すなわちＨＩＧＨレベルにあるか否かが検査される。スレーブ４がＡＣＫモ ードにあり又はデータビットを論理ゼロで送出し、こうして半導体スイッチＳ₂ が閉じているときだけ、この質問は否定である。その場合はブロック２６で計数 内容が１だけ減少され、ブロック２７で計数内容がゼロであるか否かが検査され る。カウンタがなおゼロでなければ、ブロック２８で信号線ＳＣＬがＬＯＷレベ ルにセットされ、待機ブロック２９がこれに続く。こうしてこのループを通過す るときに、信号線ＳＣＬに対してＨＩＧＨ−ＬＯＷ−ＨＩＧＨのレベル変化が生 ずる。このレベル変化に基づき、スレーブ４はＡＣＫモードを中止し又は次のデ ータビットを送出する。このデータビットがやはりＬＯＷレベルを有するならば 、ループを再度通過しなければならない。８ビットの送出の後にスレーブはＳＤ Ａ線を再び開放する（ＨＩＧＨレベルを送出する）から、短絡の場合を除き、マ スタがスタート条件を送出することができる前に、ループを最高８回通過しなけ ればならない。計数ループは２つの出力を有する。第１の出力はブロック２５で 信号線ＳＤＡの検査がＨＩＧＨレベルを示す場合である。このことは、信号線Ｓ ＣＬ及びＳＤＡがＨＩＧＨレベルにあり、このためマスタがスタート条件を送出 し（ブロック３０）、スレーブがこれを正しく認識することができることを意味 する。第２の出力はブロック２７での検査の結果、信号線ＳＤＡが依然として基 準電位にあり、計数ループをＮ回通過したことが明らかになる場合である。基準 電位に対する短絡すなわち地絡が現れる場合がそうである。その結果、診断装置 ３１が作動される。診断装置３１では前に検出されたエラーがエラー記憶装置に ファイルされ、代替機能がスタートされる。この代替機能によって例えばスレー ブ４を遮断することができる。 信号線ＳＣＬ２でのパルスの送出及びスタート条件に対して順守すべき時間的 条件は、フローチャートに明確には示していない。 参照符号 １ マスタ ２ 信号線ＳＣＬ ３ 信号線ＳＤＡ ４ スレーブ ５ 出力段 ６ 入力段 ７ スタート条件 ７Ａ スタート条件 ８ 制御ビット ８Ａ 制御ビット ９ 書込みビットＷ ９Ａ 書込みビットｗ １０ ＡＣＫモード、肯定応答 １０Ａ ＡＣＫモード、肯定応答 １１ アドレスバイトＷＡ１ １１Ａ アドレスバイトＷＡ１ １２ ＡＣＫモード、肯定応答 １２Ａ ＡＣＫモード、肯定応答 １３ 第２のスタート条件 １４ アドレスバイトＷＡ２ １５ ストップ条件 １５Ａ ストップ条件 １６ スタート条件 １６Ａ スタート条件 １７ 読取りビット １７Ａ 読取りビット １８ アドレスＷＡ１の内容 １９ データ値１ ２０ データ値２ ２１ データ値１ ２２ データ値３ ２３ 命令シーケンス ２４ 命令シーケンス ２５ プログラムブランチ ２６ 命令シーケンス ２７ プログラムブランチ ２８ 命令シーケンス ２９ 命令シーケンス ３０ スタート条件を送出する ３１ 診断装置 Ｓ１ 半導体スイッチ１ Ｓ２ 半導体スイッチ２

【手続補正書】特許法第１８４条の８第１項 【提出日】１９９６年１２月１２日 【補正内容】 請求の範囲 １． マスタ（１）とスレーブ（４）が二線式結線によって互いに結合され、 二線式結線が信号線ＳＣＬ（２）及び信号線ＳＤＡ（３）からなり、信号線ＳＣ Ｌ（２）がマスタ（１）からスレーブ（４）へシリアルクロックを伝送し、信号 線ＳＤＡ（３）が両方向に情報を伝送し、マスタ（１）がスタート条件（７、１ ３、１６）で情報伝送を開始し、制御バイトＣＢ（８）と書込みビット（９）又 は読取りビット（１７）がこれに続き、スレーブ（４）がＡＣＫ（Acknowl-dge ）によって受信に肯定応答し、マスタ（１）がストップ条件（１５）で情報伝送 を終了する、マスタ（１）としてマイクロコントローラ、スレーブ（４）として 少なくとも１つの別の加入者を有するシリアルデータバスシステム、とりわけＩ² Ｃバスのエラーの認識及びエラーの除去のための方法において、マスタ（１） の各リセットの後にサブルーチンが実行され、信号線ＳＤＡ（３）がＨＩＧＨレ ベル（ＳＤＡ＝１）を有するか否かをサブルーチンが検査し、信号線ＳＤＡ（３ ）がＬＯＷレベル（ＳＤＡ＝０）を有するならばエラーが認識され、サブルーチ ンがループを通過し、ループにより信号線ＳＣＬ（２）にＨＩＧＨ−ＬＯＷ−Ｈ ＩＧＨパルスが発生されることによってエラーが取り除かれ、その際信号線ＳＤ Ａ（３）がＨＩＧＨレベル（ＳＤＡ＝１）を有するまでループを通過することを 特徴とする方法。 ２． 信号線ＳＤＡ（３）でＨＩＧＨレベルが認識されるとサブルーチンが中 止され、マスタ（１）がスタート条件（７、１３、１６）で続行することを特徴 とする請求項１に記載の方法。 ３． サブルーチンの初めに、カウンタが初期値にセットされ、ループの通過 のつど計数内容が１ずつ減少されることを特徴とする請求項１に記載の方法。 ４． 計数内容がゼロまで減少され、信号線ＳＤＡ（３）が依然としてＬＯＷ レベル（ＳＤＡ＝０）を有するならば、サブルーチンが中止され、診断装置（３ １）が作動されることを特徴とする請求項３に記載の方法。 ５． 診断装置（３１）でエラー記憶装置へのエラーの記入が行われ、代替プ ログラムが作動されることを特徴とする請求項４に記載の方法。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 ホルザク，ギュンター ドイツ連邦共和国 フリードリッヒスハー フェン、プファネンシュティール、４ (72)発明者 ルンゲ，ウォルフガング ドイツ連邦共和国ラベンスブルグ、ウーバ ンシュトラーセ、18

Claims (1)

1. 【特許請求の範囲】 １． マスタ（１）とスレーブ（４）が二線式結線によって互いに結合され、 信号線ＳＣＬ（２）がマスタ（１）からスレーブ（４）へシリアルクロックを伝 送し、信号線ＳＤＡ（３）が双方向に情報を伝送し、マスタ（１）がスタート条 件（７，１３，１６）で情報伝送を開始し、制御バイトＣＢ（８）及び書込みビ ット（９）又は読取りビット（１７）がこれに続き、スレーブ（４）が信号ＡＣ Ｋにより受信に肯定応答し、マスタ（１）がストップ条件（１５）で情報伝送を 終了し、マスタ（１）がリセットによって初期状態に戻され、初期状態でマスタ （１）の出力端から信号線ＳＤＡ（３）及びＳＣＬ（２）に対してＨＩＧＨレベ ル信号が送出され、信号線ＳＤＡ（３）がリセットの後にＬＯＷレベルを有する ときはエラーが認識され、スレーブを受信可能状態にするために、マスタ（１） が信号線ＳＣＬ（２）に単独のクロックパルス又は複数個のクロックパルスを送 出することによってエラーを除去する、マスタ（１）としてマイクロコントロー ラを、スレーブ（４）として少なくとも１つの別の加入者、例えばＥ2ＰＲＯＭ を有するマスタ・スレーブ装置を備えたシリアルデータバスシステム、とりわけ Ｉ2Ｃバスにおけるエラーの認識及び除去のための方法。 ２． リセットの後にマスタ（１）でサブルーチンが始まり、サブルーチンの 初めにカウンタが初期値にセットされ、計数ループを通過し、その通過のつど信 号線ＳＣＬ（２）にクロックパルスが発生されて計数内容が１だけ減少され、信 号線ＳＤＡ（３）の状態が検査されることを特徴とする請求項１に記載の方法。 ３． 信号線ＳＤＡ（３）がＨＩＧＨレベルを有するときはサブルーチンが中 止され、サブルーチンの中止の後にマスタ（１）がスタート条件（７，１３，１ ６）で続行することを特徴とする請求項２に記載の方法。 ４． 計数内容がゼロにまで減少され、信号線ＳＤＡ（３）が依然としてＬＯ Ｗレベルを有するときはサブルーチンが中止され、診断装置（３１）が作動され ることを特徴とする請求項２に記載の方法。 ５． 診断装置（３１）でエラー記憶装置へのエラーの記入が行われ、代替プ ログラムが作動されることを特徴とする請求項４に記載の方法。