CN116955032A - 一种带调试功能的芯片及芯片调试方法 - Google Patents

Abstract

本发明提供一种带调试功能的芯片及芯片调试方法，该带调试功能的芯片包括：寄存器组、调试模块、应用模块、第一引脚、第二引脚，寄存器组分别连接调试模块与应用模块；调试模块包括SWI模块、调试控制模块、TWI模块，调试控制模块分别连接SWI模块与TWI模块，SWI模块连接第一引脚，TWI模块连接第一引脚与第二引脚，应用模块分别连接第一引脚与第二引脚；寄存器组包括调试寄存器，调试寄存器包括调试输出信号选择比特位、TWI模块使能比特位、TWI模块调试输出使能比特位。本发明还提供基于芯片的芯片调试方法。本发明的芯片调试架构可以灵活切换应用模式与调试模式，具有功能丰富、逻辑严谨、易于扩展的特点。

Description

一种带调试功能的芯片及芯片调试方法

技术领域

本发明涉及芯片技术领域，具体是涉及一种带调试功能的芯片及芯片调试方法。

背景技术

在芯片开发过程中，调试是一种必不可少的开发手段，合理且强大的调试功能可以极大地减小芯片在应用方案中的开发难度。

在许多成本和PCB面积受限的应用场景中，芯片的引脚资源往往非常紧张，无法提供额外的专用调试引脚。尽管有一些芯片方案通过提供一些配置方式，让用户决定某些特殊引脚是作为正常的用户引脚，还是作为调试的专用引脚，但通常确定后无法变更。

此外，一般的调试引脚只适合用于访问芯片的寄存器/内存数据，对于时钟或者其他需要实时观察的信号，只能通过其他引脚进行输出。

公开号为CN112506727A的中国发明专利公开了一种芯片调试、测试以及固件更新的方法及其系统，该方案可以根据芯片的功能复用芯片已有功能的接口进行调试，但在调试的开启与关闭需要进行事先的配置，选择芯片调试功能接口的调试模式的默认开启和默认关闭，不够灵活，且调试功能接口只具备通信功能，调试主机和被调试芯片之间通过调试功能接口进行数据传输。此外，诸多逻辑功能需要处理器及相应的软件程序配合。

发明内容

本发明的第一目的是提供一种可灵活调试的带调试功能的芯片。

本发明的第二目的是提供一种可灵活调试的芯片调试方法。

为了实现上述的第一目的，本发明提供的一种带调试功能的芯片，其中，包括：寄存器组、调试模块、应用模块、第一引脚、第二引脚，寄存器组分别连接调试模块与应用模块；调试模块包括SWI模块、调试控制模块、TWI模块，调试控制模块分别连接SWI模块与TWI模块，SWI模块连接第一引脚，TWI模块连接第一引脚与第二引脚，应用模块分别连接第一引脚与第二引脚；寄存器组包括调试寄存器，调试寄存器包括调试输出信号选择比特位、TWI模块使能比特位、TWI模块调试输出使能比特位。

由上述方案可见，本发明的带调试功能的芯片通过设置调试模块，从而可以根据与调试模块连接的第一引脚的信号开启调试模式，在开启调试模式后，通过第二引脚输出调试信号，实现芯片内部信号的主动输出。此外，复用已有的第一引脚与第二引脚，在调试完成后退出调试模式回到应用模式时，第一引脚与第二引脚恢复为正常的用户功能，可以保证芯片在应用模式下的正常功能，又能在开发阶段或者产品遇到问题时，灵活地开启调试功能。

进一步的方案是，调试寄存器还包括TWI模块保持使能位。

由此可见，可以避免芯片误进入调试。

为了实现上述的第二目的，本发明提供的一种芯片调试方法，其中，包括以下步骤：SWI模块从第一引脚获取调试模式开启信号；SWI模块向第一引脚发送应答信号后关闭；调试控制模块置位调试寄存器的TWI模块使能比特位；TWI模块从第一引脚和第二引脚获取写入信号；调试控制模块根据写入信号写入调试寄存器的调试输出信号选择比特位，以及置位调试寄存器的TWI模块调试输出使能比特位；TWI模块输出调试输出信号选择比特位对应的调试信号至第二引脚。

由上述方案可见，本发明通过调试模式开启信号进入调试模式，在进入调试模式后，通过调试输出信号选择比特位确定调试信号的类型，并进一步通过调试输出使能比特位的状态进行调试信号的输出，充分考虑了调试主机和被调试芯片之间的交互细节，避免出现信号冲突，除了常规的内部资源访问，还支持芯片内部关键信号的主动输出，功能丰富。此外，调试功能与应用功能共存，调试模式的开启和关闭无需通过只读的配置项，选择芯片调试功能接口的调试模式的默认开启和默认关闭，而是上电后直接进入应用模式，并随时通过第一引脚向SWI模块发送调试模式开启信号进入调试模式，通过清零TWI模块使能比特位回到应用模式，应用模式与调试模式之间的切换过程可以反复进行，不需要软件参与，可以应用于AS I C(App l i cat i on Spec i fi cIntegrated Circuit，专用集成电路)，芯片在应用模式与调试模式之间的切换操作简洁、时机灵活、稳定可靠。通过扩展通信的数据位长度，可以满足ASIC以及不同位数的CPU的内部资源访问和调试

进一步的方案是，调试控制模块置位调试寄存器的TWI模块调试输出使能比特位后，第二引脚转换为高阻态并保持过渡时间。

由此可见，可以方便调试主机撤除对第二引脚的驱动。

进一步的方案是，TWI模块输出调试输出信号选择比特位对应的调试信号至第二引脚时，TWI模块从第一引脚接收到调试结束信号，调试控制模块复位TWI模块调试输出使能比特位。

由此可见，芯片从TWI调试信号输出模式回到TWI通信模式，后续再从TWI通信模式回到应用模式。

进一步的方案是，SWI模块与第一引脚之间进行SWI通信，其中SWI通信的单个电平宽度小于应用模块从第一引脚获取的应用工作信号的有效电平宽度。

由此可见，可以防止芯片误进入调试模式。

进一步的方案是，调试控制模块置位TWI使能比特位后，TWI模块从第一引脚获取写入信号前的预设时间内，TWI模块从第一引脚和第二引脚获取维持信号，置位调试寄存器的TWI模块保持使能位。

由此可见，可以防止芯片误进入调试模式。

附图说明

图1是本发明带调试功能的芯片实施例的芯片调试架构的示意图。

图2是本发明带调试功能的芯片实施例的SWI通信时序的示意图。

图3是本发明带调试功能的芯片实施例的TWI通信协议的组成示意图。

图4是本发明带调试功能的芯片实施例的TWI通信协议的读写过程示意图。

图5是本发明芯片调试方法实施例的系统工作逻辑图。

图6是本发明芯片调试方法实施例的流程图。

以下结合附图及实施例对本发明作进一步说明。

具体实施方式

本发明的带调试功能的芯片，通过寄存器组、调试模块、应用模块、第一引脚及第二引脚的配合，在不干扰应用模块的应用功能的情况下，可通过调试模式开启信号开启调试模块的调试功能，充分利用芯片引脚资源。本发明还提供实现基于上述芯片的芯片调试方法。

带调试功能的芯片实施例：

参见图1，本实施例中，带调试功能的芯片的具体调试架构包括寄存器组11、调试模块12、应用模块13、第一引脚SDA、第二引脚SCK。寄存器组11分别连接调试模块12与应用模块13。调试模块12连接应用模块13。调试模块12分别连接第一引脚SDA与第二引脚SCK。应用模块13分别连接第一引脚SDA与第二引脚SCK。

调试模块12包括SWI模块121、调试控制模块122、TWI模块123,调试控制模块122分别连接SWI模块121与TWI模块123。SWI模块121连接第一引脚SDA。TWI模块123连接第一引脚SDA与第二引脚SCK。应用模块13分别连接第一引脚SDA与第二引脚SCK。

具体的，寄存器组11为全局模块，调试模块12和应用模块13的一些控制和状态信息，都存放在寄存器组11中。

寄存器组11包括一个与调试功能相关的调试寄存器(记为DBG_CTL，即debugcontro l)，调试寄存器的宽度根据芯片的架构而定，8位宽度足以满足本调试架构的需求，本实施例以8位宽度的调试寄存器进行说明，该调试寄存器的功能位分布如下表1：

表1.调试寄存器的功能位

TWI_EN：TWI模块使能比特位。当SWI模块121接收到调试模式开启信号后，芯片从应用模式切换到调试模式，调试控制模块122置位该比特位，以激活TWI模块123工作。当使用TWI模块123完成调试工作后，清除该比特位从而关闭TWI模块123，芯片退出调试模式回到应用模式。

TWI_HOLD：TWI模块保持使能位。当SWI模块121接收到调试模式开启信号后，TWI模块123被激活，如果在预设时间内(预设时间可根据实际应用情况进行选取，例如10ms内)，调试主机没有将TWI模块保持使能位置位，那么芯片将关闭TWI模块123，并退出调试模式，回到应用模式。TWI模块保持使能位的作用在于当芯片误进入调试模式时，可以在超出预设时间后从调试模式恢复到应用模式。

DBG_OUT_EN：TWI模块调试输出使能比特位。TWI模块调试输出使能比特位用于进入TWI调试信号输出模式。在TWI调试信号输出模式下，TWI模块123通过第二引脚SCK输出芯片内部的信号，如时钟信号、应用模块13的关键信号、寄存器组11中相关寄存器的重要b it值等。此外，当置位TWI模块调试输出使能比特位后，第二引脚SCK先转换为高阻态，并保持一定的过渡时间(过渡时间用于留给调试主机撤除对第二引脚SCK的驱动，通常取100us便足够)，在过渡时间结束后，TWI模块123连接的第二引脚SCK就一直处于调试输出的状态。在TWI调试信号输出模式下，当TWI模块从第一引脚SDA获取到调试结束信号(调试结束信号可以是100us以上的低电平)时，调试控制模块122会清除TWI模块调试输出使能比特位，从而终止调试信号输出模式，回到TWI通信模式。

DBG_OUT_SEL：调试输出信号选择比特位。调试输出信号选择比特位用于选择在调试信号输出模式下，芯片从第二引脚SCK输出的具体输出的信号类型。调试输出信号选择比特位的信号数量和种类根据实际需求进行设计。如果实际需要输出的信号较少，可以缩减调试输出信号选择比特位占用的调试寄存器的比特数。反之，如果实际需要输出的信号很多，设计时可以使用更多的寄存器比特位(包括使用多个寄存器进行组合选择)。在实际设计时，调试输出信号选择比特位控制着一个多路选择器，用于从32个信号中选择一个信号出来给后面的调试控制模块12，调试控制模块122再根据TWI模块调试输出使能比特位确定是否将选择出的信号输出到第二引脚。

调试控制模块122用于将从SWI模块121和TWI模块123的信息反馈到寄存器组11中，以及根据寄存器组11中的信息控制SWI模块121和TWI模块123的功能。

SWI模块121，即单线接口(singlewireinterface)模块，用于SWI通信。

SWI通信协议由3个基本元素组成：数据位“0”、数据位“1”、空闲位，其中，数据位“0”为长度为T的电平，数据位“1”为长度为2T的电平，空闲位为长度大于等于4T的电平。

参见图2，图2为典型的SWI通信时序。进入调试模式时，SWI模块从第一引脚SDA获取的单个电平宽度T需要与应用模式下应用模块13从第一引脚SDA获取的应用工作信号的有效电平宽度有较大的差异，这样通过引脚内部的防抖滤波机制，可以有效将调试模式开启信号和应用工作信号区分开。典型的，以第一引脚SDA在应用模式下作为按键输入引脚为例，通常按键按下时，会有20ms左右的抖动期，因此按键输入引脚内部会设计一个20ms的防抖滤波器，只有连续低电平时间超过20ms的脉宽，才会被认为按键有效，即此时有效电平宽度为20ms的脉宽。那么调试模式开启信号的单个电平宽度T，可以选取20ms的十分之一以下，因此，T可以选择1ms。为了防止多个连续的低电平位宽导致SWI通信信号通过引脚的防抖滤波机制，进而造成应用模块13的误动作，SWI通信中使用电平的宽度来编码数字“0”和“1”，每传输1个bit，信号线翻转一次。这样，整个SWI通信过程中，都不存在连续多个低电平组成长低电平造成应用模块13误动作的情况。

此外，SWI通信过程中，调试主机与SWI模块121之间传输的SWI信号的数据长度固定为偶数位，以保证数据传输完成时一定回到高电平，另外，规定SWI信号的最后一位数据固定为“1”，因为数据位长度为偶数位，所以最后一位的电平值一定是高电平。最后一位的高电平会和空闲位高电平的连接在一起，使得无法通过电平时间长度识别“0”和“1”。

为了让芯片或调试主机可以利用最后一位的时间开始准备以下一阶段的工作以及防止第一引脚SDA的数据方向转换时造成驱动冲突(当芯片和调试主机同时驱动第一引脚SDA，且驱动的电平值不一致时，就会造成驱动冲突)，在驱动最后一位时，芯片或调试主机不需要一直驱动第一引脚SDA的信号维持2T的时间，例如调试主机驱动第一引脚SDA的SWI信号为持续T时间的高电平，剩下的T时间高电平由上拉电阻维持，由于芯片和调试主机都不对第一引脚SDA进行驱动(这里的“驱动”是指芯片或调试主机主动输出高电平或者低电平，从而使得第一引脚SDA成为相应的电平；“不驱动”是指芯片或调试主机将连接第一引脚SDA的引脚或内部电路设置为高阻状态)时，第一引脚SDA处于浮空状态，上拉电阻的存在会将第一引脚SDA钳位在高电平状态，这样，在2T时间高电平过后，芯片端就可以立即驱动第一引脚SDA的信号。因此，在输出最后一位的2T高电平时，芯片或者调试主机先主动输出1T的高电平，然后停止对第一引脚SDA的驱动，并等待1T时间(由于第一引脚SDA上拉电阻的存在，第一引脚SDA在没有芯片或调试主机驱动时，仍然是高电平)。最终，从第一引脚SDA信号线上的电平来看，整个2T时间内，第一引脚SDA都是处于高电平的状态。

SWI模块121从调试主机获取的数据的位数越长，其防误触能力越强(这里的误触是指正常应用模式下，用户驱动第一引脚SDA信号导致芯片误识别为有效的SWI通信，导致芯片进入调试模式)，通常采用32位数据长度足以满足实际运用。SWI模块121向调试主机应答的数据同样为偶数位，最后一位数据固定为“1”，最后一位同样不用驱动第一引脚SDA的信号持续2T时间，数据长度的要求也更低，8位的应答数据足以满足实际应用。

TWI模块123，即两线接口(two wire interface)模块，用于TWI协议通信和调试信号输出，用于TWI通信以及输出调试信号。

参见图3，TWI通信协议由4个基本元素组成：起始位、停止位、数据位“0”、数据位“1”，其中，起始位由5个时钟的低电平和1个时钟的高电平组成，停止位由6个时钟的高电平组成，数据位“0”由1个时钟的低电平和1个时钟的高电平组成，数据位“1”由1个时钟的高电平和1个时钟的低电平组成。

TWI的数据位采用的是曼彻斯特编码，具有较高的检错能力，这使得在调试过程中，能够及时地发现芯片的异常状态和传输错误。TWI的传输过程与I2C传输类似，参见图4。

TWI模块123的TWI通信模式用于读写芯片的寄存器，对芯片的EEPROM/FLASH/EFUSE进行编程，TWI模块123的TWI调试信号输出模式用于芯片主动输出内部的动态信号，如芯片的工作时钟以及某些关键信号/寄存器比特的波形，包括应用模块13的时钟信号和中间信号等信号。为了充分利用调试信号输出模式，芯片内部可以将一些数据量化为频率信号或者占空比可变的PWM信号进行输出，甚至芯片可以内建一个UART发送机，将关键数据以UART帧的格式从第二引脚SCK引脚进行输出。

应用模块13用于负责芯片应用功能逻辑。

第一引脚SDA：SWI模块121和TWI模块123的数据引脚。空闲时为高电平。在应用模式下，SDA引脚固定为输入功能，应用模块13与SWI模块121共享第一引脚SDA的输入信号。进入调试模式后，第一引脚SDA由TWI模块123使用。芯片外围电路设计时需要确保第一引脚SDA可以正常被芯片或调试主机进行驱动。

第二引脚SCK：TWI模块123的时钟引脚以及调试信号输出引脚。在应用模式下，第二引脚SCK由应用模块13使用。进入调试模式后，第二引脚SCK由TWI模块123使用。芯片外围电路设计时需要确保第二引脚SCK可以正常被芯片或调试主机进行驱动。

芯片的工作模式分为应用模式和调试模式。在应用模式下，调试模块12不会驱动芯片的第一引脚SDA和第二引脚SCK，因此，芯片的引脚资源可以全部投入在实际产品的功能中。当切换到调试模式时，应用模块13将芯片的第一引脚SDA和第二引脚SCK释放，调试模块12将接管第一引脚SDA和第二引脚SCK，作为调试引脚使用。应用模块和输出模块输出到第一引脚和第二引脚的信号都需要经过一个三态门，应用模块释放第一引脚和第二引脚时，会将三态门的使能信号关闭，设置三态门为高阻输出，不再驱动第一引脚和第二引脚。调试模块接管第一引脚和第二引脚时，将与调试模块连接的三态门的使能信号打开，从而调试模块可以将高低电平输出到第一引脚与第二引脚。

上述芯片调试架构的逻辑通过硬件描述语言(如Verilog)进行描述，硬件描述语言经过综合后，得到电路逻辑网表，然后按照该电路逻辑网表描述的网络连接关系搭建电路实物便可得到相应电路。

芯片调试方法实施例：

本实施例基于上述芯片实施例的芯片进行，芯片根据调试主机输出至第一引脚的信号从应用模式进入调试模式，进入调试模式后，可在第二引脚获取芯片输出的调试信号，芯片在调试完成后回到应用模式。具体的，参见图5与图6，首先执行步骤S1，SWI模块从第一引脚获取调试模式开启信号。在芯片上电后，默认处于应用模式，SWI模块开启、TWI模块关闭。

然后执行步骤S2，SWI模块向第一引脚发送应答信号后关闭。当SWI模块从第一引脚接收到调试模式开启信号后，芯片通过SWI模块向第一引脚发送应答信号，应答信号发送完成后，SWI模块关闭。

然后执行步骤S3，调试控制模块置位调试寄存器的TWI使能比特位。此时芯片进入调试模式的TWI通信模式。

然后执行步骤S4，TWI模块从第一引脚和第二引脚获取写入信号。在进入TWI通信模式后，调试主机通过TWI通信协议可以对芯片内部的寄存器组的各个寄存器进行读写，和/或对芯片的EEPROM/FLASH/EFUSE进行编程。写入信号用于使芯片从TWI通信模式进入TWI调试信号输出模式，以及确定此时芯片从第二引脚输出的调试信号的类型。为了防止干扰误入调试模式，在芯片进入TWI通信模式后的预设时间内，调试主机需要通过TWI通信的方式向芯片输入维持信号，然后再通过TWI通信的方式向芯片输入写入信号。如果TWI模块没有从第一引脚和第二引脚获取到调试主机输入的维持信号以使得调试寄存器的TWI模块保持使能比特位置位，芯片会关闭TWI模块，退出调试模式，回到应用模式并开启SWI模块，等待SWI模块接收到下一次的调试模式信号开启信号时再进入调试模式。

然后执行步骤S5，调试控制模块根据写入信号写入调试寄存器的调试输出信号选择比特位，以及置位调试寄存器的TWI模块调试输出使能比特位。由此可以写入寄存器组的调试寄存器的调试输出信号选择比特位，从而确定后续输出的调试信号的类型，通过置位调试寄存器的TWI模块调试输出使能比特位，进入调试模式的TWI调试信号输出模式。

然后执行步骤S6，TWI模块输出调试输出信号选择比特位对应的调试信号至第二引脚。

然后执行步骤S7，TWI模块从第一引脚接收调试结束信号，调试控制模块复位TWI模块调试输出使能比特位。在TWI调试信号输出模式下，TWI模块从第一引脚接收到调试结束信号时，调试结束信号可以是100us以上的低电平，调试控制模块将复位TWI模块调试输出使能比特位，从而终止调试信号输出，回到TWI通信模式。在TWI通信模式下，TWI模块从第一引脚和第二引脚接收到复位TWI模块使能比特位的信号时，调试控制模块复位TWI模块使能比特位，从而使得芯片从TWI通信模式回到应用模式。

综上所述，本发明的带调试功能的芯片通过设置调试模块，从而可以根据与调试模块连接的第一引脚的信号开启调试模式，在开启调试模式后，通过第二引脚输出调试信号，实现芯片内部信号的主动输出，可以用于观察芯片内部某些关键状态信号和关键寄存器b it的实时状态，以及输出芯片的时钟，以便对芯片内部的时钟源进行校准。此外，复用已有的第一引脚与第二引脚，在调试完成后退出调试模式回到应用模式时，第一引脚与第二引脚恢复为正常的用户功能，可以保证芯片在应用模式下的正常功能，又能在开发阶段或者产品遇到问题时，灵活地开启调试功能。

Claims (7)

1.一种带调试功能的芯片，其特征在于，包括：

寄存器组、调试模块、应用模块、第一引脚、第二引脚，所述寄存器组分别连接所述调试模块与所述应用模块；

所述调试模块包括SWI模块、调试控制模块、TWI模块，所述调试控制模块分别连接所述SWI模块与所述TWI模块，所述SWI模块连接所述第一引脚，所述TWI模块连接所述第一引脚与所述第二引脚，所述应用模块分别连接所述第一引脚与所述第二引脚；

所述寄存器组包括调试寄存器，所述调试寄存器包括调试输出信号选择比特位、TWI模块使能比特位、TWI模块调试输出使能比特位。

2.如权利要求1所述的带调试功能的芯片，其特征在于：

所述调试寄存器还包括TWI模块保持使能位。

3.一种芯片调试方法，其特征在于，包括以下步骤：

SWI模块从第一引脚获取调试模式开启信号；

所述SWI模块向所述第一引脚发送应答信号后关闭；

调试控制模块置位调试寄存器的TWI模块使能比特位；

TWI模块从所述第一引脚和所述第二引脚获取写入信号；

所述调试控制模块根据所述写入信号写入所述调试寄存器的调试输出信号选择比特位，以及置位所述调试寄存器的TWI模块调试输出使能比特位；

所述TWI模块输出所述调试输出信号选择比特位对应的调试信号至第二引脚。

4.如权利要求3所述的芯片调试方法，其特征在于：

所述调试控制模块置位所述调试寄存器的TWI模块调试输出使能比特位后，所述第二引脚转换为高阻态并保持过渡时间。

5.如权利要求3所述的芯片调试方法，其特征在于：

所述TWI模块输出所述调试输出信号选择比特位对应的调试信号至所述第二引脚时，所述TWI模块从所述第一引脚接收到调试结束信号，所述调试控制模块复位所述TWI模块调试输出使能比特位。

6.如权利要求3所述的芯片调试方法，其特征在于：

所述SWI模块与所述第一引脚之间进行SWI通信，其中所述SWI通信的单个电平宽度小于应用模块从所述第一引脚获取的应用工作信号的有效电平宽度。

7.如权利要求3至6任一项所述的芯片调试方法，其特征在于：所述调试控制模块置位所述TWI使能比特位后，所述TWI模块从所述第一引脚和所述第二引脚获取写入信号前的预设时间内，所述TWI模块从所述第一引脚和所述第二引脚获取维持信号，置位所述调试寄存器的TWI模块保持使能位。