CN117520082A - 芯片调试方法、装置及电子设备 - Google Patents
芯片调试方法、装置及电子设备 Download PDFInfo
- Publication number
- CN117520082A CN117520082A CN202410023203.6A CN202410023203A CN117520082A CN 117520082 A CN117520082 A CN 117520082A CN 202410023203 A CN202410023203 A CN 202410023203A CN 117520082 A CN117520082 A CN 117520082A
- Authority
- CN
- China
- Prior art keywords
- pin
- chip
- debugging
- target
- pin group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 64
- 238000001514 detection method Methods 0.000 claims abstract description 90
- 230000001360 synchronised effect Effects 0.000 claims abstract description 75
- 230000004044 response Effects 0.000 claims abstract description 46
- 230000007306 turnover Effects 0.000 claims description 27
- 238000012545 processing Methods 0.000 claims description 10
- 238000004590 computer program Methods 0.000 claims description 3
- 230000000694 effects Effects 0.000 abstract description 9
- 238000005516 engineering process Methods 0.000 abstract description 4
- 238000012360 testing method Methods 0.000 abstract description 3
- 230000006870 function Effects 0.000 description 19
- 238000010586 diagram Methods 0.000 description 11
- 230000008569 process Effects 0.000 description 10
- 238000004891 communication Methods 0.000 description 8
- 238000013461 design Methods 0.000 description 5
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 230000009471 action Effects 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000009877 rendering Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
本申请提供了一种芯片调试方法、装置及电子设备,涉及芯片测试技术领域,其中,该方法包括:对待测芯片的引脚集合中的各个引脚进行检测,以得到检测结果;在检测结果表示目标引脚组中包括的引脚接收到同步波形信号时,将目标引脚组配置为调试引脚组,目标引脚组为引脚集合中的任意一个引脚组,同步波形信号是由调试器发送给待测芯片的;在接收到调试器发送的调试请求时,向调试器发送应答信号,应答信号用于向调试器通知待测芯片已成功配置调试引脚组以及允许调试器基于目标引脚组对待测芯片进行调试。实施本申请提供的技术方案,解决了相关技术中存在的芯片调试的灵活性较差的技术问题,达到了提高芯片调试的灵活性的效果。
Description
技术领域
本申请涉及芯片测试技术领域,具体涉及一种芯片调试方法、装置及电子设备。
背景技术
在芯片测试领域,尤其对于芯片调试方面,大部分的现有产品无论是MCU,还是低功耗蓝牙(Bluetooth Low Energy,简称为BLE)技术之类的片上系统(System on Chip,SOC),都需要调试口,调试接口往往在设计的时候就规定下来,调试器只能使用某组IO 进行连接调试。相关技术中通过规定调试接口的IO,那么当IO需要较大时,例如计算机网络,工业自动化等,很难兼容调试功能。同时,在PCB制版的时候,需要单独考虑调试接口,给PCB布局提升了复杂度。可见,相关技术中对于芯片调试的灵活性较差,也导致增加了PCB设计的复杂度。
针对相关技术中存在的芯片调试的灵活性较差的技术问题,目前尚未提出有效的解决方案。
发明内容
本申请提供了一种芯片调试方法、装置及电子设备,以至少解决相关技术中存在的芯片调试的灵活性较差的技术问题。
第一方面,本申请提供了一种芯片调试方法,应用于待测芯片中,包括:对待测芯片的引脚集合中的各个引脚进行检测,以得到检测结果;在检测结果表示目标引脚组中包括的引脚接收到同步波形信号的情况下,将目标引脚组配置为调试引脚组,其中,目标引脚组为引脚集合中的任意一个引脚组,同步波形信号是由调试器发送给待测芯片的;在接收到调试器发送的调试请求的情况下,向调试器发送应答信号,其中,应答信号用于向调试器通知待测芯片已成功配置调试引脚组以及允许调试器基于目标引脚组对待测芯片进行调试。
通过采用上述技术方案,对待测芯片的引脚集合中的各个引脚进行检测,当检测结果表示目标引脚组中的引脚有接收到同步波形信号时,将目标引脚组配置为调试引脚组,当接收到调试器发送的调试请求时,向调试器发送应答信号,实现了将任意一个引脚组配置为调试引脚组的目的,避免了相关技术中只能通过预先规定的调试引脚对芯片进行调试导致灵活性较差的技术问题,也避免了相关技术中在PCB制版时需要单独考虑调试接口导致增加了PCB布局的复杂度的问题,达到了提高芯片调试的灵活性的效果。
可选的,在检测结果表示目标引脚组中包括的引脚接收到同步波形信号的情况下,将目标引脚组配置为调试引脚组,包括:确定第一引脚所接收到的第一波形信号,以及确定第二引脚所接收到的第二波形信号,其中,目标引脚组中包括第一引脚和第二引脚,同步波形信号中包括第一波形信号和第二波形信号;根据第一波形信号和第二波形信号,将目标引脚组配置为调试引脚组。
通过采用上述技术方案,在根据检测结果确定目标引脚组中包括的引脚接收到同步波形信号时,分别确定第一引脚接收到的第一波形信号和确定第二引脚接收到的第二波形信号,再根据第一波形信号和第二波形信号来将目标引脚组配置为调试引脚组。即可以根据目标引脚组中各个引脚所接收到的波形信号,实现配置调试引脚组的目的。
可选的,根据第一波形信号和第二波形信号,将目标引脚组配置为调试引脚组,包括以下之一:当确定在相同时段内第一波形信号所对应的第一翻转次数大于或等于第二波形信号所对应的第二翻转次数的情况下,将第一引脚配置为调试时钟引脚,以及将第二引脚配置为调试数据引脚,其中,调试引脚组包括调试时钟引脚和调试数据引脚;当确定在相同时段内第一波形信号所对应的第一翻转次数小于第二波形信号所对应的第二翻转次数的情况下,将第二引脚配置为调试时钟引脚,以及将第一引脚配置为调试数据引脚,其中,调试引脚组包括调试时钟引脚和调试数据引脚。
通过采用上述技术方案,通过比较在相同时段内第一波形信号所对应的第一翻转次数和第二波形信号所对应的第二翻转次数,进而将第一引脚或第二引脚配置为调试时钟引脚或调试数据引脚,具体的,当第一翻转次数大于或等于第二翻转次数时,将第一引脚配置为调试时钟引脚,以及将第二引脚配置为调试数据引脚;或者,当第一翻转次数小于第二翻转次数时,将第二引脚配置为调试时钟引脚,以及将第一引脚配置为调试数据引脚,实现了根据第一波形信号和第二波形信号的特点,具体配置调试时钟引脚和调试数据引脚的目的。
可选的,在检测结果表示目标引脚组中包括的引脚接收到同步波形信号的情况下,将目标引脚组配置为调试引脚组之后,上述方法还包括:将目标引脚组中包括的引脚信息存储至目标寄存器中,其中,目标寄存器的低8位用于存储目标引脚组中与调试时钟引脚对应的引脚的信息,目标寄存器的高8位用于存储目标引脚组中与调试数据引脚对应的引脚的信息。
通过采用上述技术方案,在将目标引脚组配置为调试引脚组之后,将目标引脚组中包括的引脚信息存储至目标寄存器中,例如将配置为调试时钟引脚的引脚信息存储在目标寄存器的低8位中,而将配置为调试数据引脚的引脚信息存储在目标寄存器的高8位中。通过将配置为调试引脚组的目标引脚组中各个引脚的信息存储在目标寄存器中,可以实现防止软件的其他操作影响到调试功能的目的。
可选的,当确定在相同时段内第一波形信号所对应的第一翻转次数大于或等于第二波形信号所对应的第二翻转次数的情况下,将第一引脚配置为调试时钟引脚,以及将第二引脚配置为调试数据引脚之后,上述方法还包括:将第一引脚锁定为调试时钟引脚,以及将第二引脚锁定为调试数据引脚;当确定在相同时段内第一波形信号所对应的第一翻转次数小于第二波形信号所对应的第二翻转次数的情况下,将第二引脚配置为调试时钟引脚,以及将第一引脚配置为调试数据引脚之后,上述方法还包括:将第二引脚锁定为调试时钟引脚,以及将第一引脚锁定为调试数据引脚。
通过采用上述技术方案,在将第一引脚配置为调试时钟引脚,以及将第二引脚配置为调试数据引脚之后,将第一引脚、第二引脚分别锁定为调试时钟引脚、调试数据引脚;或者,在将第二引脚配置为调试时钟引脚,以及将第一引脚配置为调试数据引脚之后,将第二引脚、第一引脚分别锁定为调试时钟引脚、调试数据引脚;通过将目标引脚组中的引脚锁定为调试接口的时钟或数据引脚,使得该组引脚可作为芯片的调试之用,无法映射成其他功能。
可选的,在得到检测结果之后,上述方法还包括:在检测结果表示引脚集合中的各个引脚均未接收到同步波形信号的情况下,判断检测时长是否大于或等于预设时长阈值,其中,检测时长用于表示对待测芯片进行检测的时长;在确定检测时长大于或等于预设时长阈值的情况下,停止对待测芯片的引脚集合中的各个引脚进行检测。
通过采用上述技术方案,当检测结果表示待测芯片的引脚集合中的所有引脚均未收到同步波形信号时,判断对待测芯片的检测时长是否大于或等于预设时长阈值,当确定检测时长大于或等于预设时长阈值时,停止对待测芯片的各个引脚进行检测。即当超出检测的预设时长阈值时,若待测芯片的各个引脚仍未检测到同步波形信号,则停止对待测芯片的检测,通过设置预设时长阈值,可避免长时间的无效检测。
在本申请的第二方面,还提供了另一种芯片调试方法,应用于调试器中,包括:向待测芯片发送同步波形信号,以便于待测芯片执行以下操作:对待测芯片的引脚集合中的各个引脚进行检测,以得到检测结果;在检测结果表示目标引脚组中包括的引脚接收到同步波形信号的情况下,将目标引脚组配置为调试引脚组,其中,目标引脚组为引脚集合中的任意一个引脚组;在接收到调试器发送的调试请求的情况下,向调试器发送应答信号,其中,应答信号用于向调试器通知待测芯片已成功配置调试引脚组以及允许调试器基于目标引脚组对待测芯片进行调试;接收待测芯片发送的应答信号,以及基于目标引脚组对待测芯片进行调试。
通过采用上述技术方案,调试器向待测芯片发送同步波形信号,以便于待测芯片执行以下操作:对待测芯片的引脚集合中的各个引脚进行检测,当检测结果表示目标引脚组中的引脚有接收到同步波形信号时,将目标引脚组配置为调试引脚组,然后当待测芯片接收到调试器发送的调试请求时,向调试器发送应答信号,调试器接收待测芯片的应答信号,以及基于目标引脚组对待测芯片进行调试,实现了将任意一个引脚组配置为调试引脚组的目的,避免了相关技术中只能通过预先规定的调试引脚对芯片进行调试导致灵活性较差的技术问题,也避免了相关技术中在PCB制版时需要单独考虑调试接口导致增加了PCB布局的复杂度的问题,达到了提高芯片调试的灵活性的效果。
在本申请的第三方面,还提供了一种芯片调试装置,位于待测芯片中,包括:检测模块,用于对待测芯片的引脚集合中的各个引脚进行检测,以得到检测结果;配置模块,用于在检测结果表示目标引脚组中包括的引脚接收到同步波形信号的情况下,将目标引脚组配置为调试引脚组,其中,目标引脚组为引脚集合中的任意一个引脚组,同步波形信号是由调试器发送给待测芯片的;第一发送模块,用于在接收到调试器发送的调试请求的情况下,向调试器发送应答信号,其中,应答信号用于向调试器通知待测芯片已成功配置调试引脚组以及允许调试器基于目标引脚组对待测芯片进行调试。
在本申请的第四方面,还提供了另一种芯片调试装置,位于调试器中,包括:第二发送模块,用于向待测芯片发送同步波形信号,以便于待测芯片执行以下操作:对待测芯片的引脚集合中的各个引脚进行检测,以得到检测结果;在检测结果表示目标引脚组中包括的引脚接收到同步波形信号的情况下,将目标引脚组配置为调试引脚组,其中,目标引脚组为引脚集合中的任意一个引脚组;在接收到调试器发送的调试请求的情况下,向调试器发送应答信号,其中,应答信号用于向调试器通知待测芯片已成功配置调试引脚组以及允许调试器基于目标引脚组对待测芯片进行调试;处理模块,用于接收待测芯片发送的应答信号,以及基于目标引脚组对待测芯片进行调试。
在本申请的第五方面,还提供了一种电子设备,包括存储器和处理器,所述存储器上存储有计算机程序,所述处理器执行所述程序时实现上述任一项的方法步骤。
在本申请的第六方面,还提供了一种计算机可读存储介质,所述计算机可读存储介质存储有指令,当所述指令被执行时,执行上述任一项所述的方法步骤。
综上所述,本申请实施例中提供的一个或多个技术方案,至少具有如下技术效果或优点:
1、实现将任意一个引脚组配置为调试引脚组的目的,避免了相关技术中只能通过预先规定的调试引脚对芯片进行调试导致灵活性较差的技术问题,达到了提高芯片调试的灵活性的效果。
2、可以根据目标引脚组中各个引脚所接收到的波形信号的特点,实现具体配置调试时钟引脚和调试数据引脚的目的。
3、通过将配置为调试引脚组的目标引脚组中各个引脚的信息存储在目标寄存器中,可以实现防止软件的其他操作影响到调试功能的目的。
附图说明
图1是本申请实施例提供的一种芯片调试方法的流程示意图;
图2是本申请实施例提供的芯片的引脚示例图;
图3是本申请实施例提供的芯片调试的场景示例图;
图4是本申请实施例提供的另一种芯片调试方法的流程示意图;
图5是本申请实施例提供的调试器端的流程示意图;
图6是本申请实施例提供的芯片端的流程示意图;
图7是本申请实施例提供的一种芯片调试装置的结构框图;
图8是本申请实施例提供的另一种芯片调试装置的结构框图;
图9是本申请实施例的公开的一种电子设备的结构示意图。
附图标记说明:900-电子设备;901-处理器;902-通信总线;903-用户接口;904-网络接口;905-存储器。
具体实施方式
为了使本领域的技术人员更好地理解本说明书中的技术方案,下面将结合本说明书实施例中的附图,对本说明书实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅是本申请一部分实施例,而不是全部的实施例。
在本申请实施例的描述中,“例如”或者“举例来说”等词用于表示作例子、例证或说明。本申请实施例中被描述为“例如”或者“举例来说”的任何实施例或设计方案不应被解释为比其他实施例或设计方案更优选或更具优势。确切而言,使用“例如”或者“举例来说”等词旨在以具体方式呈现相关概念。
在本申请实施例的描述中,术语“多个”的含义是指两个或两个以上。例如,多个系统是指两个或两个以上的系统,多个屏幕终端是指两个或两个以上的屏幕终端。此外,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。术语“包括”、“包含”、“具有”及它们的变形都意味着“包括但不限于”,除非是以其他方式另外特别强调。
本申请提供了一种芯片调试方法,应用于待测芯片中,参照图1,图1是本申请实施例提供的一种芯片调试方法的流程示意图,包括以下步骤:
步骤S101,对待测芯片的引脚集合中的各个引脚进行检测,以得到检测结果;
步骤S102,在检测结果表示目标引脚组中包括的引脚接收到同步波形信号的情况下,将目标引脚组配置为调试引脚组,其中,目标引脚组为引脚集合中的任意一个引脚组,同步波形信号是由调试器发送给待测芯片的;
步骤S103,在接收到调试器发送的调试请求的情况下,向调试器发送应答信号,其中,应答信号用于向调试器通知待测芯片已成功配置调试引脚组以及允许调试器基于目标引脚组对待测芯片进行调试。
通过上述步骤,对待测芯片的引脚集合中的各个引脚进行检测,当检测结果表示目标引脚组中的引脚有接收到同步波形信号时,将目标引脚组配置为调试引脚组,当接收到调试器发送的调试请求时,向调试器发送应答信号,实现了将任意一个引脚组配置为调试引脚组的目的,避免了相关技术中只能通过预先规定的调试引脚对芯片进行调试导致灵活性较差的技术问题,也避免了相关技术中在PCB制版时需要单独考虑调试接口导致增加了PCB布局的复杂度的问题,达到了提高芯片调试的灵活性的效果。
其中,上述步骤的执行主体可以是芯片端,如上述待测芯片,但不限于此。
在上述实施例中,对待测芯片的引脚集合中的各个引脚进行检测,得到检测结果,引脚集合可以包括待测芯片的全部引脚,或者部分引脚,如图2所示,图2是本申请实施例提供的芯片的引脚示例图,图2中的芯片包括引脚1-引脚16,本申请实施例对于待测芯片的引脚数量不作限定,当待测芯片上电时,对待测芯片的引脚集合中的各个引脚进行同步波形信号的检测,同步波形信号是由调试器发送给待测芯片的,如图3所示,调试器的端口Clk、Dat发出同步波形信号,引脚X和引脚Y表示芯片的任意一个引脚组(或可称为一组引脚);当检测结果表示目标引脚组中的引脚有接收到同步波形信号时,将目标引脚组配置为调试引脚组,例如,当检测结果表示引脚1和引脚2接收到同步波形信号,则将引脚1和引脚2确定为上述目标引脚组,或者,当检测结果表示引脚6和引脚9接收到同步波形信号,则将引脚6和引脚9确定为上述目标引脚组,或者目标引脚组可以是由其它两个引脚组成的引脚组,或者目标引脚组也可以是由更多个引脚组成的引脚组;然后,当待测芯片接收到调试器发送的调试请求时,向调试器发送应答信号,即待测芯片对调试器的调试请求进行回应,也相当于向调试器通知待测芯片已成功配置调试引脚组,此时调试器可以开始基于目标引脚组对待测芯片进行调试。通过本实施例,实现了将任意一个引脚组配置为调试引脚组的目的,避免了相关技术中只能通过预先规定的调试引脚对芯片进行调试导致灵活性较差的技术问题,也避免了相关技术中在PCB制版时需要单独考虑调试接口导致增加了PCB布局的复杂度的问题,达到了提高芯片调试的灵活性的效果。
在一个可选的实施例中,在检测结果表示目标引脚组中包括的引脚接收到同步波形信号的情况下,将目标引脚组配置为调试引脚组,包括:确定第一引脚所接收到的第一波形信号,以及确定第二引脚所接收到的第二波形信号,其中,目标引脚组中包括第一引脚和第二引脚,同步波形信号中包括第一波形信号和第二波形信号;根据第一波形信号和第二波形信号,将目标引脚组配置为调试引脚组。
在上述实施例中,在根据检测结果确定目标引脚组中包括的引脚接收到同步波形信号时,分别确定第一引脚接收到的第一波形信号和确定第二引脚接收到的第二波形信号,再根据第一波形信号和第二波形信号来将目标引脚组配置为调试引脚组。例如,根据第一波形信号和第二波形信号的频率来确定第一引脚和第二引脚分别为调试时钟引脚或调试数据引脚,或者,根据第一波形信号和第二波形信号在相同时段内的翻转次数来确定第一引脚和第二引脚分别为调试时钟引脚或调试数据引脚,即可以根据目标引脚组中各个引脚所接收到的波形信号,实现配置调试引脚组的目的。
在一个可选的实施例中,根据第一波形信号和第二波形信号,将目标引脚组配置为调试引脚组,包括以下之一:当确定在相同时段内第一波形信号所对应的第一翻转次数大于或等于第二波形信号所对应的第二翻转次数的情况下,将第一引脚配置为调试时钟引脚,以及将第二引脚配置为调试数据引脚,其中,调试引脚组包括调试时钟引脚和调试数据引脚;当确定在相同时段内第一波形信号所对应的第一翻转次数小于第二波形信号所对应的第二翻转次数的情况下,将第二引脚配置为调试时钟引脚,以及将第一引脚配置为调试数据引脚,其中,调试引脚组包括调试时钟引脚和调试数据引脚。
在上述实施例中,通过比较在相同时段内第一波形信号所对应的第一翻转次数和第二波形信号所对应的第二翻转次数,进而将第一引脚或第二引脚配置为调试时钟引脚或调试数据引脚,具体的,当第一翻转次数大于或等于第二翻转次数时,将第一引脚配置为调试时钟引脚,以及将第二引脚配置为调试数据引脚;或者,当第一波形信号的频率大于或等于第二波形信号的频率时,将第一引脚配置为调试时钟引脚,以及将第二引脚配置为调试数据引脚;或者,当第一翻转次数小于第二翻转次数时,将第二引脚配置为调试时钟引脚,以及将第一引脚配置为调试数据引脚;或者,当第一波形信号的频率小于第二波形信号的频率时,将第二引脚配置为调试时钟引脚,以及将第一引脚配置为调试数据引脚,实现了根据第一波形信号和第二波形信号的特点,具体配置调试时钟引脚和调试数据引脚的目的。
在一个可选的实施例中,在检测结果表示目标引脚组中包括的引脚接收到同步波形信号的情况下,将目标引脚组配置为调试引脚组之后,上述方法还包括:将目标引脚组中包括的引脚信息存储至目标寄存器中,其中,目标寄存器的低8位用于存储目标引脚组中与调试时钟引脚对应的引脚的信息,目标寄存器的高8位用于存储目标引脚组中与调试数据引脚对应的引脚的信息。
在上述实施例中,在将目标引脚组配置为调试引脚组之后,将目标引脚组中包括的引脚信息存储至目标寄存器中,例如将配置为调试时钟引脚的引脚信息存储在目标寄存器的低8位中,而将配置为调试数据引脚的引脚信息存储在目标寄存器的高8位中;可选的,也可将配置为调试时钟引脚的引脚信息存储在目标寄存器的高8位中,而将配置为调试数据引脚的引脚信息存储在目标寄存器的低8位中;另外,上述目标寄存器也不限于为16位的,也可以是其他位数的寄存器。通过将配置为调试引脚组的目标引脚组中各个引脚的信息存储在目标寄存器中,可以实现防止软件的其他操作影响到调试功能的目的。
在一个可选的实施例中,当确定在相同时段内第一波形信号所对应的第一翻转次数大于或等于第二波形信号所对应的第二翻转次数的情况下,将第一引脚配置为调试时钟引脚,以及将第二引脚配置为调试数据引脚之后,上述方法还包括:将第一引脚锁定为调试时钟引脚,以及将第二引脚锁定为调试数据引脚;当确定在相同时段内第一波形信号所对应的第一翻转次数小于第二波形信号所对应的第二翻转次数的情况下,将第二引脚配置为调试时钟引脚,以及将第一引脚配置为调试数据引脚之后,上述方法还包括:将第二引脚锁定为调试时钟引脚,以及将第一引脚锁定为调试数据引脚。
在上述实施例中,在将第一引脚配置为调试时钟引脚,以及将第二引脚配置为调试数据引脚之后,将第一引脚、第二引脚分别锁定为调试时钟引脚、调试数据引脚;或者,在将第二引脚配置为调试时钟引脚,以及将第一引脚配置为调试数据引脚之后,将第二引脚、第一引脚分别锁定为调试时钟引脚、调试数据引脚,即将对应的引脚锁定为调试接口的时钟引脚和数据引脚。通过将目标引脚组中的引脚锁定为调试接口的时钟或数据引脚,使得该组引脚可作为芯片的调试之用,无法映射成其他功能。
在一个可选的实施例中,在得到检测结果之后,上述方法还包括:在检测结果表示引脚集合中的各个引脚均未接收到同步波形信号的情况下,判断检测时长是否大于或等于预设时长阈值,其中,检测时长用于表示对待测芯片进行检测的时长;在确定检测时长大于或等于预设时长阈值的情况下,停止对待测芯片的引脚集合中的各个引脚进行检测。
在上述实施例中,当检测结果表示待测芯片的引脚集合中的所有引脚均未收到同步波形信号时,判断对待测芯片的检测时长是否大于或等于预设时长阈值,当确定检测时长大于或等于预设时长阈值时,停止对待测芯片的各个引脚进行检测,例如,上述预设时长阈值为50ms(或其他时长)。即当超出检测的预设时长阈值时,若待测芯片的各个引脚仍未检测到同步波形信号,则停止对待测芯片的检测,通过设置预设时长阈值,可避免长时间的无效检测。
本申请还提供了另一种芯片调试方法,应用于调试器中,参照图4,图4是本申请实施例提供的另一种芯片调试方法的流程示意图,包括以下步骤:
步骤S401,向待测芯片发送同步波形信号,以便于待测芯片执行以下操作:对待测芯片的引脚集合中的各个引脚进行检测,以得到检测结果;在检测结果表示目标引脚组中包括的引脚接收到同步波形信号的情况下,将目标引脚组配置为调试引脚组,其中,目标引脚组为引脚集合中的任意一个引脚组;在接收到调试器发送的调试请求的情况下,向调试器发送应答信号,其中,应答信号用于向调试器通知待测芯片已成功配置调试引脚组以及允许调试器基于目标引脚组对待测芯片进行调试;
步骤S402,接收待测芯片发送的应答信号,以及基于目标引脚组对待测芯片进行调试。
通过上述步骤,调试器向待测芯片发送同步波形信号,以便于待测芯片执行以下操作:对待测芯片的引脚集合中的各个引脚进行检测,当检测结果表示目标引脚组中的引脚有接收到同步波形信号时,将目标引脚组配置为调试引脚组,然后当待测芯片接收到调试器发送的调试请求时,向调试器发送应答信号,调试器接收待测芯片的应答信号,以及基于目标引脚组对待测芯片进行调试,实现了将任意一个引脚组配置为调试引脚组的目的,避免了相关技术中只能通过预先规定的调试引脚对芯片进行调试导致灵活性较差的技术问题,也避免了相关技术中在PCB制版时需要单独考虑调试接口导致增加了PCB布局的复杂度的问题,达到了提高芯片调试的灵活性的效果。
其中,上述步骤的执行主体可以是调试器端,如上述调试器,或终端设备,但不限于此。
在上述实施例中,调试器向待测芯片发送同步波形信号,以指示待测芯片对引脚集合中的各个引脚进行检测,得到检测结果,引脚集合可以包括待测芯片的全部引脚,或者部分引脚,如图2所示,图2是本申请实施例提供的芯片的引脚示例图,图2中的芯片包括引脚1-引脚16,本申请实施例对于待测芯片的引脚数量不作限定,当待测芯片上电时,对待测芯片的引脚集合中的各个引脚进行同步波形信号的检测;当检测结果表示目标引脚组中的引脚有接收到同步波形信号时,将目标引脚组配置为调试引脚组,例如,当检测结果表示引脚1和引脚2接收到同步波形信号,则将引脚1和引脚2确定为上述目标引脚组,或者,当检测结果表示引脚6和引脚9接收到同步波形信号,则将引脚6和引脚9确定为上述目标引脚组,或者目标引脚组可以是由其它两个引脚组成的引脚组,或者目标引脚组也可以是由更多个引脚组成的引脚组;当待测芯片接收到调试器发送的调试请求时,向调试器发送应答信号,即待测芯片对调试器的调试请求进行回应,也相当于向调试器通知待测芯片已成功配置调试引脚组,此时调试器可以开始基于目标引脚组对待测芯片进行调试;调试器接收待测芯片发送的应答信号,即可基于目标引脚组对待测芯片进行调试。通过本实施例,实现了将任意一个引脚组配置为调试引脚组的目的,避免了相关技术中只能通过预先规定的调试引脚对芯片进行调试导致灵活性较差的技术问题,也避免了相关技术中在PCB制版时需要单独考虑调试接口导致增加了PCB布局的复杂度的问题,达到了提高芯片调试的灵活性的效果。
显然,上述所描述的实施例仅仅是本申请一部分的实施例,而不是全部的实施例。下面结合具体实施例对本申请进行具体说明。
本申请实施例提供了一种实现芯片任意引脚调试的方法,设计了一种在上电过程中自动检测调试接口引脚的方法,可以使用任意一组调试引脚作为调试脚进行调试,有很强的灵活性。
本申请实施例是一个软硬结合的系统级别的技术方案,下面对该方案的整体技术原理进行说明:
1、当调试器连接到任何一组引脚上时,会不断发送握手信号。
2、此时芯片上电,会对每一个引脚进行同步波形信号的检测。
3、调试器:每发出一段时间同步波形,会进行调试信号请求,如果调试请求得到芯片端回应,说明调试器与芯片握手成功,说明该引脚被成功配置成调试管脚。未得到回应则继续发送同步调试信号,直到超出自动检测的时间。
芯片:1)如果自动侦测成功,且设置好了对应的引脚作为调试口,会将对应的引脚锁定为调试接口的时钟和数据接口。如果软件不主动解锁,或者没有复位信号,该组引脚无法映射成其他功能。系统中有一个特殊16bit 寄存器,可以存储相关的调试引脚的信息。例如,低8bit存储调试接口中的时钟引脚,高8bit存储调试接口中的数据引脚的信息。防止后续的软件操作影响到调试功能;2)等待调试器调试请求,得到调试请求之后,回复应答信号。
4、调试器使用选定的这组管脚(即上述任何一组引脚,对应于前述目标引脚组)进行芯片的调试。
下面对调试器及芯片端的调试流程进行如下说明,图5是本申请实施例提供的调试器端的流程示意图,如图5所示,该流程包括:
S501,调试器发送同步波形信号;
需要说明的是,此时调试器是向芯片中的任意一组引脚发送波形信号,而该一组引脚并没有提前被规定为作为调试接口的引脚;
S502,调试器发送调试请求;
S503,判断调试请求是否得到应答;
该步骤S503是判断是否接收到芯片的应答信号,若上述步骤S503的判断结果为否时,则回到步骤S501,继续发送同步波形信号;若上述步骤S503的判断结果为是时,则进入步骤S504;
S504,上报调试器已经建立连接。
即调试器与芯片连接成功,此时可以进行调试。
图6是本申请实施例提供的芯片端的流程示意图,如图6所示,该流程包括:
S601,芯片上电,对每一个引脚进行同步波形检测;
需要说明的是,芯片此时也不知道哪一组引脚与调试器是连接的,或者也可能所有引脚均未与调试器连接;
S602,判断是否检测到同步波形信号;即判断是否存在某一组引脚接收到调试器发送的同步波形信号;
若该步骤S602的判断结果为否的情况下,进入步骤S603,若该步骤S602的判断结果为是的情况下,进入步骤S605;
S603,进一步判断是否超时,即判断芯片的自动检测是否超时;例如,可预先设定一个时长阈值(如50ms,或60ms,或其它时长),若超过该时长阈值仍未检测到同步波形信号,则进入步骤S604,若未超过该时长阈值,则回到步骤S601,继续进行同步波形的检测;
S604,退出自动波形侦测,芯片正常启动;即不进行芯片调试;
S605,设置对应的引脚为调试引脚的时钟和数据接口;即当检测出某一组引脚接收到同步波形信号时,设置该组引脚为调试引脚的时钟和数据接口;
S606,将调试引脚的功能上锁;
即将对应的引脚锁定为调试接口的时钟和数据接口,如果软件不主动解锁,或者没有复位信号,该组引脚无法映射成其他功能;
S607,等待调试请求,并作出应答;
即在检测出某组引脚接收到同步波形信号后,如果接收到调试器发送的调试请求,则对该调试请求作出应答,例如向调试器发送应答信号,表明调试器与芯片成功连接。
通过本申请实施例,可以实现任一组引脚作为调试接口的方法。与相关技术中相比,本申请实施例可以在不影响芯片正常上电启动的前提下,实现调试接口引脚的灵活变更。对PCB制版来说,不需要特意预留调试接口,可以在满足应用的需求下,选择1-2组引脚用于调试,方便软件设计全功能。
通过以上的实施方式的描述,本领域的技术人员可以清楚地了解到根据上述实施例的方法可借助软件加必需的通用硬件平台的方式来实现,当然也可以通过硬件,但很多情况下前者是更佳的实施方式。基于这样的理解,本申请的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来,该计算机软件产品存储在一个存储介质(如ROM/RAM、磁碟、光盘)中,包括若干指令用以使得一台终端设备(可以是手机,计算机,服务器,或者网络设备等)执行本申请各个实施例所述的方法。
在本申请中还提供了一种芯片调试装置,位于待测芯片中,如图7所示,图7是本申请实施例提供的一种芯片调试装置的结构框图,该装置包括:
检测模块701,用于对待测芯片的引脚集合中的各个引脚进行检测,以得到检测结果;
配置模块702,用于在检测结果表示目标引脚组中包括的引脚接收到同步波形信号的情况下,将目标引脚组配置为调试引脚组,其中,目标引脚组为引脚集合中的任意一个引脚组,同步波形信号是由调试器发送给待测芯片的;
第一发送模块703,用于在接收到调试器发送的调试请求的情况下,向调试器发送应答信号,其中,应答信号用于向调试器通知待测芯片已成功配置调试引脚组以及允许调试器基于目标引脚组对待测芯片进行调试。
在一个可选的实施例中,上述配置模块702包括:确定单元,用于确定第一引脚所接收到的第一波形信号,以及确定第二引脚所接收到的第二波形信号,其中,目标引脚组中包括第一引脚和第二引脚,同步波形信号中包括第一波形信号和第二波形信号;配置单元,用于根据第一波形信号和第二波形信号,将目标引脚组配置为调试引脚组。
在一个可选的实施例中,上述配置单元包括以下之一:第一配置子单元,用于当确定在相同时段内第一波形信号所对应的第一翻转次数大于或等于第二波形信号所对应的第二翻转次数的情况下,将第一引脚配置为调试时钟引脚,以及将第二引脚配置为调试数据引脚,其中,调试引脚组包括调试时钟引脚和调试数据引脚;第二配置子单元,用于当确定在相同时段内第一波形信号所对应的第一翻转次数小于第二波形信号所对应的第二翻转次数的情况下,将第二引脚配置为调试时钟引脚,以及将第一引脚配置为调试数据引脚,其中,调试引脚组包括调试时钟引脚和调试数据引脚。
在一个可选的实施例中,上述装置还包括:存储模块,用于在检测结果表示目标引脚组中包括的引脚接收到同步波形信号的情况下,将目标引脚组配置为调试引脚组之后,将目标引脚组中包括的引脚信息存储至目标寄存器中,其中,目标寄存器的低8位用于存储目标引脚组中与调试时钟引脚对应的引脚的信息,目标寄存器的高8位用于存储目标引脚组中与调试数据引脚对应的引脚的信息。
在一个可选的实施例中,上述装置还包括:第一锁定模块,用于当确定在相同时段内第一波形信号所对应的第一翻转次数大于或等于第二波形信号所对应的第二翻转次数的情况下,将第一引脚配置为调试时钟引脚,以及将第二引脚配置为调试数据引脚之后,将第一引脚锁定为调试时钟引脚,以及将第二引脚锁定为调试数据引脚;第二锁定模块,用于当确定在相同时段内第一波形信号所对应的第一翻转次数小于第二波形信号所对应的第二翻转次数的情况下,将第二引脚配置为调试时钟引脚,以及将第一引脚配置为调试数据引脚之后,将第二引脚锁定为调试时钟引脚,以及将第一引脚锁定为调试数据引脚。
在一个可选的实施例中,上述装置还包括:判断模块,用于在得到检测结果之后,在检测结果表示引脚集合中的各个引脚均未接收到同步波形信号的情况下,判断检测时长是否大于或等于预设时长阈值,其中,检测时长用于表示对待测芯片进行检测的时长;停止模块,用于在确定检测时长大于或等于预设时长阈值的情况下,停止对待测芯片的引脚集合中的各个引脚进行检测。
在本申请中还提供了另一种芯片调试装置,位于调试器中,如图8所示,图8是本申请实施例提供的另一种芯片调试装置的结构框图,该装置包括:
第二发送模块801,用于向待测芯片发送同步波形信号,以便于待测芯片执行以下操作:对待测芯片的引脚集合中的各个引脚进行检测,以得到检测结果;在检测结果表示目标引脚组中包括的引脚接收到同步波形信号的情况下,目标引脚组为引脚集合中的任意一个引脚组,其中,引脚集合中包括目标引脚组;在接收到调试器发送的调试请求的情况下,向调试器发送应答信号,其中,应答信号用于向调试器通知待测芯片已成功配置调试引脚组以及允许调试器基于目标引脚组对待测芯片进行调试;
处理模块802,用于接收待测芯片发送的应答信号,以及基于目标引脚组对待测芯片进行调试。
需要说明的是:上述实施例提供的装置在实现其功能时,仅以上述各功能模块的划分进行举例说明,实际应用中,可以根据需要而将上述功能分配由不同的功能模块完成,即将设备的内部结构划分成不同的功能模块,以完成以上描述的全部或者部分功能。另外,上述实施例提供的装置和方法实施例属于同一构思,其具体实现过程详见方法实施例,这里不再赘述。
本申请还提供了一种计算机可读存储介质,该计算机可读存储介质中存储有指令,当所述指令被执行时,执行上述任意一项所述的方法步骤。
在一个示例性实施例中,上述计算机可读存储介质可以包括但不限于:U盘、只读存储器(Read-Only Memory,简称为ROM)、随机存取存储器(Random Access Memory,简称为RAM)、移动硬盘、磁碟或者光盘等各种可以存储计算机程序的介质。
本申请还公开一种电子设备。如图9所示,图9是本申请实施例的公开的一种电子设备的结构示意图。该电子设备900可以包括:至少一个处理器901,至少一个网络接口904,用户接口903,存储器905,至少一个通信总线902。
其中,通信总线902用于实现这些组件之间的连接通信。
其中,用户接口903可以包括显示屏(Display)、摄像头(Camera),可选用户接口903还可以包括标准的有线接口、无线接口。
其中,网络接口904可选的可以包括标准的有线接口、无线接口(如WI-FI接口)。
其中,处理器901可以包括一个或者多个处理核心。处理器901利用各种接口和线路连接整个电子设备(如服务器)内的各个部分,通过运行或执行存储在存储器905内的指令、程序、代码集或指令集,以及调用存储在存储器905内的数据,执行服务器的各种功能和处理数据。可选的,处理器901可以采用数字信号处理(Digital Signal Processing,DSP)、现场可编程门阵列(Field-Programmable Gate Array,FPGA)、可编程逻辑阵列(Programmable Logic Array,PLA)中的至少一种硬件形式来实现。处理器901可集成中央处理器(Central Processing Unit,CPU)、图像处理器(Graphics Processing Unit,GPU)和调制解调器等中的一种或几种的组合。其中,CPU主要处理操作系统、用户界面和应用程序等;GPU用于负责显示屏所需要显示的内容的渲染和绘制;调制解调器用于处理无线通信。可以理解的是,上述调制解调器也可以不集成到处理器901中,单独通过一块芯片进行实现。
其中,存储器905可以包括随机存储器(Random Access Memory,RAM),也可以包括只读存储器(Read-Only Memory)。可选的,该存储器905包括非瞬时性计算机可读介质(non-transitory computer-readable storage medium)。存储器905可用于存储指令、程序、代码、代码集或指令集。存储器905可包括存储程序区和存储数据区,其中,存储程序区可存储用于实现操作系统的指令、用于至少一个功能的指令(比如触控功能、声音播放功能、图像播放功能等)、用于实现上述各个方法实施例的指令等;存储数据区可存储上面各个方法实施例中涉及的数据等。存储器905可选的还可以是至少一个位于远离前述处理器901的存储装置。参照图9,作为一种计算机存储介质的存储器905中可以包括操作系统、网络通信模块、用户接口模块以及一种芯片调试方法的应用程序。
在图9所示的电子设备900中,用户接口903主要用于为用户提供输入的接口,获取用户输入的数据;而处理器901可以用于调用存储器905中存储的一种芯片调试方法的应用程序,当由一个或多个处理器901执行时,使得电子设备900执行如上述实施例中一个或多个所述的方法。需要说明的是,对于前述的各方法实施例,为了简单描述,故将其都表述为一系列的动作组合,但是本领域技术人员应该知悉,本申请并不受所描述的动作顺序的限制,因为依据本申请,某些步骤可以采用其他顺序或者同时进行。其次,本领域技术人员也应该知悉,说明书中所描述的实施例均属于优选实施例,所涉及的动作和模块并不一定是本申请所必需的。
在上述实施例中,对各个实施例的描述都各有侧重,某个实施例中没有详述的部分,可以参见其他实施例的相关描述。
在本申请所提供的几种实施方式中,应该理解到,所披露的装置,可通过其他的方式实现。例如,以上所描述的装置实施例仅仅是示意性的,例如单元的划分,仅仅为一种逻辑功能划分,实际实现时可以有另外的划分方式,例如多个单元或组件可以结合或者可以集成到另一个系统,或一些特征可以忽略,或不执行。另一点,所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些服务接口,装置或单元的间接耦合或通信连接,可以是电性或其他的形式。
作为分离部件说明的单元可以是或者也可以不是物理上分开的,作为单元显示的部件可以是或者也可以不是物理单元,即可以位于一个地方,或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外,在本申请各个实施例中的各功能单元可以集成在一个处理单元中,也可以是各个单元单独物理存在,也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现,也可以采用软件功能单元的形式实现。
集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时,可以存储在一个计算机可读取存储器中。基于这样的理解,本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来,该计算机软件产品存储在一个存储器中,包括若干指令用以使得一台计算机设备(可为个人计算机、服务器或者网络设备等)执行本申请各个实施例方法的全部或部分步骤。而前述的存储器包括:U盘、移动硬盘、磁碟或者光盘等各种可以存储程序代码的介质。
以上所述者,仅为本公开的示例性实施例,不能以此限定本公开的范围。即但凡依本公开教导所作的等效变化与修饰,皆仍属本公开涵盖的范围内。本领域技术人员在考虑说明书及实践真理的公开后,将容易想到本公开的其他实施方案。
本申请旨在涵盖本公开的任何变型、用途或者适应性变化,这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未记载的本技术领域中的公知常识或惯用技术手段。
Claims (10)
1.一种芯片调试方法,其特征在于,应用于待测芯片中,包括:
对所述待测芯片的引脚集合中的各个引脚进行检测,以得到检测结果;
在所述检测结果表示目标引脚组中包括的引脚接收到同步波形信号的情况下,将所述目标引脚组配置为调试引脚组,其中,所述目标引脚组为所述引脚集合中的任意一个引脚组,所述同步波形信号是由调试器发送给所述待测芯片的;
在接收到所述调试器发送的调试请求的情况下,向所述调试器发送应答信号,其中,所述应答信号用于向所述调试器通知所述待测芯片已成功配置调试引脚组以及允许所述调试器基于所述目标引脚组对所述待测芯片进行调试。
2.根据权利要求1所述的方法,其特征在于,所述在所述检测结果表示目标引脚组中包括的引脚接收到同步波形信号的情况下,将所述目标引脚组配置为调试引脚组,包括:
确定第一引脚所接收到的第一波形信号,以及确定第二引脚所接收到的第二波形信号,其中,所述目标引脚组中包括所述第一引脚和所述第二引脚,所述同步波形信号中包括所述第一波形信号和所述第二波形信号;
根据所述第一波形信号和所述第二波形信号,将所述目标引脚组配置为所述调试引脚组。
3.根据权利要求2所述的方法,其特征在于,所述根据所述第一波形信号和所述第二波形信号,将所述目标引脚组配置为所述调试引脚组,包括以下之一:
当确定在相同时段内所述第一波形信号所对应的第一翻转次数大于或等于所述第二波形信号所对应的第二翻转次数的情况下,将所述第一引脚配置为调试时钟引脚,以及将所述第二引脚配置为调试数据引脚,其中,所述调试引脚组包括所述调试时钟引脚和所述调试数据引脚;
当确定在相同时段内所述第一波形信号所对应的第一翻转次数小于所述第二波形信号所对应的第二翻转次数的情况下,将所述第二引脚配置为调试时钟引脚,以及将所述第一引脚配置为调试数据引脚,其中,所述调试引脚组包括所述调试时钟引脚和所述调试数据引脚。
4.根据权利要求3所述的方法,其特征在于,在所述检测结果表示目标引脚组中包括的引脚接收到同步波形信号的情况下,将所述目标引脚组配置为调试引脚组之后,所述方法还包括:
将所述目标引脚组中包括的引脚信息存储至目标寄存器中,其中,所述目标寄存器的低8位用于存储所述目标引脚组中与所述调试时钟引脚对应的引脚的信息,所述目标寄存器的高8位用于存储所述目标引脚组中与所述调试数据引脚对应的引脚的信息。
5.根据权利要求3所述的方法,其特征在于,当确定在相同时段内所述第一波形信号所对应的第一翻转次数大于或等于所述第二波形信号所对应的第二翻转次数的情况下,将所述第一引脚配置为调试时钟引脚,以及将所述第二引脚配置为调试数据引脚之后,所述方法还包括:将所述第一引脚锁定为所述调试时钟引脚,以及将所述第二引脚锁定为所述调试数据引脚;
当确定在相同时段内所述第一波形信号所对应的第一翻转次数小于所述第二波形信号所对应的第二翻转次数的情况下,将所述第二引脚配置为调试时钟引脚,以及将所述第一引脚配置为调试数据引脚之后,所述方法还包括:将所述第二引脚锁定为所述调试时钟引脚,以及将所述第一引脚锁定为所述调试数据引脚。
6.根据权利要求1所述的方法,其特征在于,在得到检测结果之后,所述方法还包括:
在所述检测结果表示所述引脚集合中的各个引脚均未接收到所述同步波形信号的情况下,判断检测时长是否大于或等于预设时长阈值,其中,所述检测时长用于表示对所述待测芯片进行检测的时长;
在确定所述检测时长大于或等于所述预设时长阈值的情况下,停止对所述待测芯片的引脚集合中的各个引脚进行检测。
7.一种芯片调试方法,其特征在于,应用于调试器中,包括:
向待测芯片发送同步波形信号,以便于所述待测芯片执行以下操作:对所述待测芯片的引脚集合中的各个引脚进行检测,以得到检测结果;在所述检测结果表示目标引脚组中包括的引脚接收到所述同步波形信号的情况下,将所述目标引脚组配置为调试引脚组,其中,所述目标引脚组为所述引脚集合中的任意一个引脚组;在接收到所述调试器发送的调试请求的情况下,向所述调试器发送应答信号,其中,所述应答信号用于向所述调试器通知所述待测芯片已成功配置调试引脚组以及允许所述调试器基于所述目标引脚组对所述待测芯片进行调试;
接收所述待测芯片发送的所述应答信号,以及基于所述目标引脚组对所述待测芯片进行调试。
8.一种芯片调试装置,其特征在于,位于待测芯片中,包括:
检测模块,用于对所述待测芯片的引脚集合中的各个引脚进行检测,以得到检测结果;
配置模块,用于在所述检测结果表示目标引脚组中包括的引脚接收到同步波形信号的情况下,将所述目标引脚组配置为调试引脚组,其中,所述目标引脚组为所述引脚集合中的任意一个引脚组,所述同步波形信号是由调试器发送给所述待测芯片的;
第一发送模块,用于在接收到所述调试器发送的调试请求的情况下,向所述调试器发送应答信号,其中,所述应答信号用于向所述调试器通知所述待测芯片已成功配置调试引脚组以及允许所述调试器基于所述目标引脚组对所述待测芯片进行调试。
9.一种芯片调试装置,其特征在于,位于调试器中,包括:
第二发送模块,用于向待测芯片发送同步波形信号,以便于所述待测芯片执行以下操作:对所述待测芯片的引脚集合中的各个引脚进行检测,以得到检测结果;在所述检测结果表示目标引脚组中包括的引脚接收到所述同步波形信号的情况下,所述目标引脚组为所述引脚集合中的任意一个引脚组,其中,所述引脚集合中包括所述目标引脚组;在接收到所述调试器发送的调试请求的情况下,向所述调试器发送应答信号,其中,所述应答信号用于向所述调试器通知所述待测芯片已成功配置调试引脚组以及允许所述调试器基于所述目标引脚组对所述待测芯片进行调试;
处理模块,用于接收所述待测芯片发送的所述应答信号,以及基于所述目标引脚组对所述待测芯片进行调试。
10.一种电子设备,包括存储器和处理器,所述存储器上存储有计算机程序,其特征在于,所述处理器执行所述程序时实现如权利要求1至6或7中任一项所述的方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202410023203.6A CN117520082B (zh) | 2024-01-08 | 2024-01-08 | 芯片调试方法、装置及电子设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202410023203.6A CN117520082B (zh) | 2024-01-08 | 2024-01-08 | 芯片调试方法、装置及电子设备 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN117520082A true CN117520082A (zh) | 2024-02-06 |
CN117520082B CN117520082B (zh) | 2024-04-02 |
Family
ID=89766898
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202410023203.6A Active CN117520082B (zh) | 2024-01-08 | 2024-01-08 | 芯片调试方法、装置及电子设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN117520082B (zh) |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20140181605A1 (en) * | 2012-03-25 | 2014-06-26 | Hanmanth R. Lingannagari | Asynchronous programmable jtag-based interface to debug any system-on-chip states, power modes, resets, clocks, and complex digital logic |
CN114121139A (zh) * | 2022-01-27 | 2022-03-01 | 合肥悦芯半导体科技有限公司 | 芯片测试方法、装置、电子设备及存储介质 |
CN114116364A (zh) * | 2021-11-19 | 2022-03-01 | 珠海泰芯半导体有限公司 | 芯片的调试方法、存储介质、相关装置和系统 |
US11500017B1 (en) * | 2021-03-29 | 2022-11-15 | Xilinx, Inc. | Testing memory elements using an internal testing interface |
CN115658412A (zh) * | 2022-10-09 | 2023-01-31 | 深圳市思远半导体有限公司 | 一种单线调试方法、装置、mcu芯片、调试器及系统 |
CN115904833A (zh) * | 2022-11-02 | 2023-04-04 | 珠海格力电器股份有限公司 | 芯片的检测方法、装置、电子设备及存储介质 |
CN116450427A (zh) * | 2023-02-24 | 2023-07-18 | 珠海泰为电子有限公司 | 芯片中复用引脚的自动化验证方法、装置、存储介质及计算机设备 |
CN116955032A (zh) * | 2023-07-04 | 2023-10-27 | 珠海普林芯驰科技有限公司 | 一种带调试功能的芯片及芯片调试方法 |
-
2024
- 2024-01-08 CN CN202410023203.6A patent/CN117520082B/zh active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20140181605A1 (en) * | 2012-03-25 | 2014-06-26 | Hanmanth R. Lingannagari | Asynchronous programmable jtag-based interface to debug any system-on-chip states, power modes, resets, clocks, and complex digital logic |
US11500017B1 (en) * | 2021-03-29 | 2022-11-15 | Xilinx, Inc. | Testing memory elements using an internal testing interface |
CN114116364A (zh) * | 2021-11-19 | 2022-03-01 | 珠海泰芯半导体有限公司 | 芯片的调试方法、存储介质、相关装置和系统 |
CN114121139A (zh) * | 2022-01-27 | 2022-03-01 | 合肥悦芯半导体科技有限公司 | 芯片测试方法、装置、电子设备及存储介质 |
CN115658412A (zh) * | 2022-10-09 | 2023-01-31 | 深圳市思远半导体有限公司 | 一种单线调试方法、装置、mcu芯片、调试器及系统 |
CN115904833A (zh) * | 2022-11-02 | 2023-04-04 | 珠海格力电器股份有限公司 | 芯片的检测方法、装置、电子设备及存储介质 |
CN116450427A (zh) * | 2023-02-24 | 2023-07-18 | 珠海泰为电子有限公司 | 芯片中复用引脚的自动化验证方法、装置、存储介质及计算机设备 |
CN116955032A (zh) * | 2023-07-04 | 2023-10-27 | 珠海普林芯驰科技有限公司 | 一种带调试功能的芯片及芯片调试方法 |
Non-Patent Citations (5)
Title |
---|
S. KSHATTRY等: "High-Impedance, Broadband and Compact RMS Detectors for On-Chip Measurements of Millimeter Wave Voltages for Built-In Self-Testing and Debugging", IEEE, 19 March 2020 (2020-03-19) * |
周鹏;周士贵;: "基于DSP的在线调试系统的设计与实验测试", 电子技术, no. 02, 25 February 2016 (2016-02-25) * |
席永国;: "用MPLAB ICD2在线调试器调试数字信号控制器(DSC)", 现代企业教育, no. 08, 23 April 2009 (2009-04-23) * |
常志恒;肖铁军;史顺波;: "基于JTAG的片上调试器与调试系统的设计实现", 计算机工程与应用, no. 30, 21 October 2012 (2012-10-21) * |
邓勤学;李少青;陈绥阳;: "全定制芯片的测试码产生方法", 航空计算技术, no. 06, 15 November 2008 (2008-11-15) * |
Also Published As
Publication number | Publication date |
---|---|
CN117520082B (zh) | 2024-04-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP3965347A1 (en) | Prs resource allocation method, measurement gap configuration method, and related device | |
EP2011014B1 (en) | Usb connection | |
EP3659684A1 (en) | Method and apparatus for displaying game picture, and computer readable storage medium | |
EP3979088A1 (en) | Inter-core data processing method and system, system on chip and electronic device | |
CN107566015B (zh) | 天线控制方法、装置、存储介质及电子设备 | |
CN110913447B (zh) | 网络控制方法、装置、存储介质及电子设备 | |
CN109218141A (zh) | 一种故障节点检测方法及相关装置 | |
US20150106544A1 (en) | Connector interface pin mapping | |
CN116257472B (zh) | 接口控制方法、装置、电子设备及存储介质 | |
CN117520082B (zh) | 芯片调试方法、装置及电子设备 | |
CN111427417A (zh) | 一种时间获取方法、装置及电子设备 | |
CN110445932A (zh) | 异常掉卡处理方法、装置、存储介质以及终端 | |
CN110070444A (zh) | 一种区块链交易流程管理方法及相关装置 | |
EP3618295A1 (en) | Signal processing method and apparatus | |
US10176133B2 (en) | Smart device with no AP | |
CN110597643A (zh) | 核间通信方法、处理器以及电子设备 | |
CN114390571A (zh) | 邻区测量方法及相关产品 | |
CN111090570A (zh) | 一种终端屏幕响应时间测量方法、装置及终端设备 | |
CN112788781B (zh) | 无线超声成像系统网络重连的方法、装置及存储介质 | |
CN110932930B (zh) | 一种服务器pcie链路稳定性的检测方法、装置及介质 | |
CN111465096B (zh) | 无线定位方法、装置及存储介质 | |
CN114299534A (zh) | 电路原理图的检测方法、装置、终端设备以及存储介质 | |
CN112882773A (zh) | 网络性能检测方法、装置、测试端以及存储介质 | |
CN111949133A (zh) | 触觉反馈方法、相关设备及计算机可读存储介质 | |
CN111770522A (zh) | 数据拨号异常的识别方法、装置、终端及存储介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |