CN116257472B - 接口控制方法、装置、电子设备及存储介质 - Google Patents
接口控制方法、装置、电子设备及存储介质 Download PDFInfo
- Publication number
- CN116257472B CN116257472B CN202310545670.0A CN202310545670A CN116257472B CN 116257472 B CN116257472 B CN 116257472B CN 202310545670 A CN202310545670 A CN 202310545670A CN 116257472 B CN116257472 B CN 116257472B
- Authority
- CN
- China
- Prior art keywords
- interface
- processor core
- processor
- core
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 47
- 230000003993 interaction Effects 0.000 claims abstract description 32
- 238000004891 communication Methods 0.000 claims abstract description 29
- 230000004044 response Effects 0.000 claims abstract description 15
- 230000006870 function Effects 0.000 claims description 57
- 238000010586 diagram Methods 0.000 description 14
- 230000005540 biological transmission Effects 0.000 description 8
- 238000004590 computer program Methods 0.000 description 7
- 238000012905 input function Methods 0.000 description 5
- 230000003287 optical effect Effects 0.000 description 3
- 238000003491 array Methods 0.000 description 2
- 101001084254 Homo sapiens Peptidyl-tRNA hydrolase 2, mitochondrial Proteins 0.000 description 1
- 102100030867 Peptidyl-tRNA hydrolase 2, mitochondrial Human genes 0.000 description 1
- 238000013473 artificial intelligence Methods 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 235000019800 disodium phosphate Nutrition 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002372 labelling Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000010801 machine learning Methods 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000001953 sensory effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
- G06F13/368—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control
- G06F13/376—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control using a contention resolving method, e.g. collision detection, collision avoidance
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/167—Interprocessor communication using a common memory, e.g. mailbox
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Abstract
本公开提供了一种接口控制方法、装置、电子设备及存储介质，所述方法包括：响应于第一指令，两个以上的处理器核中的第一处理器核确定待使用第一接口的第二处理器核；第一处理器核关闭与第一接口之间的信息交互功能，对第一接口使用的指示信息进行修改，使指示信息标示第二处理器核对第一接口的使用使能，两个以上的处理器核中的其余处理器核对第一接口的使用去使能；第一处理器核通过核间通信通道将指示信息向第二处理器核发送；第二处理器核检测到指示信息标示第二处理器核对第一接口的使用使能，开启与第一接口之间的信息交互功能。本公开不会导致多处理器核对物理串口的使用冲突，且保证了物理串口的使用效率。
Description
技术领域
本公开涉及片上系统的串接接口的共享技术，尤其涉及一种接口控制方法、装置、电子设备及存储介质。
背景技术
在多核异构系统中，多个处理器核通过同一个物理串口进行信息交互，这样，避免了为每一个处理器核均分配调试串口，从而可以最大程度节省串口资源，有限的物理接口可以用作其他的功能应用的连接。对于多核异构系统，多个处理器核需要对物理串口进行分时复用，这样，控制台和串口应用同时触发时，将导致基于物理串口的通信冲突。
发明内容
本公开提供了一种接口控制方法、装置、电子设备及存储介质，以至少解决现有技术中存在的以上技术问题。
根据本公开的第一方面，提供了一种接口控制方法，应用于多核异构芯片中，所述多核异构芯片包括两个以上的处理器核，所述两个以上的处理器核之间通过核间通信通道连接；包括：
响应于第一指令，所述两个以上的处理器核中的第一处理器核确定待使用第一接口的第二处理器核；
所述第一处理器核关闭与所述第一接口之间的信息交互功能，对所述第一接口使用的指示信息进行修改，使所述指示信息标示所述第二处理器核对所述第一接口的使用使能，所述两个以上的处理器核中的其余处理器核对所述第一接口的使用去使能；
所述第一处理器核通过所述核间通信通道将所述指示信息向所述第二处理器核发送；
所述第二处理器核检测到所述指示信息标示所述第二处理器核对所述第一接口的使用使能，开启与所述第一接口之间的信息交互功能。
在一些可实施方式中，所述开启与所述第一接口之间的信息交互功能，包括：
所述第二处理器核开启对所述第一接口的信息发送功能，将待发送信息通过所述第一接口写入共享存储单元。
在一些可实施方式中，所述开启与所述第一接口之间的信息交互功能，包括：
所述第二处理器核开启对所述第一接口的信息接收功能，从共享存储单元接收信息。
在一些可实施方式中，所述第一处理器核关闭与所述第一接口之间的信息交互功能，包括：
所述第一处理器核阻断响应于来自所述第一接口的信息接收或发送的中断请求信号。
在一些可实施方式中，所述方法还包括：
为所述指示信息设置大于或等于所述两个以上的处理器核的数量的比特位，为每一处理器核设置一个标示比特位；
通过在所述指示信息中每个标示比特位进行赋值，使每个标示比特位标示所述两个以上的处理器核每一处理器核对所述第一接口的使用使能或去使能。
在一些可实施方式中，所述方法还包括：
为所述两个以上的处理器核的每一处理器核进行编号；
将所述指示信息设置为能够标示所有处理器核的编号的比特数值；
通过将所述指示信息的比特数值赋值为处理器核的编号，指示对应编号的处理器核对所述第一接口的使用使能。
根据本公开的第二方面，提供了一种接口控制装置，应用于多核异构芯片中，所述多核异构芯片包括两个以上的处理器核，所述两个以上的处理器核之间通过核间通信通道连接；所述装置包括：
第一触发单元，用于响应于第一指令，触发所述两个以上的处理器核中的第一处理器核确定待使用第一接口的第二处理器核；
第二触发单元，用于触发所述第一处理器核关闭与所述第一接口之间的信息交互功能，以及，对所述第一接口使用的指示信息进行修改，使所述指示信息标示所述第二处理器核对所述第一接口的使用使能，所述两个以上的处理器核中的其余处理器核对所述第一接口的使用去使能；
第三触发单元，用于触发所述第一处理器核通过所述核间通信通道将所述指示信息向所述第二处理器核发送；
第四触发单元，用于触发所述第二处理器核检测到所述指示信息标示所述第二处理器核对所述第一接口的使用使能，并开启与所述第一接口之间的信息交互功能。
在一些可实施方式中，所述第四触发单元，还用于触发所述第二处理器核开启对所述第一接口的信息发送功能，将待发送信息通过所述第一接口写入共享存储单元。
在一些可实施方式中，所述第四触发单元，还用于触发所述第二处理器核开启对所述第一接口的信息接收功能，从共享存储单元接收信息。
在一些可实施方式中，所述第二触发单元，还用于触发所述第一处理器核所述第一处理器核阻断响应于来自所述第一接口的信息接收或发送的中断请求信号。
在一些可实施方式中，所述装置还包括：
第一标示单元，用于为所述指示信息设置大于或等于所述两个以上的处理器核的数量的比特位，为每一处理器核设置一个标示比特位；通过在所述指示信息中每个标示比特位进行赋值，使每个标示比特位标示所述两个以上的处理器核每一处理器核对所述第一接口的使用使能或去使能。
在一些可实施方式中，所述装置还包括：
第二标示单元，用于为所述两个以上的处理器核的每一处理器核进行编号；将所述指示信息设置为能够标示所有处理器核的编号的比特数值；通过将所述指示信息的比特数值赋值为处理器核的编号，指示对应编号的处理器核对所述第一接口的使用使能。
根据本公开的第三方面，提供了一种电子设备，包括：
至少一个处理器；以及
与所述至少一个处理器通信连接的存储器；其中，
所述存储器存储有可被所述至少一个处理器执行的指令，所述指令被所述至少一个处理器执行，以使所述至少一个处理器能够执行本公开所述的接口控制方法的步骤。
根据本公开的第四方面，提供了一种存储有计算机指令的非瞬时计算机可读存储介质，所述计算机指令用于使所述计算机执行本公开所述的接口控制方法的步骤。
本公开的接口控制方法、装置、设备及存储介质，在多核异构系统中，多个处理器核通过同一个物理串口与外部元件进行信息交互，不必为每一个处理器核分配一个调试串口，这样可以最大程度节省串口资源，将其他的串口资源用于功能连接中。本公开通过指示信息来标示处理器核是否具有使用物理串口的权限，以此对物理串口的使用方式进行管理，不会导致多处理器核对物理串口的使用冲突，且保证了物理串口的使用效率，保证了物理串口的数据能够快捷地分发给相应的处理器核。
应当理解，本部分所描述的内容并非旨在标识本公开的实施例的关键或重要特征，也不用于限制本公开的范围。本公开的其它特征将通过以下的说明书而变得容易理解。
附图说明
通过参考附图阅读下文的详细描述，本公开示例性实施方式的上述以及其他目的、特征和优点将变得易于理解。在附图中，以示例性而非限制性的方式示出了本公开的若干实施方式，其中：
在附图中，相同或对应的标号表示相同或对应的部分。
图1示出了本公开实施例的接口控制方法的实现流程示意图一；
图2示出了本公开实施例的接口控制方法的实现流程示意图二；
图3示出了本公开实施例的接口控制的逻辑示意图；
图4示出了本公开实施例的接口移交的逻辑示意图；
图5示出了本公开实施例的接口数据发送的流程示意图；
图6示出了本公开实施例的接口数据接收的流程示意图；
图7示出了本公开实施例的接口控制装置的组成结构示意图；
图8示出了本公开实施例一种电子设备的组成结构示意图。
具体实施方式
为使本公开的目的、特征、优点能够更加的明显和易懂，下面将结合本公开实施例中的附图，对本公开实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本公开一部分实施例，而非全部实施例。基于本公开中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本公开保护的范围。
图1示出了本公开实施例的接口控制方法的实现流程示意图一，如图1所示，本公开实施例的接口控制方法应用于多核异构芯片中，多核异构芯片包括两个以上的处理器核，所述两个以上的处理器核之间通过核间通信通道连接；作为一种实现方式，核间通信通道可以包含两种，一种是传输小数据量的核间通信通道，比如用mailbox传输指令，一种是支持大数据量的核间通信通道，比如共享内存等。这里，核间通信通道仅为示例性说明，也可以是其他形式的连接通道。多核异构芯片可以包括片上系统（System On Chip，SOC）。本公开实施例的接口控制方法包括以下处理步骤：
步骤101，响应于第一指令，所述两个以上的处理器核中的第一处理器核确定待使用第一接口的第二处理器核。
本公开实施例中，由于多个处理器核通过同一个物理串口进行信息交互，因此，需要确定物理串口的使用方式。这里，第一接口可以是物理串口。以物理串口当前被多个处理器核中的第一处理器核使用为例，当第一处理器核接收到第一指令，根据第一指令确定第二处理器核申请使用第一接口。这里，第一指令为多个处理器核中有的某个处理器核有信息需要传输，则生成第一指令，将第一指令向当前使用第一接口的处理器核发送，这里，第一指令可以通过核间通信通道向多个处理器核广播，也可以根据指示信息的指示，向当前使用第一接口的处理器核直接发送。第一指令中包含需要使用第一接口的处理器核的标识信息，如地址信息等。
步骤102，第一处理器核关闭与所述第一接口之间的信息交互功能，对所述第一接口使用的指示信息进行修改，使所述指示信息标示所述第二处理器核对所述第一接口的使用使能，所述两个以上的处理器核中的其余处理器核对所述第一接口的使用去使能。
本公开实施例中，当第一处理器核确定第二处理器核欲使用第一接口的情况下，在第一处理器核当前执行完信息交互后，关闭与第一接口之间的信息交互功能。这里，第一处理器核关闭第一接口的输入和输出功能，即第一处理器核阻断响应于来自所述第一接口的信息接收或发送的中断请求信号，不再响应针对第一接口的信息接收或发送的中断请求信号。第一处理器核还对第一接口使用的指示信息进行修改，使指示信息标示二处理器核对第一接口的使用使能。这里的指示信息为预设的信息，用于对当前可以使用第一接口的处理器核进行指示。
作为一种示例，为指示信息设置大于或等于两个以上的处理器核的数量的比特位，为每一处理器核设置一个标示比特位；通过在所述指示信息中每个标示比特位进行赋值，使每个标示比特位标示所述两个以上的处理器核每一处理器核对所述第一接口的使用使能或去使能。例如，当多核异构芯片中的处理器核的数量为4个的情况下，该4个处理器核共享第一接口。可以设置指示信息为4个比特位，如0001，每个比特位用于分别指示4个处理器核针对每个处理器核的使用权限。如当指示信息设置为0001时，指示第4个处理器核使用第一接口，而其余3个处理器核需要关闭针对第一接口的使用功能。例如，第4个处理器核确定第2个处理器核需使用第一接口的情况下，第4个处理器核关闭针对第一接口的使用功能，并将指示信息设置为0100，以指示第2个处理器核有第一接口的使用权限，而其余处理器核没有使用第一接口的使用权限，需将自身针对第一接口的使用去使能。
步骤103，第一处理器核通过所述核间通信通道将所述指示信息向所述第二处理器核发送。
本公开实施例中，第一处理器核通过核间通信通道将指示信息向将要使用第一接口的处理器核发送。作为一种实现方式，待第一处理器核对指示信息修改后，通过核间通信通道将指示信息进行广播，这样，收到指示信息的处理器核根据指示信息中的指示位，来确定自身是否开启针对第一接口的使用功能。
步骤104，第二处理器核检测到所述指示信息标示所述第二处理器核对所述第一接口的使用使能，开启与所述第一接口之间的信息交互功能。
接收到指示信息的处理器核检测到指示信息中指示比特位标识自身对第一接口具有使用权限，则开启与第一接口之间的信息交互功能。作为一种示例，当第二处理器核需要将信息通过第一接口发送时，开启对所述第一接口的信息发送功能，将待发送信息通过所述第一接口写入共享存储单元。这里的共享存储单元可以包括先进先出存储单元。该先进先出存储单元作为第一接口的信息存储单元，以供多个处理器核在利用第一接口进行信息交互时作为共享存储器使用。
本公开实施例中，多个处理器核通过同一个物理串口与外部元件进行信息交互，不必为每一个处理器核分配一个调试串口，这样可以最大程度节省串口资源，将其他的串口资源用于功能连接中。本公开通过指示信息来标示处理器核是否具有使用物理串口的权限，以此对物理串口的使用方式进行管理，不会导致多处理器核对物理串口的使用冲突，且保证了物理串口的使用效率，保证了物理串口的数据能够快捷地分发给相应的处理器核。
图2示出了本公开实施例的接口控制方法的实现流程示意图二，如图2所示，本公开实施例的接口控制方法包括以下处理步骤：
步骤201，响应于第一指令，所述两个以上的处理器核中的第一处理器核确定待使用第一接口的第二处理器核。
本步骤的处理方式与步骤101相同，这里不再赘述。
步骤202，第一处理器核关闭与所述第一接口之间的信息交互功能，对所述第一接口使用的指示信息进行修改，使所述指示信息标示所述第二处理器核对所述第一接口的使用使能，所述两个以上的处理器核中的其余处理器核对所述第一接口的使用去使能。
本公开实施例中，当第一处理器核确定第二处理器核欲使用第一接口的情况下，在第一处理器核当前执行完信息交互后，关闭与第一接口之间的信息交互功能。这里，第一处理器核关闭第一接口的输入和输出功能，即第一处理器核阻断响应于来自所述第一接口的信息接收或发送的中断请求信号，不再响应针对第一接口的信息接收或发送的中断请求信号。第一处理器核还对第一接口使用的指示信息进行修改，使指示信息标示二处理器核对第一接口的使用使能。这里的指示信息为预设的信息，用于对当前可以使用第一接口的处理器核进行指示。
作为一种示例，为所述两个以上的处理器核的每一处理器核进行编号；将指示信息设置为能够标示所有处理器核的编号的比特数值；通过将所述指示信息的比特数值赋值为处理器核的编号，指示对应编号的处理器核对所述第一接口的使用使能。例如，当多核异构芯片中的处理器核的数量为4个的情况下，该4个处理器核共享第一接口。可以将4个处理器核分别进行标号，如分别为1至4号，设置指示信息为2个比特位，如00，每个指示信息标示的值用于分别指示4个处理器核针对每个处理器核的使用权限。如当指示信息设置为00时，该指示信息标示值为0，指示第1个处理器核使用第一接口，而其余3个处理器核需要关闭针对第一接口的使用功能。例如，第1个处理器核确定第3个处理器核需使用第一接口的情况下，第1个处理器核关闭针对第一接口的使用功能，并将指示信息设置为10，以指示第3个处理器核有第一接口的使用权限，而其余处理器核没有使用第一接口的使用权限，需将自身针对第一接口的使用去使能。
步骤203，第一处理器核通过所述核间通信通道将所述指示信息向所述第二处理器核发送。
本步骤的处理方式与步骤103相同，这里不再赘述。
步骤204，第二处理器核检测到所述指示信息标示所述第二处理器核对所述第一接口的使用使能，开启与所述第一接口之间的信息交互功能。
接收到指示信息的处理器核检测到指示信息中指示比特位标识自身对第一接口具有使用权限，则开启与第一接口之间的信息交互功能。作为一种示例，第二处理器核开启对所述第一接口的信息接收功能，从共享存储单元接收信息。和/或，当第二处理器核需要将信息通过第一接口发送时，开启对所述第一接口的信息发送功能，将待发送信息通过所述第一接口写入共享存储单元。这里的共享存储单元可以包括先进先出存储单元。该先进先出存储单元作为第一接口的信息存储单元，以供多个处理器核在利用第一接口进行信息交互时作为共享存储器使用。
本公开实施例中，多个处理器核通过同一个物理串口与外部元件进行信息交互，不必为每一个处理器核分配一个调试串口，这样可以最大程度节省串口资源，将其他的串口资源用于功能连接中。本公开通过指示信息来标示处理器核是否具有使用物理串口的权限，以此对物理串口的使用方式进行管理，不会导致多处理器核对物理串口的使用冲突，且保证了物理串口的使用效率，保证了物理串口的数据能够快捷地分发给相应的处理器核。
以下通过具体示例，进一步阐明本公开技术方案的本质。
图3示出了本公开实施例的接口控制的逻辑示意图，如图3所示，在多核异构芯片中，包括多个处理器核，分别为CPU1、CPU2、……CPUX等。目前主流串口驱动，基于轮询方式发送数据，基于中断方式接收数据；多核异构SoC 中，串口资源通常被所有的处理器核共享。
如图3所示，在多核异构芯片的多个处理器核CPU1、CPU2、……CPUX中，均设置有通用异步收发传输器（Universal Asynchronous Receiver/Transmitter，UART）Service，该UART Service用来实现处理器核CPU与物理串口之间的输入/输出控制功能，具体执行逻辑如下：
对于当前掌控UART物理串口的CPU来说，主要是设置标识（flag）共享寄存器，来指示CPU关闭串口输入和输出功能，然后发送指示信息给需要使用串口的CPU。这里，标识共享寄存器的各指示位对应于指示信息中的每一比特位。
对于需要使用串口的CPU来说，其主要是由物理串口接收信息，通过判断标识共享寄存器中的各比特位，确定其针对物理串口的使用是否使能，然后根据指示信息中的指示比特位使能或去使能物理串口的输入和输出功能。其中，标识共享寄存器的每一个BIT 分配给一个CPU，对应的BIT 置1，说明物理串口移交给该CPU，其余BIT 置0。例如:
BIT0: CPU1；
BIT1: CPU2；
BIT3: CPU3。
图4示出了本公开实施例的接口移交的逻辑示意图，如图4所示，物理串口移交，是由CPU中的UART Service实现，具体地，打开/关闭串口输出功能: 其实是将指示信息中的某个flag变量设置为true/false， 然后将其嵌入到物理串口数据发送流程中；如果为true，则允许串口数据写入到发送先进先出存储单元（TX FIFO）中，否则关闭物理串口的使能，丢弃串口数据。打开/关闭串口输入功能：由于UART 资源被所有的CPU 共享，打开串口输入功能只要保证掌控物理串口的CPU 的串口中断打开，其他CPU的串口中断关闭；串口输入功能关闭只要保证串口中断关闭即可。
图5示出了本公开实施例的接口数据发送的流程示意图，如图5所示，本公开实施例的接口数据发送流程如下：
首先，CPU1关闭串口输入和输出功能，并在标识共享寄存器中将CPUx 置1，然后发送信号通知CPUx。
CPUx的控制台接收到信号后，控制UART 驱动（Driver）进行信号的标准输出（Putc），首先判断串口输出是否使能，即判断标识共享寄存器CPUx 对应的BIT是否置1，如果置1，则打开串口输入和输出功能，否则忽略本次通知消息；若串口输出功能使能，则判断传输先进先出缓存（ TX FIFO）中的数据是否写满（full），若写满则返回；若未写满，则将数据写入 TX FIFO。
数据发送过程中，由于CPU1关闭了输出功能，导致其输出的UART 数据无法写入UART TX FIFO中，也就是无法通过串口发送出去；而CPUx 开启了输出功能，即其输出的UART 数据将写入到UART TX FIFO 中通过串口发送出去。
图6示出了本公开实施例的接口数据接收的流程示意图，如图6所示，本公开实施例的接口数据发送流程如下：
CPU1 关闭针对物理串口的输入及发送功能，由于CPU1对应于物理串口的输入功能关闭，即UART 物理串口在CPU1侧的中断被关闭，也就无法响应该CPU1的中断及读取并接收先进先出缓存（Rx FIFO）存储单元中的数据；而CPUx 开启了针对UART 物理串口的数据接收功能即数据输入功能，在物理串口接收到数据后，判断物理串口是否使能，使能时开启使能接收（Rx）中断，Rx中断开始后，确定Rx FIFO是否为空，非空时读取Rx FIFO中数据，响应中断并将读取的数据存写入到环形缓冲区(ring buffer)，然后CPUx的控制台调用UARTDriver Getc，CPUx从该环形缓冲区中读取数据。
本公开实施例的在多核异构系统中，多个处理器核通过同一个物理串口与外部元件进行信息交互，不必为每一个处理器核分配一个调试串口，这样可以最大程度节省串口资源，将其他的串口资源用于功能连接中。本公开通过指示信息来标示处理器核是否具有使用物理串口的权限，以此对物理串口的使用方式进行管理，不会导致多处理器核对物理串口的使用冲突，且保证了物理串口的使用效率。
图7示出了本公开实施例的接口控制装置的组成结构示意图，如图7所示，本公开实施例的接口控制装置应用于多核异构芯片中，所述多核异构芯片包括两个以上的处理器核，所述两个以上的处理器核之间通过核间通信通道连接；本公开实施例的接口控制装置包括：
第一触发单元70，用于响应于第一指令，触发所述两个以上的处理器核中的第一处理器核确定待使用第一接口的第二处理器核；
第二触发单元71，用于触发所述第一处理器核关闭与所述第一接口之间的信息交互功能，以及，对所述第一接口使用的指示信息进行修改，使所述指示信息标示所述第二处理器核对所述第一接口的使用使能，所述两个以上的处理器核中的其余处理器核对所述第一接口的使用去使能；
第三触发单元72，用于触发所述第一处理器核通过所述核间通信通道将所述指示信息向所述第二处理器核发送；
第四触发单元73，用于触发所述第二处理器核检测到所述指示信息标示所述第二处理器核对所述第一接口的使用使能，并开启与所述第一接口之间的信息交互功能。
作为一种实现方式，所述第四触发单元73，还用于触发所述第二处理器核开启对所述第一接口的信息发送功能，将待发送信息通过所述第一接口写入共享存储单元。
作为一种实现方式，所述第四触发单元73，还用于触发所述第二处理器核开启对所述第一接口的信息接收功能，从共享存储单元接收信息。
作为一种实现方式，所述第二触发单元71，还用于触发所述第一处理器核所述第一处理器核阻断响应于来自所述第一接口的信息接收或发送的中断请求信号。
在图7所示的接口控制装置的基础上，本公开实施例的接口控制装置还包括：
第一标示单元（图7中未示出），用于为所述指示信息设置大于或等于所述两个以上的处理器核的数量的比特位，为每一处理器核设置一个标示比特位；通过在所述指示信息中每个标示比特位进行赋值，使每个标示比特位标示所述两个以上的处理器核每一处理器核对所述第一接口的使用使能或去使能。
在图7所示的接口控制装置的基础上，本公开实施例的接口控制装置还包括：
第二标示单元（图7中未示出），用于为所述两个以上的处理器核的每一处理器核进行编号；将所述指示信息设置为能够标示所有处理器核的编号的比特数值；通过将所述指示信息的比特数值赋值为处理器核的编号，指示对应编号的处理器核对所述第一接口的使用使能。
在示例性实施例中，第一触发单元70、第二触发单元71、第三触发单元72、第四触发单元73、第一标示单元和第二标示单元等可以被一个或多个中央处理器（CPU，CentralProcessing Unit）、图形处理器（GPU，Graphics Processing Unit）、应用专用集成电路（ASIC，Application Specific Integrated Circuit）、DSP、可编程逻辑器件（PLD，Programmable Logic Device）、复杂可编程逻辑器件（CPLD，Complex Programmable LogicDevice）、现场可编程门阵列（FPGA，Field-Programmable Gate Array）、通用处理器、控制器、微控制器（MCU，Micro Controller Unit）、微处理器（Microprocessor）、或其他电子元件实现。
关于上述实施例中的装置，其中各个模块及单元执行操作的具体方式已经在有关该方法的实施例中进行了详细描述，此处将不做详细阐述说明。
根据本公开的实施例，本公开还记载了一种电子设备和一种可读存储介质。
图8示出了可以用来实施本公开的实施例的示例电子设备800的示意性框图。电子设备旨在表示各种形式的数字计算机，诸如，膝上型计算机、台式计算机、工作台、个人数字助理、服务器、刀片式服务器、大型计算机、和其它适合的计算机。电子设备还可以表示各种形式的移动装置，诸如，个人数字处理、蜂窝电话、智能电话、可穿戴设备和其它类似的计算装置。本文所示的部件、它们的连接和关系、以及它们的功能仅仅作为示例，并且不意在限制本文中描述的和/或者要求的本公开的实现。
如图8所示，电子设备800包括计算单元801，其可以根据存储在只读存储器（ROM）802中的计算机程序或者从存储单元808加载到随机访问存储器（RAM）803中的计算机程序，来执行各种适当的动作和处理。在RAM 803中，还可存储电子设备800操作所需的各种程序和数据。计算单元801、ROM 802以及RAM 803通过总线804彼此相连。输入/输出（I/O）接口805也连接至总线804。
电子设备800中的多个部件连接至I/O接口805，包括：输入单元806，例如键盘、鼠标等；输出单元807，例如各种类型的显示器、扬声器等；存储单元808，例如磁盘、光盘等；以及通信单元809，例如网卡、调制解调器、无线通信收发机等。通信单元809允许电子设备800通过诸如因特网的计算机网络和/或各种电信网络与其他设备交换信息/数据。
计算单元801可以是各种具有处理和计算能力的通用和/或专用处理组件。计算单元801的一些示例包括但不限于中央处理单元（CPU）、图形处理单元（GPU）、各种专用的人工智能（AI）计算芯片、各种运行机器学习模型算法的计算单元、数字信号处理器（DSP）、以及任何适当的处理器、控制器、微控制器等。计算单元801执行上文所描述的各个方法和处理，例如接口控制方法。例如，在一些实施例中，接口控制方法可被实现为计算机软件程序，其被有形地包含于机器可读介质，例如存储单元808。在一些实施例中，计算机程序的部分或者全部可以经由ROM 802和/或通信单元809而被载入和/或安装到电子设备800上。当计算机程序加载到RAM 803并由计算单元801执行时，可以执行上文描述的接口控制方法的一个或多个步骤。备选地，在其他实施例中，计算单元801可以通过其他任何适当的方式（例如，借助于固件）而被配置为执行接口控制方法。
本文中以上描述的系统和技术的各种实施方式可以在数字电子电路系统、集成电路系统、场可编程门阵列（FPGA）、专用集成电路（ASIC）、专用标准产品（ASSP）、片上系统（SOC）、复杂可编程逻辑设备（CPLD）、计算机硬件、固件、软件、和/或它们的组合中实现。这些各种实施方式可以包括：实施在一个或者多个计算机程序中，该一个或者多个计算机程序可在包括至少一个可编程处理器的可编程系统上执行和/或解释，该可编程处理器可以是专用或者通用可编程处理器，可以从存储系统、至少一个输入装置、和至少一个输出装置接收数据和指令，并且将数据和指令传输至该存储系统、该至少一个输入装置、和该至少一个输出装置。
用于实施本公开的方法的程序代码可以采用一个或多个编程语言的任何组合来编写。这些程序代码可以提供给通用计算机、专用计算机或其他可编程数据处理装置的处理器或控制器，使得程序代码当由处理器或控制器执行时使流程图和/或框图中所规定的功能/操作被实施。程序代码可以完全在机器上执行、部分地在机器上执行，作为独立软件包部分地在机器上执行且部分地在远程机器上执行或完全在远程机器或服务器上执行。
在本公开的上下文中，机器可读介质可以是有形的介质，其可以包含或存储以供指令执行系统、装置或设备使用或与指令执行系统、装置或设备结合地使用的程序。机器可读介质可以是机器可读信号介质或机器可读储存介质。机器可读介质可以包括但不限于电子的、磁性的、光学的、电磁的、红外的、或半导体系统、装置或设备，或者上述内容的任何合适组合。机器可读存储介质的更具体示例会包括基于一个或多个线的电气连接、便携式计算机盘、硬盘、随机存取存储器（RAM）、只读存储器（ROM）、可擦除可编程只读存储器（EPROM或快闪存储器）、光纤、便捷式紧凑盘只读存储器（CD-ROM）、光学储存设备、磁储存设备、或上述内容的任何合适组合。
为了提供与用户的交互，可以在计算机上实施此处描述的系统和技术，该计算机具有：用于向用户显示信息的显示装置（例如，CRT（阴极射线管）或者LCD（液晶显示器）监视器）；以及键盘和指向装置（例如，鼠标或者轨迹球），用户可以通过该键盘和该指向装置来将输入提供给计算机。其它种类的装置还可以用于提供与用户的交互；例如，提供给用户的反馈可以是任何形式的传感反馈（例如，视觉反馈、听觉反馈、或者触觉反馈）；并且可以用任何形式（包括声输入、语音输入或者、触觉输入）来接收来自用户的输入。
可以将此处描述的系统和技术实施在包括后台部件的计算系统（例如，作为数据服务器）、或者包括中间件部件的计算系统（例如，应用服务器）、或者包括前端部件的计算系统（例如，具有图形用户界面或者网络浏览器的用户计算机，用户可以通过该图形用户界面或者该网络浏览器来与此处描述的系统和技术的实施方式交互）、或者包括这种后台部件、中间件部件、或者前端部件的任何组合的计算系统中。可以通过任何形式或者介质的数字数据通信（例如，通信网络）来将系统的部件相互连接。通信网络的示例包括：局域网（LAN）、广域网（WAN）和互联网。
计算机系统可以包括客户端和服务器。客户端和服务器一般远离彼此并且通常通过通信网络进行交互。通过在相应的计算机上运行并且彼此具有客户端-服务器关系的计算机程序来产生客户端和服务器的关系。服务器可以是云服务器，也可以为分布式系统的服务器，或者是结合了区块链的服务器。
应该理解，可以使用上面所示的各种形式的流程，重新排序、增加或删除步骤。例如，本发公开中记载的各步骤可以并行地执行也可以顺序地执行也可以不同的次序执行，只要能够实现本公开公开的技术方案所期望的结果，本文在此不进行限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或隐含地包括至少一个该特征。在本公开的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以所述权利要求的保护范围为准。
Claims (14)
1.一种接口控制方法，应用于多核异构芯片中，所述多核异构芯片包括两个以上的处理器核，所述两个以上的处理器核之间通过核间通信通道连接；所述方法包括：
响应于第一指令，所述两个以上的处理器核中的第一处理器核确定待使用第一接口的第二处理器核；所述第一接口包括物理串口；所述物理串口当前被多个处理器核中的第一处理器核使用；
所述第一处理器核关闭与所述第一接口之间的信息交互功能，对所述第一接口使用的指示信息进行修改，使所述指示信息标示所述第二处理器核对所述第一接口的使用使能，所述两个以上的处理器核中的其余处理器核对所述第一接口的使用去使能；
所述第一处理器核通过所述核间通信通道将所述指示信息向所述第二处理器核发送；
所述第二处理器核检测到所述指示信息标示所述第二处理器核对所述第一接口的使用使能，开启与所述第一接口之间的信息交互功能。
2.根据权利要求1所述的方法，其特征在于，所述开启与所述第一接口之间的信息交互功能，包括：
所述第二处理器核开启对所述第一接口的信息发送功能，将待发送信息通过所述第一接口写入共享存储单元。
3.根据权利要求1所述的方法，其特征在于，所述开启与所述第一接口之间的信息交互功能，包括：
所述第二处理器核开启对所述第一接口的信息接收功能，从共享存储单元接收信息。
4.根据权利要求1所述的方法，其特征在于，所述第一处理器核关闭与所述第一接口之间的信息交互功能，包括：
所述第一处理器核阻断响应于来自所述第一接口的信息接收或发送的中断请求信号。
5.根据权利要求1所述的方法，其特征在于，所述方法还包括：
为所述指示信息设置大于或等于所述两个以上的处理器核的数量的比特位，为每一处理器核设置一个标示比特位；
通过在所述指示信息中每个标示比特位进行赋值，使每个标示比特位标示所述两个以上的处理器核每一处理器核对所述第一接口的使用使能或去使能。
6.根据权利要求1所述的方法，其特征在于，所述方法还包括：
为所述两个以上的处理器核的每一处理器核进行编号；
将所述指示信息设置为能够标示所有处理器核的编号的比特数值；
通过将所述指示信息的比特数值赋值为处理器核的编号，指示对应编号的处理器核对所述第一接口的使用使能。
7.一种接口控制装置，应用于多核异构芯片中，所述多核异构芯片包括两个以上的处理器核，所述两个以上的处理器核之间通过核间通信通道连接；所述装置包括：
第一触发单元，用于响应于第一指令，触发所述两个以上的处理器核中的第一处理器核确定待使用第一接口的第二处理器核；所述第一接口包括物理串口；所述物理串口当前被多个处理器核中的第一处理器核使用；
第二触发单元，用于触发所述第一处理器核关闭与所述第一接口之间的信息交互功能，以及，对所述第一接口使用的指示信息进行修改，使所述指示信息标示所述第二处理器核对所述第一接口的使用使能，所述两个以上的处理器核中的其余处理器核对所述第一接口的使用去使能；
第三触发单元，用于触发所述第一处理器核通过所述核间通信通道将所述指示信息向所述第二处理器核发送；
第四触发单元，用于触发所述第二处理器核检测到所述指示信息标示所述第二处理器核对所述第一接口的使用使能，并开启与所述第一接口之间的信息交互功能。
8.根据权利要求7所述的装置，其特征在于，所述第四触发单元，还用于触发所述第二处理器核开启对所述第一接口的信息发送功能，将待发送信息通过所述第一接口写入共享存储单元。
9.根据权利要求7所述的装置，其特征在于，所述第四触发单元，还用于触发所述第二处理器核开启对所述第一接口的信息接收功能，从共享存储单元接收信息。
10.根据权利要求7所述的装置，其特征在于，所述第二触发单元，还用于触发所述第一处理器核所述第一处理器核阻断响应于来自所述第一接口的信息接收或发送的中断请求信号。
11.根据权利要求7所述的装置，其特征在于，所述装置还包括：
第一标示单元，用于为所述指示信息设置大于或等于所述两个以上的处理器核的数量的比特位，为每一处理器核设置一个标示比特位；通过在所述指示信息中每个标示比特位进行赋值，使每个标示比特位标示所述两个以上的处理器核每一处理器核对所述第一接口的使用使能或去使能。
12.根据权利要求7所述的装置，其特征在于，所述装置还包括：
第二标示单元，用于为所述两个以上的处理器核的每一处理器核进行编号；将所述指示信息设置为能够标示所有处理器核的编号的比特数值；通过将所述指示信息的比特数值赋值为处理器核的编号，指示对应编号的处理器核对所述第一接口的使用使能。
13.一种电子设备，其特征在于，包括：
至少一个处理器；以及
与所述至少一个处理器通信连接的存储器；其中，
所述存储器存储有可被所述至少一个处理器执行的指令，所述指令被所述至少一个处理器执行，以使所述至少一个处理器能够执行权利要求1至6任一项所述的接口控制方法的步骤。
14.一种存储有计算机指令的非瞬时计算机可读存储介质，其特征在于，所述计算机指令用于使计算机执行根据权利要求1至6任一项所述的接口控制方法的步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310545670.0A CN116257472B (zh) | 2023-05-15 | 2023-05-15 | 接口控制方法、装置、电子设备及存储介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310545670.0A CN116257472B (zh) | 2023-05-15 | 2023-05-15 | 接口控制方法、装置、电子设备及存储介质 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116257472A CN116257472A (zh) | 2023-06-13 |
| CN116257472B true CN116257472B (zh) | 2023-08-22 |
Family
ID=86682929
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310545670.0A Active CN116257472B (zh) | 2023-05-15 | 2023-05-15 | 接口控制方法、装置、电子设备及存储介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116257472B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117149694B (zh) * | 2023-10-24 | 2024-02-23 | 南京芯驰半导体科技有限公司 | 基于多核异构的接口控制方法、装置及电子设备 |
| CN117807016A (zh) * | 2024-03-01 | 2024-04-02 | 上海励驰半导体有限公司 | 多核异构系统与外部设备的通信方法、设备、存储介质 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102521002A (zh) * | 2010-12-22 | 2012-06-27 | 威盛电子股份有限公司 | 可动态和选择性停用内核以及重新设定多内核微处理器 |
| CN115509986A (zh) * | 2022-09-28 | 2022-12-23 | 美的集团(上海)有限公司 | 核间通信方法、电子设备及存储介质 |
| CN115509342A (zh) * | 2022-10-31 | 2022-12-23 | 南京芯驰半导体科技有限公司 | 一种多核集群之间的切换方法及系统 |
| CN115599737A (zh) * | 2022-12-13 | 2023-01-13 | 南京芯驰半导体科技有限公司（Cn） | 一种异构多核系统、通信方法、芯片、设备及存储介质 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8533716B2 (en) * | 2004-03-31 | 2013-09-10 | Synopsys, Inc. | Resource management in a multicore architecture |
-
2023
- 2023-05-15 CN CN202310545670.0A patent/CN116257472B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102521002A (zh) * | 2010-12-22 | 2012-06-27 | 威盛电子股份有限公司 | 可动态和选择性停用内核以及重新设定多内核微处理器 |
| CN115509986A (zh) * | 2022-09-28 | 2022-12-23 | 美的集团(上海)有限公司 | 核间通信方法、电子设备及存储介质 |
| CN115509342A (zh) * | 2022-10-31 | 2022-12-23 | 南京芯驰半导体科技有限公司 | 一种多核集群之间的切换方法及系统 |
| CN115599737A (zh) * | 2022-12-13 | 2023-01-13 | 南京芯驰半导体科技有限公司（Cn） | 一种异构多核系统、通信方法、芯片、设备及存储介质 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116257472A (zh) | 2023-06-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN116257472B (zh) | 接口控制方法、装置、电子设备及存储介质 | |
| CN108628684B (zh) | 一种基于dpdk的报文处理方法及计算机设备 | |
| US8521929B2 (en) | Virtual serial port management system and method | |
| US8806511B2 (en) | Executing a kernel device driver as a user space process | |
| CN107046508B (zh) | 报文接收方法及网络设备 | |
| KR101952226B1 (ko) | 보안 인터렉션 방법 및 장치 | |
| CN105095128B (zh) | 中断处理方法及中断控制器 | |
| KR100977662B1 (ko) | 2-레벨 인터럽트 서비스 루틴을 제공하기 위한 방법 및 프로세서 | |
| EP2645248A1 (en) | Information processing apparatus, arithmetic device, and information tansferring method | |
| KR20040071743A (ko) | 낮은 오버헤드 프로세서 인터페이싱 | |
| EP3436947B1 (en) | Secure driver platform | |
| US20140006668A1 (en) | Performing Emulated Message Signaled Interrupt Handling | |
| CN115934625B (zh) | 一种用于远程直接内存访问的敲门铃方法、设备及介质 | |
| US20140189185A1 (en) | Interrupt monitoring system and computer system | |
| US20170017516A1 (en) | Information-processing device, processing method thereof, and input/output device | |
| EP3311294A1 (en) | Data processing | |
| CN111427806A (zh) | 一种双核amp系统共用串口的方法、存储介质及智能终端 | |
| CN114579319B (zh) | 显存管理方法、显存管理模块、soc及电子设备 | |
| CN111857546A (zh) | 用于处理数据的方法、网络适配器和计算机程序产品 | |
| CN109936586B (zh) | 通信处理方法以及装置 | |
| CN112711546A (zh) | 内存配置方法、装置及存储介质 | |
| CN116306410B (zh) | 基于紧耦合内存的信息打印方法及装置、硬件验证方法 | |
| EP2798455B1 (en) | Direct ring 3 submission of processing jobs to adjunct processors | |
| CN114928540B (zh) | 一种抢注方法、装置、电子设备及存储介质 | |
| US20150047015A1 (en) | Access control for hardware units |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |