CN117149694B - 基于多核异构的接口控制方法、装置及电子设备 - Google Patents
基于多核异构的接口控制方法、装置及电子设备 Download PDFInfo
- Publication number
- CN117149694B CN117149694B CN202311386365.8A CN202311386365A CN117149694B CN 117149694 B CN117149694 B CN 117149694B CN 202311386365 A CN202311386365 A CN 202311386365A CN 117149694 B CN117149694 B CN 117149694B
- Authority
- CN
- China
- Prior art keywords
- domain
- serial port
- target physical
- configuration data
- physical serial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 48
- 230000006870 function Effects 0.000 claims abstract description 74
- 238000004891 communication Methods 0.000 claims description 22
- 238000004590 computer program Methods 0.000 claims description 5
- 230000008569 process Effects 0.000 description 7
- 238000011161 development Methods 0.000 description 4
- 230000003993 interaction Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 238000013461 design Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000012938 design process Methods 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/102—Program control for peripheral devices where the programme performs an interfacing function, e.g. device driver
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0002—Serial port, e.g. RS232C
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Abstract
本申请公开了一种基于多核异构的接口控制方法、装置及电子设备，该方法包括：在对目标物理串口进行调试的情况下，当接收到第一指令时，通过第一域的接口驱动向第一域的配置模块写入相应的第一配置数据，目标物理串口能够被第二域调用，在被不同的第二域调用的情况下目标物理串口分别具有与调用其的第二域相对应的功能；通过第一域的配置模块，将第一配置数据写入预设存储区；在利用第一域的接口驱动对各个第二域进行热启动的情况下，通过第二域的接口驱动，从预设存储区中获取第一配置数据；基于第一配置数据，切换第二域对目标物理串口的控制权。该方法提高对目标物理串口的调试效率。
Description
技术领域
本申请涉及芯片及其相关元件的设计制造领域，特别涉及一种基于多核异构的接口控制方法、装置及电子设备。
背景技术
在芯片设计制造过程中，经常会将相关设备的接口用于多种不同功能。例如，在车辆的座舱领域的开发阶段或者调试阶段经常要使用各个域对应的物理串口，该使用过程中会出现同一个物理串口可能被多个域分别使用以实现各自对应功能的问题。例如可能在MP域将该接口作为串口使用，在AP1域将该接口作为蓝牙打印串口使用，在AP2域将该接口作为打印串口使用等。为了实现同一个接口在不同时间内基于不同域的操作来实现多种不同功能，以动态切换该接口的功能。目前是通过重新设置相关程序代码或者修改原有程序代码，并对相关程序代码进行编译来实现，该过程繁琐，效率低下。
发明内容
本申请实施例的目的在于提供一种基于多核异构的接口控制方法、装置及电子设备，该方法能够有效提高对目标物理串口进行调试的效率，进而提高对芯片的测试和生产效率。
为了实现该目的本申请实施例提供了一种基于多核异构的接口控制方法，应用于包括多个不同处理器核的芯片，所述处理器核 与其对应的硬件资源形成相应的域，所述域包括第一域和多个第二域，所述第一域和所述第二域之间能够进行核间通信，所述第一域和所述第二域分别与内存连接，所述内存中设置有预设存储区，所述预设存储区配置为允许所述第一域和各个所述第二域访问，所述方法包括：
在对目标物理串口进行调试的情况下，当接收到用于切换所述目标物理串口功能的第一指令时，通过第一域的接口驱动向所述第一域的配置模块写入相应的第一配置数据，其中，所述目标物理串口能够被所述第二域调用，在被不同的所述第二域调用的情况下所述目标物理串口分别具有与调用其的所述第二域相对应的功能 ，所述第一配置数据用于对所述目标物理串口进行配置；
通过所述第一域的配置模块，将所述第一配置数据写入所述预设存储区；
在利用所述第一域的接口驱动对各个所述第二域进行热启动 的情况下，通过所述第二域的接口驱动，从所述预设存储区中获取所述第一配置数据；
基于所述第一配置数据，切换所述第二域对所述目标物理串口的控制权，以调整所述目标物理串口的功能。
作为可选，所述通过所述第一域的配置模块，将所述第一配置数据写入所述预设存储区，包括：
响应所述第一域的串口指令，控制所述第一域的配置模块基于所述预设存储区的内存地址，向所述预设存储区写入所述第一配置数据。
作为可选，所述在利用所述第一域的接口驱动对各个所述第二域进行热启动的情况下，通过所述第二域的接口驱动，从所述预设存储区中获取所述第一配置数据，包括：
通过所述第一域的接口驱动向所述第二域发送热启动指令；
在所述第二域响应了所述热启动指令后，各个所述第二域的接口驱动分别通过与其相对应的通信接口，从所述内存的预设存储区中获取所述第一配置数据，其中所述内存不对或不完全对所述热启动指令做出响应。
作为可选，当所述第一域的接口驱动向所述第二域发送热启动指令后，所述方法还包括：
控制所述内存保留前一次写入所述预设存储区的所述第一配置数据。
作为可选，所述基于所述第一配置数据，切换所述第二域对所述目标物理串口的控制权，包括：
基于所述第一配置数据，调整各个所述第二域的接口驱动的第二配置数据；
基于调整后的所述第二配置数据，重新建立各个所述第二域与所述目标物理串口的关联关系。
作为可选，所述基于调整后的所述第二配置数据，重新建立各个所述第二域与所述目标物理串口的关联关系，包括：
将所述目标物理串口依附于所述第一指令选定的所述第二域；
更新选定的所述第二域对应的硬件资源；
将所述目标物理串口的功能调整为与选定的所述第二域相关联的功能。
作为可选，所述第一域为安全域，所述安全域能够在预定时间内启动所述芯片，所述第二域为功能域。
本申请实施例还提供了一种基于多核异构的接口控制装置，应用于包括多个不同处理器核的芯片，所述处理器核与其对应的硬件资源形成相应的域，所述域包括第一域和多个第二域，所述第一域和所述第二域之间能够进行核间通信，所述第一域和所述第二域分别与内存连接，所述内存中设置有预设存储区，所述预设存储区配置为允许所述第一域和各个所述第二域访问，所述装置包括：
第一写入模块，其配置为在对目标物理串口进行调试的情况下，当接收到用于切换所述目标物理串口功能的第一指令时，通过第一域的接口驱动向所述第一域的配置模块写入相应的第一配置数据，其中，所述目标物理串口能够被所述第二域调用，在被不同的所述第二域调用的情况下所述目标物理串口分别具有与调用其的所述第二域相对应的功能，所述第一配置数据用于对所述目标物理串口进行配置；
第二写入模块，其配置为通过所述第一域的配置模块，将所述第一配置数据写入所述预设存储区；
获取模块，其配置为在利用所述第一域的接口驱动对各个所述第二域进行热启动的情况下，通过所述第二域的接口驱动，从所述预设存储区中获取所述第一配置数据；
控制模块，其配置为基于所述第一配置数据，切换所述第二域对所述目标物理串口的控制权，以调整所述目标物理串口的功能。
本申请实施例还提供了一种电子设备，包括处理器和存储器，所述存储器中存储有可执行程序，所述存储器执行所述可执行程序以进行如上所述的方法的步骤。
本申请实施例还提供了一种存储介质，所述存储介质承载有一个或者多个计算机程序，所述一个或者多个计算机程序被处理器执行时实现如上所述的方法的步骤。
本申请实施例的该基于多核异构的接口控制方法，能够通过第一域与各个第二域之间核间通信，使得第二域可以从预测存储区中获取到保留的第一配置数据并基于第一配置数据对自身进行配置，以调整目标物理串口的功能便于对其进行调试。有效提高了对目标物理串口进行调试的效率，进而提高了对芯片的测试和生产效率。
附图说明
图1为本申请实施例的基于多核异构的接口控制方法的流程图；
图2为本申请实施例的图1中步骤S300的一个实施例的流程图；
图3为本申请实施例的图1中步骤S400的一个实施例的流程图；
图4为本申请实施例的图3中步骤S420的一个实施例的流程图；
图5为本申请实施例的第一域和第二域之间的连接关系示意图；
图6为本申请实施例的基于多核异构的接口控制装置的结构框图。
具体实施方式
此处参考附图描述本申请的各种方案以及特征。
应理解的是，可以对此处申请的实施例做出各种修改。因此，上述说明书不应该视为限制，而仅是作为实施例的范例。本领域的技术人员将想到在本申请的范围和精神内的其他修改。
包含在说明书中并构成说明书的一部分的附图示出了本申请的实施例，并且与上面给出的对本申请的大致描述以及下面给出的对实施例的详细描述一起用于解释本申请的原理。
通过下面参照附图对给定为非限制性实例的实施例的优选形式的描述，本申请的这些和其它特性将会变得显而易见。
还应当理解，尽管已经参照一些具体实例对本申请进行了描述，但本领域技术人员能够确定地实现本申请的很多其它等效形式。
当结合附图时，鉴于以下详细说明，本申请的上述和其他方面、特征和优势将变得更为显而易见。
此后参照附图描述本申请的具体实施例；然而，应当理解，所申请的实施例仅仅是本申请的实例，其可采用多种方式实施。熟知和/或重复的功能和结构并未详细描述以避免不必要或多余的细节使得本申请模糊不清。因此，本文所申请的具体的结构性和功能性细节并非意在限定，而是仅仅作为权利要求的基础和代表性基础用于教导本领域技术人员以实质上任意合适的详细结构多样地使用本申请。
本说明书可使用词组“在一种实施例中”、“在另一个实施例中”、“在又一实施例中”或“在其他实施例中”，其均可指代根据本申请的相同或不同实施例中的一个或多个。
本申请实施例的一种基于多核异构的接口控制方法，该方法可以应用于对车辆的座舱领域开发阶段或者调试阶段，具体应用在相关的芯片上。该芯片包括多个不同处理器核，芯片中的处理器核与其对应的硬件资源形成相应的域，所述域包括第一域和多个第二域，所述第一域和所述第二域之间能够进行核间通信，所述第一域和所述第二域分别与内存连接，所述内存中设置有预设存储区，所述预设存储区配置为允许所述第一域和各个所述域访问。具体来说，本申请实施例的该芯片可以是SOC，或者是包含SOC的芯片。该芯片包括多个处理器核，处理器核与其相对应的硬件资源可以形成相应的域，其中，该形成的域中可以包括一个或多个处理器核，例如一个域中可以具有一个或多个处理器核。该域包括第一域和多个第二域，第一域可以是安全域，第二域可以是应用域或其他功能域。第一域和第二域之间能够进行核间通信，从而第一域和第二域之间可以在安全和高速传输的情况下进行数据交互。各个第二域均与目标物理串口连接从而可以调用该目标物理串口。第一域和第二域分别与内存连接，从而均可以与内存进行数据交互。内存中设置有预设存储区，预设存储区配置为允许各个第二域访问。该预设存储区可以独立于各个域，从而在内存进行热启动后该预设存储区可以保留热启动前已存储的数据。
基于上述的芯片的架构，本申请实施例的该方法包括：在对目标物理串口进行调试的情况下，需要将目标物理串口设置为与调用该目标物理串口的第二域对应的功能。例如，一方面，当一个第二域对该目标物理串口进行调用时，可以将该目标物理串口设置为与该第二域相对应的功能；另一方面，当另一个第二域对该目标物理串口进行调用时，可以将该目标物理串口设置为与该另一个第二域相对应的功能以便对目标物理串口进行调试。对于该情况，可以先向芯片发送用于切换目标物理串口功能的第一指令，该第一指令可以是通过第一域的接口驱动输入，也可以通过芯片的其他输入模块输入。当芯片接收到该第一指令后，可以控制第一域的接口驱动向第一域的配置模块写入相应的第一配置数据，其中，接口驱动还可以用于接收第一指令或者输入第一指令。第一域的配置模块再基于第一域与内存之间的连接关系将第一配置数据写入内存的预设存储区。通过第一域的接口驱动可以向整个芯片或者仅向各个第二域发送热启动指令，以使各个第二域和/或内存进行热启动。内存中的预设存储区由于独立于内存的其他区域，则在热启动后预设存储区可以保留热启动前已经存储的第一配置数据。从而使得各个第二域的接口驱动，可以从预设存储区中获取第一配置数据，并基于第一配置数据，切换第二域对目标物理串口的控制权以使选定的第二域对目标物理串口进行控制，进而确定目标物理串口的功能，便于对目标物理串口进行调试或其他动作。
下面结合附图对该方法进行详细说明，图1为本申请实施例的基于多核异构的接口控制方法的流程图，如图1所示并结合图5，所述方法包括以下步骤：
S100，在对目标物理串口进行调试的情况下，当接收到用于切换所述目标物理串口功能的第一指令时，通过第一域的接口驱动向所述第一域的配置模块写入相应的第一配置数据，其中，所述目标物理串口能够被所述第二域调用，在被不同的所述第二域调用的情况下所述目标物理串口分别具有与调用其的所述第二域相对应的功能，所述第一配置数据用于对所述目标物理串口进行配置。
示例性的，在对车辆的座舱领域开发阶段或者调试阶段要调用与芯片中的各个域关联的目标物理串口，并对目标物理串口进行调试。该目标物理串口在被不同的域调用的过程中可以具有与调用该目标物理串口的域相对应的功能。例如，第二域可以分别为secure域、IVI（AP1）、cluster(AP2)等功能型系统。一方面，当一个第二域对该目标物理串口进行调用时，该目标物理串口具有与该第二域相对应的第一功能。另一方面，当另一个第二域对该目标物理串口进行调用时，该目标物理串口具有与该另一个第二域相对应的第二功能。
芯片中的域包括第一域和多个第二域。第一域包括相应的接口驱动和配置模块，第二域包括相应的接口驱动。在对目标物理串口进行调试的情况下，向芯片输入第一指令，该第一指令是用于切换目标物理串口功能的指令。例如，第一域可以是安全域，如safety域，通过第一域的接口驱动（uart driver）可获取该第一指令。接口驱动响应后向第一域的配置模块写入相应的第一配置数据。
S200，通过所述第一域的配置模块，将所述第一配置数据写入所述预设存储区。
示例性的，配置模块（config）在接口驱动的驱动下，将第一配置数据写入内存中的预设存储区。第一配置数据用于对目标物理串口进行配置，以调整目标物理串口的运行使其具有相应的功能。由于预设存储区独立于内存的其他存储区域，从而使得预设存储区可以在芯片热启动后可以保留热启动前已经存储了的第一配置数据。
在一个实施例中，预设存储区可以不属于芯片中的各个域，从而使得各个域在热启动后，预设存储区仍旧可以保留在各个域热启动前该预设存储区已经存储了的第一配置数据。从而便于各个第二域从该预设存储区中获取第一配置数据。
S300，在利用所述第一域的接口驱动对各个所述第二域进行热启动的情况下，通过所述第二域的接口驱动，从所述预设存储区中获取所述第一配置数据。
示例性的，第一域可以是安全域，如safety。第一域可以与第二域进行核间通信，从而第一域的接口驱动（uart driver）可以安全而高效的与各个第二域之间进行数据交互。其中包括第一域的接口驱动向各个第二域发送热启动指令，使得各个第二域均进行热启动操作。
第二域在热启动后，可以控制第二域的接口驱动（uart driver）向内存的预设存储区获取第一配置数据，该第一配置数据由于存储在预设存储区因此并没有由于热启动操作而被丢弃掉。从而第二域的接口驱动可以顺利的从预设存储区中获取到第一配置数据。
在一个实施例中，所有的第二域均通过各自的接口驱动获取到第一配置数据，从而可以基于第一配置数据对自身进行配置。
S400，基于所述第一配置数据，切换所述第二域对所述目标物理串口的控制权，以调整所述目标物理串口的功能。
示例性的，该第一配置数据与目标物理串口相关联，当各个第二域基于第一配置数据对自身进行配置后，能够确定各个第二域与目标物理串口之间的关联关系。其中包括使得一个第二域当前取得控制目标物理串口的控制权，以及使得另一个第二域结束对目标物理串口的控制权。目标物理串口可以具有与其被控制的第二域相对应的功能。当控制权转换为另一个第二域后，目标物理串口所具有的功能将转换为与另一个第二域相对应的功能。从而实现对目标物理串口的功能的调整，以便对目标物理串口进行测试。
例如，在基于第一配置数据对各个第二域进行配置之前，是由secure域（第二域）对目标物理串口进行控制，而其他的第二域没有对目标物理串口进行控制，从而此时目标物理串口具有与secure域相对应的功能，以与secure域相适配从而可以基于目标物理串口的当前的功能而对其进行调试。而当各个第二域基于第一配置数据对自身进行配置后，secure域放弃了对目标物理串口的控制权，而由AP1（另一个第二域）取得对目标物理串口的控制权，从而使得目标物理串口的功能被调整为与AP1相对应的功能，并可以在此功能的下对目标物理串口进行调试。
本申请实施例的该基于多核异构的接口控制方法，能够通过第一域与各个第二域之间核间通信，使得第二域可以从预测存储区中获取到保留的第一配置数据并基于第一配置数据对自身进行配置，以调整目标物理串口的功能便于对其进行调试。有效提高了对目标物理串口进行调试的效率，进而提高了对芯片的测试和生产效率。
在本申请的一个实施例中，所述通过所述第一域的配置模块，将所述第一配置数据写入所述预设存储区，包括：
响应所述第一域的串口指令，控制所述第一域的配置模块基于所述预设存储区的内存地址，向所述预设存储区写入所述第一配置数据。
示例性的，一方面，通过第一域的接口驱动输入第一指令后，形成相应的串口指令；另一方面，通过第一指令即为串口指令。第一域的接口驱动响应该串口指令，并由第一域的接口驱动向第一域的配置模块发送该串口指令，使得第一域的配置模块向内存写入第一配置数据，具体的可以先确定预设存储区的内存地址，基于该内存地址确定预设存储区的位置和/或预设存储区中的空白位置，再向预设存储区写入第一配置数据。
在本申请的一个实施例中，所述在利用所述第一域的接口驱动对各个所述第二域进行热启动的情况下，通过所述第二域的接口驱动，从所述预设存储区中获取所述第一配置数据，如图2所示，包括以下步骤：
S310，通过所述第一域的接口驱动向所述第二域发送热启动指令。
示例性的，第一域可以是安全域，安全域能够与各个第二域进行核间通信，并对各个第二域进行控制。从而第一域的接口驱动可以向各个第二域发送热启动指令。各个第二域响应该热启动指令各自分别进行热启动。
S320，在所述第二域响应了所述热启动指令后，各个所述第二域的接口驱动分别通过与其相对应的通信接口，从所述内存的预设存储区中获取所述第一配置数据，其中所述内存不对或不完全对所述热启动指令做出响应。
示例性的，第二域进行各自的热启动后可以恢复各自的默认状态，并分别向内存获取第一配置数据。具体的，每个第二域通过对应的通信接口与内存连接，从而各个第二域均可以通过各自对应的通信接口从内存的预设存储区中获取所述第一配置数据。其中第二域可以单独使用其对应的通信接口，也可以多个第二域共用一个通信接口。
在一个实施例中，第一域可以向整个芯片发出热启动指令，也可以仅对第二域发出热启动指令。其中，内存不对或不完全对热启动指令做出响应。例如，内存虽然可以对热启动指令作出响应，但是由于预设存储区独立于内存中的其他存储区域，因此内存即使热启动该预设存储区也能够保留已经存储了的第一配置数据。
作为优选，当所述第一域的接口驱动向所述第二域发送热启动指令后，控制所述内存保留前一次写入所述预设存储区的所述第一配置数据。这将使得预设存储区中保留前一次写入的第一配置数据而不丢失，从而能够使各个第二域能够通过预设存储区获取到前一次写入的第一配置数据。
在本申请的一个实施例中，所述基于所述第一配置数据，切换所述第二域对所述目标物理串口的控制权，如图3所示，包括以下步骤：
S410，基于所述第一配置数据，调整各个所述第二域的接口驱动的第二配置数据；
S420，基于调整后的所述第二配置数据，重新建立各个所述第二域与所述目标物理串口的关联关系。
示例性的，第二配置数据可以是第二域中上一次存储的配置数据，即上一次第二域是依据该第二配置数据对自身进行配置。当第二域获取到该第一配置数据后，可以基于第一配置数据调整其接口驱动的第二配置数据，例如将第二配置数据调整为第一配置数据。或者根据第一配置数据对第二配置数据进行修改。
调整后的第二配置数据确定了目标物理串口的控制权，第二域根据调整后的第二配置数据，重新确定自身与目标物理串口之间的关联关系。其中包括取得目标物理串口的控制权，或者放弃对目标物理串口的控制权等。从而重新建立各个第二域与目标物理串口之间的关联关系。
在本申请的一个实施例中，所述基于调整后的所述第二配置数据，重新建立各个所述第二域与所述目标物理串口的关联关系，如图4所示，包括以下步骤：
S421，将所述目标物理串口依附于所述第一指令选定的所述第二域；
S422，更新选定的所述第二域对应的硬件资源；
S423，将所述目标物理串口的功能调整为与选定的所述第二域相关联的功能。
示例性的，第一指令可以确定目标物理串口的控制权。例如，目标物理串口原本由secure域对其进行控制，此时该目标物理串口具有与该secure域对应的功能，从而可以在该情况下对目标物理串口进行测试。第一域响应了该第一指令后，第二域基于第一配置数据完成对自身的配置后，调整了目标物理串口的控制权，将目标物理串口依附于选定的第二域。
在一个实施例中，目标物理串口可以与第二域可以形成新的第二域，从而便于该第二域对目标物理串口进行高效的使用；在另一个实施例中，目标物理串口虽然暂时被确定的第二域控制，但其并不属于该第二域，从而便于随后再对目标物理串口的控制权进行调整。
示例性的，第一指令选定的第二域可以具有对目标物理串口的控制权从而使得选定的第二域对应的硬件资源增加了该目标物理串口以便提高使用效率，并使其具有与该第二域相对应的功能。例如，目标物理串口原本为蓝牙打印串口，但是将目标物理串口的功能调整为与选定的第二域相关联的功能后，将其调整为打印串口使用。
在本申请的一个实施例中，所述第一域为安全域，如safety域，所述安全域能够在预定时间内启动所述芯片，所述第二域为功能域。如第二域可以是secure域、IVI（AP1）、cluster(AP2)等功能域。
基于同样的发明构思，本申请实施例还提供了一种基于多核异构的接口控制装置，其特征在于，应用于包括多个不同处理器核的芯片，所述处理器核与其对应的硬件资源形成相应的域，所述域包括第一域和多个第二域，所述第一域和所述第二域之间能够进行核间通信，所述第一域和所述第二域分别与内存连接，所述内存中设置有预设存储区，所述预设存储区配置为允许所述第一域和各个所述第二域访问，如图6所示，所述装置包括：
第一写入模块，其配置为在对目标物理串口进行调试的情况下，当接收到用于切换所述目标物理串口功能的第一指令时，通过第一域的接口驱动向所述第一域的配置模块写入相应的第一配置数据，其中，所述目标物理串口能够被所述第二域调用，在被不同的所述第二域调用的情况下所述目标物理串口分别具有与调用其的所述第二域相对应的功能，所述第一配置数据用于对所述目标物理串口进行配置；
示例性的，在对车辆的座舱领域开发阶段或者调试阶段要调用与芯片中的各个域关联的目标物理串口，并对目标物理串口进行调试。该目标物理串口在被不同的域调用的过程中可以具有与调用该目标物理串口的域相对应的功能。例如，第二域可以分别为secure域、IVI（AP1）、cluster(AP2)等功能型系统。一方面，当一个第二域对该目标物理串口进行调用时，该目标物理串口具有与该第二域相对应的第一功能。另一方面，当另一个第二域对该目标物理串口进行调用时，该目标物理串口具有与该另一个第二域相对应的第二功能。
芯片中的域包括第一域和多个第二域。第一域包括相应的接口驱动和配置模块，第二域包括相应的接口驱动。在对目标物理串口进行调试的情况下，向芯片输入第一指令，该第一指令是用于切换目标物理串口功能的指令。例如，第一域可以是安全域，如safety域，第一写入模块通过第一域的接口驱动（uart driver）可获取该第一指令，并通过接口驱动向第一域的配置模块写入相应的第一配置数据。
第二写入模块，其配置为通过所述第一域的配置模块，将所述第一配置数据写入所述预设存储区。
示例性的，在接口驱动的驱动下第二写入模块通过配置模块（config），将第一配置数据写入内存中的预设存储区。第一配置数据用于对目标物理串口进行配置，以调整目标物理串口的运行使其具有相应的功能。由于预设存储区独立于内存的其他存储区域，从而使得预设存储区可以在芯片热启动后可以保留热启动前已经存储了的第一配置数据。
在一个实施例中，预设存储区可以不属于芯片中的各个域，从而使得各个域在热启动后，预设存储区仍旧可以保留在各个域热启动前该预设存储区已经存储了的第一配置数据。从而便于各个第二域从该预设存储区中获取第一配置数据。
获取模块，其配置为在利用所述第一域的接口驱动对各个所述第二域进行热启动的情况下，通过所述第二域的接口驱动，从所述预设存储区中获取所述第一配置数据。
示例性的，第一域可以是安全域，如safety。第一域可以与第二域进行核间通信，从而第一域的接口驱动（uart driver）可以安全而高效的与各个第二域之间进行数据交互。其中包括第一域的接口驱动向各个第二域发送热启动指令，使得各个第二域均进行热启动操作。
第二域在热启动后，获取模块可以控制第二域的接口驱动（uart driver）向内存的预设存储区获取第一配置数据，该第一配置数据由于存储在预设存储区因此并没有由于热启动操作而被丢弃掉。从而第二域的接口驱动可以顺利的从预设存储区中获取到第一配置数据。
在一个实施例中，所有的第二域均通过获取模块控制各自的接口驱动获取到第一配置数据，从而可以基于第一配置数据对自身进行配置。
控制模块，其配置为基于所述第一配置数据，切换所述第二域对所述目标物理串口的控制权，以调整所述目标物理串口的功能。
示例性的，该第一配置数据与目标物理串口相关联，当各个第二域基于第一配置数据对自身进行配置后，能够确定各个第二域与目标物理串口之间的关联关系。其中包括使得一个第二域当前取得控制目标物理串口的控制权，以及使得另一个第二域结束对目标物理串口的控制权。目标物理串口可以具有与其被控制的第二域相对应的功能。当控制权转换为另一个第二域后，目标物理串口所具有的功能将转换为与另一个第二域相对应的功能。从而实现对目标物理串口的功能的调整，以便对目标物理串口进行测试。
例如，控制模块在基于第一配置数据对各个第二域进行配置之前，是由secure域（第二域）对目标物理串口进行控制，而其他的第二域没有对目标物理串口进行控制，从而此时目标物理串口具有与secure域相对应的功能，以与secure域相适配从而可以基于目标物理串口的当前的功能而对其进行调试。而当控制模块控制各个第二域基于第一配置数据对自身进行配置后，secure域放弃了对目标物理串口的控制权，而由AP1（另一个第二域）取得对目标物理串口的控制权，从而使得目标物理串口的功能被调整为与AP1相对应的功能，并可以在此功能的下对目标物理串口进行调试。
在本申请的一个实施例中，第二写入模块进一步配置为：
响应所述第一域的串口指令，控制所述第一域的配置模块基于所述预设存储区的内存地址，向所述预设存储区写入所述第一配置数据。
在本申请的一个实施例中，获取模块进一步配置为：
通过所述第一域的接口驱动向所述第二域发送热启动指令；
在所述第二域响应了所述热启动指令后，各个所述第二域的接口驱动分别通过与其相对应的通信接口，从所述内存的预设存储区中获取所述第一配置数据，其中所述内存不对或不完全对所述热启动指令做出响应。
在本申请的一个实施例中，控制模块进一步配置为：
当所述第一域的接口驱动向所述第二域发送热启动指令后，控制所述内存保留前一次写入所述预设存储区的所述第一配置数据。
在本申请的一个实施例中，控制模块进一步配置为：
基于所述第一配置数据，调整各个所述第二域的接口驱动的第二配置数据；
基于调整后的所述第二配置数据，重新建立各个所述第二域与所述目标物理串口的关联关系。
在本申请的一个实施例中，控制模块进一步配置为：
将所述目标物理串口依附于所述第一指令选定的所述第二域；
更新选定的所述第二域对应的硬件资源；
将所述目标物理串口的功能调整为与选定的所述第二域相关联的功能。
在本申请的一个实施例中，所述第一域为安全域，所述安全域能够在预定时间内启动所述芯片，所述第二域为功能域。
本申请实施例还提供了一种电子设备，如图所示，包括处理器和存储器，所述存储器中存储有可执行程序，所述存储器执行所述可执行程序以进行如上所述的方法的步骤。
本申请实施例还提供了一种存储介质，所述存储介质承载有一个或者多个计算机程序，所述一个或者多个计算机程序被处理器执行时实现如上所述的方法的步骤。
应理解，在本申请实施例中，处理器可以是中央处理单元(Central ProcessingUnit，简称CPU)，该处理器还可以是其他通用处理器、数字信号处理器(Digital SignalProcessing，简称DSP)、专用集成电路(Application Specific Integrated Circuit，简称ASIC)、现成可编程门阵列(Field－Programmable Gate Array，简称FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等。
还应理解，本申请实施例中提及的存储器可以是易失性存储器或非易失性存储器，或可包括易失性和非易失性存储器两者。其中，非易失性存储器可以是只读存储器(Read Only Memory，简称ROM)、可编程只读存储器(Programmable ROM，简称PROM)、可擦除可编程只读存储器(Erasable PROM，简称EPROM)、电可擦除可编程只读存储器(Electrically EPROM，简称EEPROM)或闪存。易失性存储器可以是随机存取存储器(RandomAccess Memory，简称RAM)，其用作外部高速缓存。通过示例性但不是限制性说明，许多形式的RAM可用，例如静态随机存取存储器(Static RAM，简称SRAM)、动态随机存取存储器(Dynamic RAM，简称DRAM)、同步动态随机存取存储器(Synchronous DRAM，简称SDRAM)、双倍数据速率同步动态随机存取存储器(Double Data Rate SDRAM，简称DDR SDRAM)、增强型同步动态随机存取存储器(Enhanced SDRAM，简称ESDRAM)、同步连接动态随机存取存储器(Synchlink DRAM，简称SLDRAM)和直接内存总线随机存取存储器(Direct Rambus RAM，简称DR RAM)。
需要说明的是，当处理器为通用处理器、DSP、ASIC、FPGA或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件时，存储器(存储模块)集成在处理器中。
应注意，本文描述的存储器旨在包括但不限于这些和任意其它适合类型的存储器。
还应理解，本文中涉及的第一、第二、第三、第四以及各种数字编号仅为描述方便进行的区分，并不用来限制本申请的范围。
应理解，本文中术语“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。
在实现过程中，上述方法的各步骤可以通过处理器中的硬件的集成逻辑电路或者软件形式的指令完成。结合本申请实施例所公开的方法的步骤可以直接体现为硬件处理器执行完成，或者用处理器中的硬件及软件模块组合执行完成。软件模块可以位于随机存储器，闪存、只读存储器，可编程只读存储器或者电可擦写可编程存储器、寄存器等本领域成熟的存储介质中。该存储介质位于存储器，处理器读取存储器中的信息，结合其硬件完成上述方法的步骤。为避免重复，这里不再详细描述。
在本申请的各种实施例中，上述各过程的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本申请实施例的实施过程构成任何限定。
本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各种说明性逻辑块(illustrative logical block，简称ILB)和步骤，能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本申请的范围。
在本申请所提供的几个实施例中，应该理解到，所揭露的方法、装置及电子设备，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外，在本申请各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。
在上述实施例中，可以全部或部分地通过软件、硬件、固件或者其任意组合来实现。当使用软件实现时，可以全部或部分地以计算机程序产品的形式实现。所述计算机程序产品包括一个或多个计算机指令。在计算机上加载和执行所述计算机程序指令时，全部或部分地产生按照本申请实施例所述的流程或功能。所述计算机可以是通用计算机、专用计算机、计算机网络、或者其他可编程装置。所述计算机指令可以存储在计算机可读存储介质中，或者从一个计算机可读存储介质向另一个计算机可读存储介质传输，例如，所述计算机指令可以从一个网站站点、计算机、服务器或数据中心通过有线(例如同轴电缆、光纤、数字用户线)或无线(例如红外、无线、微波等)方式向另一个网站站点、计算机、服务器或数据中心进行传输。所述计算机可读存储介质可以是计算机能够存取的任何可用介质或者是包含一个或多个可用介质集成的服务器、数据中心等数据存储设备。所述可用介质可以是磁性介质，(例如，软盘、硬盘、磁带)、光介质(例如，DVD)、或者半导体介质(例如固态硬盘)等。
以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。
Claims (10)
1.一种基于多核异构的接口控制方法，其特征在于，应用于包括多个不同处理器核的芯片，所述处理器核与其对应的硬件资源形成相应的域，所述域包括第一域和多个第二域，所述第一域和所述第二域之间能够进行核间通信，所述第一域和所述第二域分别与内存连接，所述内存中设置有预设存储区，所述预设存储区配置为允许所述第一域和各个所述第二域访问，所述预设存储区独立于各个域，在所述内存进行热启动后所述预设存储区能够保留热启动前已存储的数据，所述方法包括：
在对目标物理串口进行调试的情况下，当接收到用于切换所述目标物理串口功能的第一指令时，通过第一域的接口驱动向所述第一域的配置模块写入相应的第一配置数据，其中，所述目标物理串口能够被所述第二域调用，在被不同的所述第二域调用的情况下所述目标物理串口分别具有与调用其的所述第二域相对应的功能，所述第一配置数据用于对所述目标物理串口进行配置；
通过所述第一域的配置模块，将所述第一配置数据写入所述预设存储区；
在利用所述第一域的接口驱动对各个所述第二域进行热启动的情况下，通过所述第二域的接口驱动，从所述预设存储区中获取所述第一配置数据；
基于所述第一配置数据，切换所述第二域对所述目标物理串口的控制权，以调整所述目标物理串口的功能。
2.根据权利要求1所述的基于多核异构的接口控制方法，其特征在于，所述通过所述第一域的配置模块，将所述第一配置数据写入所述预设存储区，包括：
响应所述第一域的串口指令，控制所述第一域的配置模块基于所述预设存储区的内存地址，向所述预设存储区写入所述第一配置数据。
3.根据权利要求1所述的基于多核异构的接口控制方法，其特征在于，所述在利用所述第一域的接口驱动对各个所述第二域进行热启动的情况下，通过所述第二域的接口驱动，从所述预设存储区中获取所述第一配置数据，包括：
通过所述第一域的接口驱动向所述第二域发送热启动指令；
在所述第二域响应了所述热启动指令后，各个所述第二域的接口驱动分别通过与其相对应的通信接口，从所述内存的预设存储区中获取所述第一配置数据，其中所述内存不对或不完全对所述热启动指令做出响应。
4.根据权利要求3所述的基于多核异构的接口控制方法，其特征在于， 当所述第一域的接口驱动向所述第二域发送热启动指令后，所述方法还包括：
控制所述内存保留前一次写入所述预设存储区的所述第一配置数据。
5.根据权利要求1所述的基于多核异构的接口控制方法，其特征在于，所述基于所述第一配置数据，切换所述第二域对所述目标物理串口的控制权，包括：
基于所述第一配置数据，调整各个所述第二域的接口驱动的第二配置数据；
基于调整后的所述第二配置数据，重新建立各个所述第二域与所述目标物理串口的关联关系。
6.根据权利要求5所述的基于多核异构的接口控制方法，其特征在于，所述基于调整后的所述第二配置数据，重新建立各个所述第二域与所述目标物理串口的关联关系，包括：
将所述目标物理串口依附于所述第一指令选定的所述第二域；
更新选定的所述第二域对应的硬件资源；
将所述目标物理串口的功能调整为与选定的所述第二域相关联的功能。
7.根据权利要求1所述的基于多核异构的接口控制方法，其特征在于，所述第一域为安全域，所述安全域能够在预定时间内启动所述芯片，所述第二域为功能域。
8.一种基于多核异构的接口控制装置，其特征在于，应用于包括多个不同处理器核的芯片，所述处理器核与其对应的硬件资源形成相应的域，所述域包括第一域和多个第二域，所述第一域和所述第二域之间能够进行核间通信，所述第一域和所述第二域分别与内存连接，所述内存中设置有预设存储区，所述预设存储区配置为允许所述第一域和各个所述第二域访问，所述预设存储区独立于各个域，在所述内存进行热启动后所述预设存储区能够保留热启动前已存储的数据，所述装置包括：
第一写入模块，其配置为在对目标物理串口进行调试的情况下，当接收到用于切换所述目标物理串口功能的第一指令时，通过第一域的接口驱动向所述第一域的配置模块写入相应的第一配置数据，其中，所述目标物理串口能够被所述第二域调用，在被不同的所述第二域调用的情况下所述目标物理串口分别具有与调用其的所述第二域相对应的功能 ，所述第一配置数据用于对所述目标物理串口进行配置；
第二写入模块，其配置为通过所述第一域的配置模块，将所述第一配置数据写入所述预设存储区；
获取模块，其配置为在利用所述第一域的接口驱动对各个所述第二域进行热启动的情况下，通过所述第二域的接口驱动，从所述预设存储区中获取所述第一配置数据；
控制模块，其配置为基于所述第一配置数据，切换所述第二域对所述目标物理串口的控制权，以调整所述目标物理串口的功能。
9.一种电子设备，其特征在于，包括处理器和存储器，所述存储器中存储有可执行程序，所述存储器执行所述可执行程序以进行如权利要求1至7任意一项所述的方法的步骤。
10.一种存储介质，其特征在于，所述存储介质承载有一个或者多个计算机程序，所述一个或者多个计算机程序被处理器执行时实现如权利要求1至7任意一项所述的方法的步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311386365.8A CN117149694B (zh) | 2023-10-24 | 2023-10-24 | 基于多核异构的接口控制方法、装置及电子设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311386365.8A CN117149694B (zh) | 2023-10-24 | 2023-10-24 | 基于多核异构的接口控制方法、装置及电子设备 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN117149694A CN117149694A (zh) | 2023-12-01 |
| CN117149694B true CN117149694B (zh) | 2024-02-23 |
Family
ID=88884412
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311386365.8A Active CN117149694B (zh) | 2023-10-24 | 2023-10-24 | 基于多核异构的接口控制方法、装置及电子设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117149694B (zh) |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106575249A (zh) * | 2014-09-12 | 2017-04-19 | 英特尔公司 | 针对片上系统(soc)和系统的低功率调试架构 |
| CN115048226A (zh) * | 2022-08-15 | 2022-09-13 | 南京芯驰半导体科技有限公司 | 一种多核异构处理器的虚拟控制系统及方法 |
| CN115086438A (zh) * | 2022-08-19 | 2022-09-20 | 南京芯驰半导体科技有限公司 | 任务处理方法、视频处理单元、部件及交通设备 |
| CN115599737A (zh) * | 2022-12-13 | 2023-01-13 | 南京芯驰半导体科技有限公司（Cn） | 一种异构多核系统、通信方法、芯片、设备及存储介质 |
| CN115857861A (zh) * | 2023-03-02 | 2023-03-28 | 上海励驰半导体有限公司 | 显示控制方法、系统、芯片、电子设备及存储介质 |
| CN115993948A (zh) * | 2023-02-16 | 2023-04-21 | 南京芯驰半导体科技有限公司 | 音频处理方法、相关设备及存储介质 |
| WO2023082184A1 (zh) * | 2021-11-12 | 2023-05-19 | 华为技术有限公司 | 串口切换装置、方法、设备、存储介质、系统和车辆 |
| CN116257472A (zh) * | 2023-05-15 | 2023-06-13 | 上海励驰半导体有限公司 | 接口控制方法、装置、电子设备及存储介质 |
| CN116302141A (zh) * | 2023-05-12 | 2023-06-23 | 苏州浪潮智能科技有限公司 | 串口切换方法、芯片及串口切换系统 |
| CN116775085A (zh) * | 2023-08-17 | 2023-09-19 | 北京芯驰半导体科技有限公司 | 多核异构片上系统更新方法、装置、芯片及交通设备 |
-
2023
- 2023-10-24 CN CN202311386365.8A patent/CN117149694B/zh active Active
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106575249A (zh) * | 2014-09-12 | 2017-04-19 | 英特尔公司 | 针对片上系统(soc)和系统的低功率调试架构 |
| WO2023082184A1 (zh) * | 2021-11-12 | 2023-05-19 | 华为技术有限公司 | 串口切换装置、方法、设备、存储介质、系统和车辆 |
| CN115048226A (zh) * | 2022-08-15 | 2022-09-13 | 南京芯驰半导体科技有限公司 | 一种多核异构处理器的虚拟控制系统及方法 |
| CN115086438A (zh) * | 2022-08-19 | 2022-09-20 | 南京芯驰半导体科技有限公司 | 任务处理方法、视频处理单元、部件及交通设备 |
| CN115599737A (zh) * | 2022-12-13 | 2023-01-13 | 南京芯驰半导体科技有限公司（Cn） | 一种异构多核系统、通信方法、芯片、设备及存储介质 |
| CN115993948A (zh) * | 2023-02-16 | 2023-04-21 | 南京芯驰半导体科技有限公司 | 音频处理方法、相关设备及存储介质 |
| CN115857861A (zh) * | 2023-03-02 | 2023-03-28 | 上海励驰半导体有限公司 | 显示控制方法、系统、芯片、电子设备及存储介质 |
| CN116302141A (zh) * | 2023-05-12 | 2023-06-23 | 苏州浪潮智能科技有限公司 | 串口切换方法、芯片及串口切换系统 |
| CN116257472A (zh) * | 2023-05-15 | 2023-06-13 | 上海励驰半导体有限公司 | 接口控制方法、装置、电子设备及存储介质 |
| CN116775085A (zh) * | 2023-08-17 | 2023-09-19 | 北京芯驰半导体科技有限公司 | 多核异构片上系统更新方法、装置、芯片及交通设备 |
Non-Patent Citations (1)
| Title |
|---|
| 基于AMP架构的机载多核处理技术研究;湛文韬等;《电光与控制》;第30卷(第11期);76-79 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN117149694A (zh) | 2023-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11954204B2 (en) | Artificial intelligence AI processing method and AI processing apparatus | |
| US10289303B2 (en) | Flash controller and control method for flash controller | |
| US20220335002A1 (en) | Control Method and Apparatus | |
| US10090916B2 (en) | Optical module availability detection method and apparatus | |
| CN114327944B (zh) | 一种多系统共享内存的方法、装置、设备及存储介质 | |
| CN112749113A (zh) | 一种数据交互的方法、系统、设备及介质 | |
| CN115858103B (zh) | 用于开放堆栈架构虚拟机热迁移的方法、设备及介质 | |
| CN116737244A (zh) | 芯片多硬件域启动方法及装置 | |
| JP6584403B2 (ja) | Ｉｃ無線装置 | |
| CN117149694B (zh) | 基于多核异构的接口控制方法、装置及电子设备 | |
| US10970206B2 (en) | Flash data compression decompression method and apparatus | |
| CN110099119B (zh) | 数据共享方法和装置 | |
| CN115134427B (zh) | 通信协议协调方法、装置、计算机设备和存储介质 | |
| CN115576627A (zh) | 中间件配置管理方法、装置、设备、存储介质及作业机械 | |
| CN115587026A (zh) | 芯片测试方法、装置、存储介质及芯片 | |
| JP7427775B2 (ja) | ストアドプロシージャの実行方法、装置、データベースシステム及び記憶媒体 | |
| US11360713B2 (en) | Semiconductor device and debug system | |
| CN110096366B (zh) | 一种异构内存系统的配置方法、装置及服务器 | |
| US20050135402A1 (en) | Data transfer apparatus | |
| KR101111466B1 (ko) | 멀티－마스터 공유 리소스 시스템에 이용하기 위한 통신스티어링 | |
| CN117369951B (zh) | 虚拟机通信方法、装置、存储介质及电子设备 | |
| CN117112466B (zh) | 一种数据处理方法、装置、设备、存储介质及分布式集群 | |
| US11966749B2 (en) | Processor and booting method thereof | |
| CN114826907B (zh) | PCIe的RC和EP模式切换方法、装置、设备和介质 | |
| EP1403772A1 (en) | Method and memory controller for scalable multi-channel memory access |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |