CN111427806A - 一种双核amp系统共用串口的方法、存储介质及智能终端 - Google Patents

一种双核amp系统共用串口的方法、存储介质及智能终端 Download PDF

Info

Publication number
CN111427806A
CN111427806A CN202010208649.8A CN202010208649A CN111427806A CN 111427806 A CN111427806 A CN 111427806A CN 202010208649 A CN202010208649 A CN 202010208649A CN 111427806 A CN111427806 A CN 111427806A
Authority
CN
China
Prior art keywords
serial port
core
uartswitch
variable value
global variable
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010208649.8A
Other languages
English (en)
Inventor
李小军
吴闽华
孟庆晓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Genew Technologies Co Ltd
Original Assignee
Shenzhen Genew Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Genew Technologies Co Ltd filed Critical Shenzhen Genew Technologies Co Ltd
Priority to CN202010208649.8A priority Critical patent/CN111427806A/zh
Publication of CN111427806A publication Critical patent/CN111427806A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G06F13/102—Program control for peripheral devices where the programme performs an interfacing function, e.g. device driver
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G06F15/17—Interprocessor communication using an input/output type connection, e.g. channel, I/O port

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Accessory Devices And Overall Control Thereof (AREA)

Abstract

本发明公开一种双核AMP系统共用串口的方法、存储介质及智能终端，其中，所述方法包括步骤：将串口的驱动设置在AMP系统的主核上，所述AMP系统包括主核和从核；对所述AMP系统内预设的全局变量值m_uartSwitch进行实时监测，并根据监测的所述全局变量值m_uartSwitch判断所述串口当前的使用归属状态。本发明有效简化了双核AMP系统共用串口的配置，并且所述AMP系统内主核与从核之间的字符输入与输出并不会发生相互干扰。

Description

一种双核AMP系统共用串口的方法、存储介质及智能终端
技术领域
本发明涉及计算机领域，特别涉及一种双核AMP系统共用串口的方法、存储介质及智能终端。
背景技术
在嵌入式多核系统领域存在两种技术，一种是AMP(Asymmetric Multi-Processing)非对称多处理，另外一种是SMP(Symmetric Multi Processing)对称多处理。SMP系统上的每个CPU共享系统所有资源，包括串口在内，SMP系统只要一个控制台就够了。而AMP每个CPU都有独立的运行代码，任务的调度也是独立的，对整个系统资源的访问也是互斥的，每个CPU上运行的操作系统(OS)甚至完全不一样。
一个硬件CPU上的两个内核各自运行自己的操作系统和应用软件，串口在嵌入式设备上广泛使用，一般用作控制台使用，可以输入命令和打印日志等。但是串口硬件是独占设备，不可能两个CPU内核同时使用，否则打印的信息完全是凌乱不堪，无法阅读。为了解决双核两个系统共用一个串口，现有的通常做法是用主核控制驱动串口硬件，从核的信息必须通过主核来间接打印，从核要接收输入也必须由主核将输入字符转交给从核。
图1为MSD(MIPC Serial Devices)技术的原理图，如图所示，MSD技术是通过节点0将串口信息分发给其他节点，NODE节点代表一个系统实例，也就是一个CPU核系统，MSD(MIPC Serial Devices)组件完整实现了主从CPU共用串口的功能，该功能基于MIPC(Multi-OS IPC)多操作系统之间进程通信之上，其实现代码量大，配置也很复杂。从图1可以看出，从核所在的MSD节点要输入或输出完全依赖于主核节点，统一与tty驱动交互并实现输入或输出。如果主核tty驱动阻塞或者主核节点阻塞或者故障，那么所有的从核节点输入或输出(I/O)都被阻塞或者故障。
因此，现有技术还有待于改进和发展。
发明内容
鉴于上述现有技术的不足，本发明的目的在于提供一种双核AMP系统共用串口的方法、存储介质及智能终端，旨在解决现有技术在实现双核共用串口时，存在配置复杂、以及主核与从核之间的字符I/O相互干扰的问题。
本发明的技术方案如下：
一种双核AMP系统共用串口的方法，其中，包括步骤：
将串口的驱动设置在AMP系统的主核上，所述AMP系统包括主核和从核；
对所述AMP系统内预设的全局变量值m_uartSwitch进行实时监测，并根据监测的所述全局变量值m_uartSwitch判断所述串口当前的使用归属状态。
所述双核AMP系统共用串口的方法，其中，所述根据监测的所述全局变量值m_uartSwitch判断所述串口当前的使用归属状态的步骤包括：
若所述全局变量值m_uartSwitch＝0，则所述串口接收主核的打印请求并将输入字符上交给所述主核；若所述全局变量值m_uartSwitch＝1，则所述串口接收从核的打印请求并将输入字符上交给所述从核。
所述双核AMP系统共用串口的方法，其中，所述根据监测的所述全局变量值m_uartSwitch判断所述串口当前的使用归属状态的步骤包括：
当串口接收到输入字符后，则对所述全局变量值m_uartSwitch进行实时监测；
若监测到所述全局变量值m_uartSwitch＝0，则直接将所述输入字符上交给所述主核；
若监测到所述全局变量值m_uartSwitch＝1，则将所述输入字符上交给所述从核。
所述双核AMP系统共用串口的方法，其中，所述若监测到所述全局变量值m_uartSwitch＝1，则将所述输入字符上交给所述从核的步骤包括：
预先定义从核的串口接收缓冲区的地址；
在所述主核与从核之间建立第一DMA通道，所述第一DMA通道的目的地址为所述从核的串口接收缓冲区的地址，所述第一DMA通道的源地址为串口接收寄存器的地址；
当监测到所述全局变量值m_uartSwitch＝1时，则启动所述第一DMA通道将所述输入字符传输至所述从核的串口接收缓冲区。
所述双核AMP系统共用串口的方法，其中，所述根据监测的所述全局变量值m_uartSwitch判断所述串口当前的使用归属状态的步骤包括：
当串口接收到所述从核的打印请求字符时，则对所述全局变量值m_uartSwitch进行实时监测；
若监测到所述全局变量值m_uartSwitch＝0，则返回成功，禁止所述从核的打印请求；
若监测到所述全局变量值m_uartSwitch＝1，则检测当前串口的发送状态；
若所述当前串口的发送状态为空闲状态，则通过在所述主核与从核之间建立的第二DMA通道，将所述从核的打印请求字符传输至串口接收寄存器。
所述双核AMP系统共用串口的方法，其中，还包括步骤：
若所述当前串口的发送状态为繁忙状态，则等待所述当前串口的发送状态为空闲状态，再通过在所述主核与从核之间建立的第二DMA通道，将所述从核的打印请求字符传输至串口接收寄存器。
所述双核AMP系统共用串口的方法，其中，所述根据监测的所述全局变量值m_uartSwitch判断所述串口当前的使用归属状态的步骤包括：
当串口接收到所述主核的打印请求字符时，则对所述全局变量值m_uartSwitch进行实时监测；
若检测到所述全局变量值m_uartSwitch＝1，则返回成功，禁止所述主核的打印请求；
若检测到所述全局变量值m_uartSwitch＝1，则检测当前串口的发送状态；
若所述当前串口的发送状态为空闲状态，则直接将所述主核的打印请求字符传输至串口接收寄存器。
所述双核AMP系统共用串口的方法，其中，还包括步骤：
若所述当前串口的发送状态为繁忙状态，则等待所述当前串口的发送状态为空闲状态，再将所述主核的打印请求字符传输至串口接收寄存器。
一种存储介质，其中，所述存储介质存储有一个或者多个程序，所述一个或者多个程序可被一个或者多个处理器执行，以实现本发明所述双核AMP系统共用串口的方法中的步骤。
一种智能终端，其中，包括处理器、存储器及通信总线；所述存储器上存储有可被所述处理器执行的计算机可读程序；
所述通信总线实现处理器和存储器之间的连接通信；
所述处理器执行所述计算机可读程序时实现本发明所述双核AMP系统共用串口的方法中的步骤。
有益效果：本发明提供一种双核AMP系统共用串口的方法，将串口的驱动设置在AMP系统的主核上，通过对所述AMP系统内预设的全局变量值m_uartSwitch进行实时监测，并根据监测的所述全局变量值m_uartS witch判断所述串口当前的使用归属状态。本发明有效简化了双核AMP系统共用串口的配置，并且所述AMP系统内主核与从核之间的字符输入与输出并不会发生相互干扰。
附图说明
图1为现有双核AMP系统共用串口的原理示意图。
图2为本发明一种双核AMP系统共用串口的方法较佳实施例的流程图。
图3为从核接收串口输入字符的原理示意图。
图4为串口接收输入字符时的流程图。
图5为从核将串口缓冲区的数据逐渐递交给所述从核的ttyS0软件设备流程图。
图6为从核输出打印请求字符的原理示意图。
图7为从核输出打印请求字符时的流程图。
图8为主核输出打印请求字符的原理示意图。
图9为本发明一种智能终端的原理框图。
具体实施方式
本发明提供一种双核AMP系统共用串口的方法、存储介质及智能终端，为使本发明的目的、技术方案及效果更加清楚、明确，以下对本发明进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
本技术领域技术人员可以理解，除非特意声明，这里使用的单数形式“一”、“一个”、“所述”和“该”也可包括复数形式。应该进一步理解的是，本发明的说明书中使用的措辞“包括”是指存在所述特征、整数、步骤、操作、元件和/或组件，但是并不排除存在或添加一个或多个其他特征、整数、步骤、操作、元件、组件和/或它们的组。应该理解，当我们称元件被“连接”或“耦接”到另一元件时，它可以直接连接或耦接到其他元件，或者也可以存在中间元件。此外，这里使用的“连接”或“耦接”可以包括无线连接或无线耦接。这里使用的措辞“和/或”包括一个或更多个相关联的列出项的全部或任一单元和全部组合。
本技术领域技术人员可以理解，除非另外定义，这里使用的所有术语(包括技术术语和科学术语)，具有与本发明所属领域中的普通技术人员的一般理解相同的意义。还应该理解的是，诸如通用字典中定义的那些术语，应该被理解为具有与现有技术的上下文中的意义一致的意义，并且除非像这里一样被特定定义，否则不会用理想化或过于正式的含义来解释。
请参阅图2，图2为本发明提供的一种双核AMP系统共用串口的方法较佳实施例的流程图，如图所示，其包括步骤：
S10、将串口的驱动设置在AMP系统的主核上，所述AMP系统包括主核和从核；
S20、对所述AMP系统内预设的全局变量值m_uartSwitch进行实时监测，并根据监测的所述全局变量值m_uartSwitch判断所述串口当前的使用归属状态。
具体来讲，所述串口上连接有UART(通用异步收发器)驱动，所述UART驱动设置在AMP系统的主核上，UART是用于控制计算机与串行设备的芯片。有一点要注意的是，它提供了RS-232C数据终端设备接口，这样计算机就可以和调制解调器或其它使用RS-232C接口的串行设备通信了。作为接口的一部分，UART还提供以下功能：将由计算机内部传送过来的并行数据转换为输出的串行数据流；将计算机外部来的串行数据转换为字节，供计算机内部使用并行数据的器件使用。
本实施例中，所述AMP系统包括主核和从核，所述主核和从核内均创建有ttyS0(串行端口终端)软件设备，正常情况下，串口的输入字符都会传递给主核的ttyS0软件设备，主核的打印请求字符也经过UART驱动发送到串口上。本实施例通过在所述AMP系统内预设全局变量值m_uartSwitch并对其进行实时监测，若所述全局变量值m_uartSwitch＝0，则所述串口接收主核的打印请求并将输入字符上交给所述主核的ttyS0软件设备；若所述全局变量值m_uartSwitch＝1，则所述串口接收从核的打印请求并将输入字符上交给所述从核的ttyS0软件设备。本实施例有效简化了双核AMP系统共用串口的配置，并且所述AMP系统内主核与从核之间的字符输入与输出并不会发生相互干扰。
在一些实施方式中，当串口接收到输入字符后，则对所述全局变量值m_uartSwitch进行实时监测；若监测到所述全局变量值m_uartSwitch＝0，则直接将所述输入字符上交给所述主核；若监测到所述全局变量值m_uartSwitch＝1，则将所述输入字符上交给所述从核。
具体来讲，如图3和图4所示，预先定义从核的串口接收缓冲区的地址volatilechar*m_SlaverUartBuf＝1023M，设定所述串口接收缓冲区的最大长度为16字节；在所述主核与从核之间建立第一DMA通道，所述第一DMA通道的目的地址为所述从核的串口接收缓冲区的地址，所述第一DMA通道的源地址为串口接收寄存器的地址REG_UART0_RX，长度为1；当监测到所述全局变量值m_uartSwitch＝1时，说明串口的当前使用归属状态为从核占用状态，则启动所述第一DMA通道将所述输入字符传输至所述从核的串口接收缓冲区。若监测到所述全局变量值m_uartSwitch＝0，说明串口的当前使用归属状态为主核占用状态，此时可直接将所述输入字符上交给所述主核，返回结果。
本实施例中，如图5所示，当输入字符传输至从核的串口接收缓冲区后，在所述从核内启动一个任务Task_uartRxC1Pack()检测所述串口接收缓冲区的第一个数据是否为0，如果为0则表示当前没有数据，延迟1毫秒继续执行此步骤；如果不为0，则将所述串口缓冲区的数据逐渐递交给所述从核的ttyS0软件设备，直至所述串口缓冲区的数据递交完毕，将所述串口缓冲区清零，延时10毫秒后，继续启动所述任务Task_uartRxC1Pack()。
在一些实施方式中，当串口接收到所述从核的打印请求字符时，则对所述全局变量值m_uartSwitch进行实时监测；若监测到所述全局变量值m_uartSwitch＝0，则返回成功，禁止所述从核的打印请求；若监测到所述全局变量值m_uartSwitch＝1，则检测当前串口的发送状态；若所述当前串口的发送状态为空闲状态，则通过在所述主核与从核之间建立的第二DMA通道，将所述从核的打印请求字符传输至串口接收寄存器。
具体来讲，如图6和图7所示，当串口接收到所述从核的打印请求字符时，则对所述全局变量值m_uartSwitch进行实时监测判断串口当前是否被从核占用，若监测到所述全局变量值m_uartSwitch＝0，说明此时串口被主核占用，则返回成功，禁止所述从核的打印请求；若监测到所述全局变量值m_uartSwitch＝1，说明串口当前被从核占用，则进一步检测当前串口的发送状态，若所述当前串口的发送状态为空闲状态，则通过在所述主核与从核之间建立的第二DMA通道将当前要发送的打印请求字符传输给串口发送寄存器，长度为一个字节；若所述当前串口的发送状态为繁忙状态，则等待所述当前串口的发送状态为空闲状态，再通过在所述主核与从核之间建立的第二DMA通道，将所述从核的打印请求字符传输至串口接收寄存器。
在一些实施方式中，如图8所示，当串口接收到所述主核的打印请求字符时，则对所述全局变量值m_uartSwitch进行实时监测；若检测到所述全局变量值m_uartSwitch＝1，则返回成功，禁止所述主核的打印请求；若检测到所述全局变量值m_uartSwitch＝1，则检测当前串口的发送状态；若所述当前串口的发送状态为空闲状态，则直接将所述主核的打印请求字符传输至串口接收寄存器；若所述当前串口的发送状态为繁忙状态，则等待所述当前串口的发送状态为空闲状态，再将所述主核的打印请求字符传输至串口接收寄存器。
基于上述双核AMP系统共用串口的方法，本实施例还提供一种存储介质，其中，所述存储介质存储有一个或者多个程序，所述一个或者多个程序可被一个或者多个处理器执行，以实现本发明所述双核AMP系统共用串口的方法中的步骤。
基于上述双核AMP系统共用串口的方法，本实施例还提供一种智能终端，如图9所示，其包括至少一个处理器(processor)20；显示屏21；以及存储器(memory)22，还可以包括通信接口(Communications Interface)23和总线24。其中，处理器20、显示屏21、存储器22和通信接口23可以通过总线24完成相互间的通信。显示屏21设置为显示初始设置模式中预设的用户引导界面。通信接口23可以传输信息。处理器20可以调用存储器22中的逻辑指令，以执行上述实施例中的方法。
此外，上述的存储器22中的逻辑指令可以通过软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个存储介质中。
存储器22作为一种存储介质，可设置为存储软件程序、计算机可执行程序，如本公开实施例中的方法对应的程序指令或模块。处理器20通过运行存储在存储器22中的软件程序、指令或模块，从而执行功能应用以及数据处理，即实现上述实施例中的方法。
存储器22可包括存储程序区和存储数据区，其中，存储程序区可存储操作系统、至少一个功能所需的应用程序；存储数据区可存储根据终端设备的使用所创建的数据等。此外，存储器22可以包括高速随机存取存储器，还可以包括非易失性存储器。例如，U盘、移动硬盘、只读存储器(Read-Only Memory，ROM)、随机存取存储器(Random Access Memory，RAM)、磁碟或者光盘等多种可以存储程序代码的介质，也可以是暂态存储介质。
此外，上述存储介质以及移动终端中的多条指令处理器加载并执行的具体过程在上述方法中已经详细说明，在这里就不再一一陈述。
在一些实施方式中，所述智能终端为计算机、广告机、电视、电脑、手机或平板中的一种，但不限于此。
综上所述，本发明提供一种双核AMP系统共用串口的方法，将串口的驱动设置在AMP系统的主核上，通过对所述AMP系统内预设的全局变量值m_uartSwitch进行实时监测，并根据监测的所述全局变量值m_uartSwitch判断所述串口当前的使用归属状态。本发明有效简化了双核AMP系统共用串口的配置，并且所述AMP系统内主核与从核之间的字符输入与输出并不会发生相互干扰。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (10)

1.一种双核AMP系统共用串口的方法，其特征在于，包括步骤：
将串口的驱动设置在AMP系统的主核上，所述AMP系统包括主核和从核；
对所述AMP系统内预设的全局变量值m_uartSwitch进行实时监测，并根据监测的所述全局变量值m_uartSwitch判断所述串口当前的使用归属状态。
2.根据权利要求1所述双核AMP系统共用串口的方法，其特征在于，所述根据监测的所述全局变量值m_uartSwitch判断所述串口当前的使用归属状态的步骤包括：
若所述全局变量值m_uartSwitch＝0，则所述串口接收主核的打印请求并将输入字符上交给所述主核；若所述全局变量值m_uartSwitch＝1，则所述串口接收从核的打印请求并将输入字符上交给所述从核。
3.根据权利要求1所述双核AMP系统共用串口的方法，其特征在于，所述根据监测的所述全局变量值m_uartSwitch判断所述串口当前的使用归属状态的步骤包括：
当串口接收到输入字符后，则对所述全局变量值m_uartSwitch进行实时监测；
若监测到所述全局变量值m_uartSwitch＝0，则直接将所述输入字符上交给所述主核；
若监测到所述全局变量值m_uartSwitch＝1，则将所述输入字符上交给所述从核。
4.根据权利要求3所述双核AMP系统共用串口的方法，其特征在于，所述若监测到所述全局变量值m_uartSwitch＝1，则将所述输入字符上交给所述从核的步骤包括：
预先定义从核的串口接收缓冲区的地址；
在所述主核与从核之间建立第一DMA通道，所述第一DMA通道的目的地址为所述从核的串口接收缓冲区的地址，所述第一DMA通道的源地址为串口接收寄存器的地址；
当监测到所述全局变量值m_uartSwitch＝1时，则启动所述第一DMA通道将所述输入字符传输至所述从核的串口接收缓冲区。
5.根据权利要求1所述双核AMP系统共用串口的方法，其特征在于，所述根据监测的所述全局变量值m_uartSwitch判断所述串口当前的使用归属状态的步骤包括：
当串口接收到所述从核的打印请求字符时，则对所述全局变量值m_uartSwitch进行实时监测；
若监测到所述全局变量值m_uartSwitch＝0，则返回成功，禁止所述从核的打印请求；
若监测到所述全局变量值m_uartSwitch＝1，则检测当前串口的发送状态；
若所述当前串口的发送状态为空闲状态，则通过在所述主核与从核之间建立的第二DMA通道，将所述从核的打印请求字符传输至串口接收寄存器。
6.根据权利要求5所述双核AMP系统共用串口的方法，其特征在于，还包括步骤：
若所述当前串口的发送状态为繁忙状态，则等待所述当前串口的发送状态为空闲状态，再通过在所述主核与从核之间建立的第二DMA通道，将所述从核的打印请求字符传输至串口接收寄存器。
7.根据权利要求1所述双核AMP系统共用串口的方法，其特征在于，所述根据监测的所述全局变量值m_uartSwitch判断所述串口当前的使用归属状态的步骤包括：
当串口接收到所述主核的打印请求字符时，则对所述全局变量值m_uartSwitch进行实时监测；
若检测到所述全局变量值m_uartSwitch＝1，则返回成功，禁止所述主核的打印请求；
若检测到所述全局变量值m_uartSwitch＝1，则检测当前串口的发送状态；
若所述当前串口的发送状态为空闲状态，则直接将所述主核的打印请求字符传输至串口接收寄存器。
8.根据权利要求7所述双核AMP系统共用串口的方法，其特征在于，还包括步骤：
若所述当前串口的发送状态为繁忙状态，则等待所述当前串口的发送状态为空闲状态，再将所述主核的打印请求字符传输至串口接收寄存器。
9.一种存储介质，其特征在于，所述存储介质存储有一个或者多个程序，所述一个或者多个程序可被一个或者多个处理器执行，以实现如权利要求1-8任意一项所述双核AMP系统共用串口的方法中的步骤。
10.一种智能终端，其特征在于，包括处理器、存储器及通信总线；所述存储器上存储有可被所述处理器执行的计算机可读程序；
所述通信总线实现处理器和存储器之间的连接通信；
所述处理器执行所述计算机可读程序时实现如权利要求1-8任意一项所述双核AMP系统共用串口的方法中的步骤。
CN202010208649.8A 2020-03-23 2020-03-23 一种双核amp系统共用串口的方法、存储介质及智能终端 Pending CN111427806A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010208649.8A CN111427806A (zh) 2020-03-23 2020-03-23 一种双核amp系统共用串口的方法、存储介质及智能终端

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010208649.8A CN111427806A (zh) 2020-03-23 2020-03-23 一种双核amp系统共用串口的方法、存储介质及智能终端

Publications (1)

Publication Number Publication Date
CN111427806A true CN111427806A (zh) 2020-07-17

Family

ID=71549557

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010208649.8A Pending CN111427806A (zh) 2020-03-23 2020-03-23 一种双核amp系统共用串口的方法、存储介质及智能终端

Country Status (1)

Country Link
CN (1) CN111427806A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112416839A (zh) * 2020-11-02 2021-02-26 光华临港工程应用技术研发(上海)有限公司 实现uart间通讯的系统
CN116185921A (zh) * 2023-04-28 2023-05-30 湖北芯擎科技有限公司 针对异构多核多域的日志输出方法、系统、设备及介质

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1658613A (zh) * 2004-02-20 2005-08-24 国际商业机器公司 促进dsp间数据通信的方法和系统
CN102117241A (zh) * 2009-12-30 2011-07-06 华为技术有限公司 一种多核系统调试方法和多核系统
CN102667745A (zh) * 2009-11-18 2012-09-12 日本电气株式会社 多核系统、多核系统的控制方法以及在非暂态可读介质中存储的程序
CN103544105A (zh) * 2013-10-24 2014-01-29 大唐移动通信设备有限公司 多核处理器中基于vcpu的调试方法和装置
CN104933004A (zh) * 2015-06-24 2015-09-23 上海市共进通信技术有限公司 使用spi总线扩展cpu模块的系统及方法
US9213656B2 (en) * 2012-10-24 2015-12-15 Texas Instruments Incorporated Flexible arbitration scheme for multi endpoint atomic accesses in multicore systems
CN106445855A (zh) * 2016-09-05 2017-02-22 深圳震有科技股份有限公司 一种非对称处理系统下多核共用串口的方法及系统

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1658613A (zh) * 2004-02-20 2005-08-24 国际商业机器公司 促进dsp间数据通信的方法和系统
CN102667745A (zh) * 2009-11-18 2012-09-12 日本电气株式会社 多核系统、多核系统的控制方法以及在非暂态可读介质中存储的程序
CN102117241A (zh) * 2009-12-30 2011-07-06 华为技术有限公司 一种多核系统调试方法和多核系统
US9213656B2 (en) * 2012-10-24 2015-12-15 Texas Instruments Incorporated Flexible arbitration scheme for multi endpoint atomic accesses in multicore systems
CN103544105A (zh) * 2013-10-24 2014-01-29 大唐移动通信设备有限公司 多核处理器中基于vcpu的调试方法和装置
CN104933004A (zh) * 2015-06-24 2015-09-23 上海市共进通信技术有限公司 使用spi总线扩展cpu模块的系统及方法
CN106445855A (zh) * 2016-09-05 2017-02-22 深圳震有科技股份有限公司 一种非对称处理系统下多核共用串口的方法及系统

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112416839A (zh) * 2020-11-02 2021-02-26 光华临港工程应用技术研发(上海)有限公司 实现uart间通讯的系统
CN116185921A (zh) * 2023-04-28 2023-05-30 湖北芯擎科技有限公司 针对异构多核多域的日志输出方法、系统、设备及介质

Similar Documents

Publication Publication Date Title
US10078361B2 (en) Methods and apparatus for running and booting an inter-processor communication link between independently operable processors
US7895260B2 (en) Processing data access requests among a plurality of compute nodes
US8694595B2 (en) Low latency, high bandwidth data communications between compute nodes in a parallel computer
CN107046508B (zh) 报文接收方法及网络设备
US8296430B2 (en) Administering an epoch initiated for remote memory access
US7797445B2 (en) Dynamic network link selection for transmitting a message between compute nodes of a parallel computer
US7827024B2 (en) Low latency, high bandwidth data communications between compute nodes in a parallel computer
CN107967225B (zh) 数据传输方法、装置、计算机可读存储介质和终端设备
CN114553635B (zh) Dpu网络设备中的数据处理方法、数据交互方法及产品
US5958024A (en) System having a receive data register for storing at least nine data bits of frame and status bits indicating the status of asynchronous serial receiver
US7966618B2 (en) Controlling data transfers from an origin compute node to a target compute node
CN111427806A (zh) 一种双核amp系统共用串口的方法、存储介质及智能终端
CN112698909A (zh) 用于经由虚拟总线编码传送遥测信息的系统、装置和方法
CN110880998A (zh) 一种基于可编程器件的报文传输方法及装置
CN116257472A (zh) 接口控制方法、装置、电子设备及存储介质
US10545697B1 (en) Reverse order request queueing by para-virtual device drivers
CN112506676B (zh) 进程间的数据传输方法、计算机设备和存储介质
US8943238B2 (en) Operations using direct memory access
US8909873B2 (en) Traffic control method and apparatus of multiprocessor system
US20080082708A1 (en) Token hold off for chipset communication
US20230153153A1 (en) Task processing method and apparatus
CN111158905A (zh) 调整资源的方法和装置
CN110770712A (zh) 运算方法、芯片、系统、可读存储介质及计算机程序产品
WO2010050957A1 (en) Bit inversion for communication interface
WO2018106392A1 (en) Technologies for multi-core wireless network data transmission

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20200717