CN106445855A - 一种非对称处理系统下多核共用串口的方法及系统 - Google Patents

一种非对称处理系统下多核共用串口的方法及系统 Download PDF

Info

Publication number
CN106445855A
CN106445855A CN201610801894.3A CN201610801894A CN106445855A CN 106445855 A CN106445855 A CN 106445855A CN 201610801894 A CN201610801894 A CN 201610801894A CN 106445855 A CN106445855 A CN 106445855A
Authority
CN
China
Prior art keywords
core
serial ports
serial
core processor
serial port
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610801894.3A
Other languages
English (en)
Other versions
CN106445855B (zh
Inventor
李小军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Genew Technologies Co Ltd
Original Assignee
Shenzhen Genew Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Genew Technologies Co Ltd filed Critical Shenzhen Genew Technologies Co Ltd
Priority to CN201610801894.3A priority Critical patent/CN106445855B/zh
Publication of CN106445855A publication Critical patent/CN106445855A/zh
Application granted granted Critical
Publication of CN106445855B publication Critical patent/CN106445855B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/382Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0002Serial port, e.g. RS232C

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)

Abstract

本发明公开了一种非对称处理系统下多核共用串口的方法及系统,方法包括:主核处理器和从核处理器分别对串口的通信参数进行配置,并分别设置主核处理器的串口驱动方式和从核处理器的串口驱动方式;主核处理器和从核处理器启动完成后,主核处理器根据主核处理器串口驱动方式通过串口下发信息;当检测到从核处理器的驱动串口使能命令时,主核处理器关闭主核串口驱动;从核处理器根据从核处理器串口驱动方式通过串口下发信息。本发明可以实现在非对称处理系统下,实现主从核共用一个串口,主从核的串口驱动互不相干,且不影响系统的稳定性,提高了串口的利用效率。

Description

一种非对称处理系统下多核共用串口的方法及系统
技术领域
本发明涉及嵌入式系统技术领域,尤其涉及一种非对称处理系统下多核共用串口的方法及系统。
背景技术
在嵌入式多核系统领域,存在两种技术,一是AMP(Asymmetric Multi-Processing)非对称多处理,另外一种是SMP(Symmetric Multi Processing)对称多处理。SMP系统上的每个CPU共享系统所有资源,包括串口在内,SMP系统只要一个控制台就够了。而AMP每个CPU有独立的运行代码,任务的调度也是独立的,对整个系统资源的访问也是互斥的,每个CPU上运行的操作系统(OS)甚至完全不一样,这样完全有必要为每个CPU配置一个console(控制台)。在vxworks上支持这种功能,MSD(MIPC Serial Devices)组件完整实现了主从CPU共用串口的功能,该功能基于MIPC(Multi-OS IPC)多操作系统之间进程通信之上,功能完善,实现代码量大,配置也很复杂。从核所在的MSD节点要I/O完全依赖于主核节点,统一与tty驱动交互并实现I/O。如果主核tty驱动阻塞或者主核节点阻塞或者故障,那么所有的从核节点I/O都被阻塞或者故障。
因此,现有技术还有待于改进和发展。
发明内容
鉴于现有技术的不足,本发明目的在于提供一种非对称处理系统下多核共用串口的方法及系统,旨在解决现有技术中从核所在的节点要输入或输出信息完全依赖于主核节点,统一与驱动交互实现输入或输出;如果主核驱动阻塞或者主核节点阻塞或者故障,那么所有的从核节点输入或输出都被阻塞或者故障的技术问题。
本发明的技术方案如下:
一种非对称处理系统下多核共用串口的方法,其中,方法包括:
A、主核处理器和从核处理器分别对串口的通信参数进行配置,并分别设置主核处理器的串口驱动方式和从核处理器的串口驱动方式;
B、主核处理器和从核处理器启动完成后,主核处理器根据主核处理器串口驱动方式通过串口下发信息;
C、当检测到从核处理器的驱动串口使能命令时,主核处理器关闭主核串口驱动;
D、从核处理器根据从核处理器串口驱动方式通过串口下发信息。
所述的非对称处理系统下多核共用串口的方法,其中,所述A中主核处理器和从核处理器分别对串口的通信参数进行配置具体包括:
A11、主核处理器对串口的波特率、奇偶校验位、数据位、输入频率进行配置;
A12、从核处理器对串口的波特率、奇偶校验位、数据位、输入频率进行配置。
所述的非对称处理系统下多核共用串口的方法,其中,所述A中分别设置主核处理器的串口驱动方式和从核处理器的串口驱动方式具体包括:
A21、设置主核处理器的串口驱动方式为中断收发包方式,每次收到或发送一个字符发生一次中断;
A22、设置从核处理器的串口驱动方式为轮询方式,通过查询从核使用串口的标识的值进行输入或输出字符。
所述的非对称处理系统下多核共用串口的方法,其中,所述A之前还包括:
S、预先设置一个从核使用串口的标识,当允许从核使用串口时,从核使用串口的标识的值为真;当不允许从核使用串口时,从核使用串口的标识的值为假。
所述的非对称处理系统下多核共用串口的方法,其中,所述步骤C具体包括:
C1、当从核处理器使用串口时,主核控制从核使用串口的标识的值为真;
C2、当检测到从核使用串口的标识的值为真时,主核处理器关闭主核串口驱动,不驱动硬件。
一种非对称处理系统下多核共用串口的系统,其中,系统包括:
参数配置模块,用于主核处理器和从核处理器分别对串口的通信参数进行配置,并分别设置主核处理器的串口驱动方式和从核处理器的串口驱动方式;
第一串口驱动模块,用于主核处理器和从核处理器启动完成后,主核处理器根据主核处理器串口驱动方式通过串口下发信息;
检测与控制模块,用于当检测到从核处理器的驱动串口使能命令时,主核处理器关闭主核串口驱动;
第二串口驱动模块,用于从核处理器根据从核处理器串口驱动方式通过串口下发信息。
所述的非对称处理系统下多核共用串口的系统,其中,所述参数配置模块具体包括:
第一串口参数配置单元,用于主核处理器对串口的波特率、奇偶校验位、数据位、输入频率进行配置;
第二串口参数配置单元,用于从核处理器对串口的波特率、奇偶校验位、数据位、输入频率进行配置。
所述的非对称处理系统下多核共用串口的系统,其中,所述参数配置模块还包括:
第一串口驱动方式设置单元,用于设置主核处理器的串口驱动方式为中断收发包方式,每次收到或发送一个字符发生一次中断;
第二串口驱动方式设置单元,用于设置从核处理器的串口驱动方式为轮询方式,通过查询从核使用串口的标识的值进行输入或输出字符。
所述的非对称处理系统下多核共用串口的系统,其中,所述系统还包括:
预先设置模块,用于预先设置一个从核使用串口的标识,当允许从核使用串口时,从核使用串口的标识的值为真;当不允许从核使用串口时,从核使用串口的标识的值为假。
所述的非对称处理系统下多核共用串口的系统,其中,所述第一串口驱动模块具体包括:
第一控制单元,用于当从核处理器使用串口时,主核控制从核使用串口的标识的值为真;
第二控制单元,用于当检测到从核使用串口的标识的值为真时,主核处理器关闭主核串口驱动,不驱动硬件。
本发明提供了一种非对称处理系统下多核共用串口的方法及系统,本发明可以实现在非对称处理系统下,实现主从核共用一个串口,主从核的串口驱动互不相干,且不影响系统的稳定性,提高了串口的利用效率。
附图说明
图1为本发明的一种非对称处理系统下多核共用串口的方法的较佳实施例的流程图。
图2为图1中步骤S100的具体实施例一的细化步骤流程图。
图3为图1中步骤S100的具体实施例二的细化步骤流程图。
图4为图1中步骤S300的具体实施例三的细化步骤流程图。
图5为本发明的一种非对称处理系统下多核共用串口的系统的较佳实施例的功能原理框图。
具体实施方式
为使本发明的目的、技术方案及效果更加清楚、明确,以下对本发明进一步详细说明。应当理解,此处所描述的具体实施例仅仅用以解释本发明,并不用于限定本发明。
本发明提供了一种非对称处理系统下多核共用串口的方法的较佳实施例的流程图,如图1所示,其中,方法包括:
步骤S100、主核处理器和从核处理器分别对串口的通信参数进行配置,并分别设置主核处理器的串口驱动方式和从核处理器的串口驱动方式。
具体实施时,如图2所示,步骤S100中主核处理器和从核处理器分别对串口的通信参数进行配置具体包括:
步骤S111、主核处理器对串口的波特率、奇偶校验位、数据位、输入频率进行配置;
步骤S112、从核处理器对串口的波特率、奇偶校验位、数据位、输入频率进行配置。
进一步的实施例中,如图3所示,步骤S100中分别设置主核处理器的串口驱动方式和从核处理器的串口驱动方式具体包括:
步骤S121、设置主核处理器的串口驱动方式为中断收发包方式,每次收到或发送一个字符发生一次中断;
步骤S122、设置从核处理器的串口驱动方式为轮询方式,通过查询从核使用串口的标识的值进行输入或输出字符。
具体实施时,整个系统上存在一个物理串口(UART),主核对串口进行完整配置,包括波特率,奇偶校验位,数据位,输入频率等,主核串口驱动工作方式为中断收发包方式,每收到或者发送一个字符都会产生中断。
从核初始化串口时,不对串口进行任何硬件配置,使用的波特率也与主核配置完全一样,也不挂载中断服务程序,初始化函数直接返回成功,在tty驱动在设备节点中注册成功后,调用ioctl函数通过命令SIO_MODE_SET + SIO_MODE_POLL设置该设备使用轮询方式。
进一步的实施例中,步骤S100之前还包括:
步骤S10、预先设置一个从核使用串口的标识,当允许从核使用串口时,从核使用串口的标识的值为真;当不允许从核使用串口时,从核使用串口的标识的值为假。
具体实施时,从核UART使用串口的标识记为pollPrintFlag,保存在主从核共享内存中,主从核均可以访问。当pollPrintFlag为真,即pollPrintFlag=enable时,允许从核使用串口,当pollPrintFlag为假,即pollPrintFlag=disable时,不允许从核使用串口。当主核启动在控制台切到从核后启动一个检测任务,用于从核使用完UART后重新回复驱动并能收发字符。
步骤S200、主核处理器和从核处理器启动完成后,主核处理器根据主核处理器串口驱动方式通过串口下发信息。
具体实施时,其中主核处理器和从核处理器启动完成后,主核处理器检测pollPrintFlag的值 ,若当pollPrintFlag为真,即pollPrintFlag=enable时,从核使用串口,当pollPrintFlag为假,即pollPrintFlag=disable时,不允许从核使用串口,同时为主核处理器使用串口。主核与串口UART的驱动机制,采用中断方式收发字符。主核设置串口UART驱动,包括关闭与打开中断、令发送函数是否丢弃字符。
步骤S300、当检测到从核处理器的驱动串口使能命令时,主核处理器关闭主核串口驱动。
具体实施时,如图4所示,步骤S300具体包括:
步骤S301、当从核处理器使用串口时,主核控制从核使用串口的标识的值为真;
步骤S302、当从核处理器使用串口时,主核控制从核使用串口的标识的值为真。
具体实施时,当主核使用串口时,想要从主核切换到从核控制台,则在主核控制台执行命令,设置 pollPrintFlag=ENABLE,同时关闭主核串口收发中断并令发送函数每次调用时直接返回成功,并不驱动硬件。这样串口收到的报文都不会触发主核tty接收任务,tty发送的消息也直接被丢弃了。TTY包括虚拟控制台,串口以及伪终端设备。
步骤S400、从核处理器根据从核处理器串口驱动方式通过串口下发信息。
具体实施时,从核串口轮询发送函数在判断pollPrintFlag=ENABLE后,tty下发的信息可以直接驱动寄存器发送出去,同理轮询输入。
从核与UART的驱动机制,采用轮询方式收发字符,从核设置UART驱动,包括轮询发送函数是否丢弃字符,轮询接收函数是否可以从寄存器读取接收字符。
若从核控制台切换到主核时,与上述流程基本逆行。主核在判断pollPrintFlag=DISABLE后,打开串口收发中断,发送函数也恢复正常。从核则恢复到初始状态不能输出。
以上说明举例是以双核为基础,本发明同样适应双核(4核,8核等等)以上的AMP系统。
在示例性实施例中,装置可以被一个或多个应用专用集成电路(ASIC)、数字信号处理器(DSP)、数字信号处理设备(DSPD)、可编程逻辑器件(PLD)、现场可编程门阵列(FPGA)、控制器、微控制器、微处理器或其他电子元件实现,用于执行上述方法。
在示例性实施例中,还提供了一种包括指令的非临时计算机可读存储介质,例如包括指令的存储器,上述指令可由装置的处理器执行以完成上述方法。例如,所述非临时性计算机可读存储介质可以是ROM、随机存取存储器(RAM)、CD-ROM、磁带、软盘和光数据存储设备等。
本发明还提供了一种非对称处理系统下多核共用串口的系统的较佳实施例的功能原理框图,如图5所示,系统包括:
参数配置模块100,用于主核处理器和从核处理器分别对串口的通信参数进行配置,并分别设置主核处理器的串口驱动方式和从核处理器的串口驱动方式;
第一串口驱动模块200,用于主核处理器和从核处理器启动完成后,主核处理器根据主核处理器串口驱动方式通过串口下发信息;
检测与控制模块300,用于当检测到从核处理器的驱动串口使能命令时,主核处理器关闭主核串口驱动;
第二串口驱动模块,用于从核处理器根据从核处理器串口驱动方式通过串口下发信息。
所述的非对称处理系统下多核共用串口的系统,其中,所述参数配置模块具体包括:
第一串口参数配置单元,用于主核处理器对串口的波特率、奇偶校验位、数据位、输入频率进行配置;具体如方法实施例所示。
第二串口参数配置单元,用于从核处理器对串口的波特率、奇偶校验位、数据位、输入频率进行配置;具体如方法实施例所示。
所述的非对称处理系统下多核共用串口的系统,其中,所述参数配置模块还包括:
第一串口驱动方式设置单元,用于设置主核处理器的串口驱动方式为中断收发包方式,每次收到或发送一个字符发生一次中断;具体如方法实施例所示。
第二串口驱动方式设置单元,用于设置从核处理器的串口驱动方式为轮询方式,通过查询从核使用串口的标识的值进行输入或输出字符;具体如方法实施例所示。
所述的非对称处理系统下多核共用串口的系统,其中,所述系统还包括:
预先设置模块,用于预先设置一个从核使用串口的标识,当允许从核使用串口时,从核使用串口的标识的值为真;当不允许从核使用串口时,从核使用串口的标识的值为假;具体如方法实施例所示。
所述的非对称处理系统下多核共用串口的系统,其中,所述第一串口驱动模块具体包括:
第一控制单元,用于当从核处理器使用串口时,主核控制从核使用串口的标识的值为真;具体如方法实施例所示。
第二控制单元,用于当检测到从核使用串口的标识的值为真时,主核处理器关闭主核串口驱动,不驱动硬件;具体如方法实施例所示。
综上所述,本发明提出了一种非对称处理系统下多核共用串口的方法及系统,方法包括:主核处理器和从核处理器分别对串口的通信参数进行配置,并分别设置主核处理器的串口驱动方式和从核处理器的串口驱动方式;主核处理器和从核处理器启动完成后,主核处理器根据主核处理器串口驱动方式通过串口下发信息;当检测到从核处理器的驱动串口使能命令时,主核处理器关闭主核串口驱动;从核处理器根据从核处理器串口驱动方式通过串口下发信息。本发明可以实现在非对称处理系统下,实现主从核共用一个串口,主从核的串口驱动互不相干,且不影响系统的稳定性,提高了串口的利用效率。
应当理解的是,本发明的应用不限于上述的举例,对本领域普通技术人员来说,可以根据上述说明加以改进或变换,所有这些改进和变换都应属于本发明所附权利要求的保护范围。

Claims (10)

1.一种非对称处理系统下多核共用串口的方法,其特征在于,所述方法包括:
A、主核处理器和从核处理器分别对串口的通信参数进行配置,并分别设置主核处理器的串口驱动方式和从核处理器的串口驱动方式;
B、主核处理器和从核处理器启动完成后,主核处理器根据主核处理器串口驱动方式通过串口下发信息;
C、当检测到从核处理器的驱动串口使能命令时,主核处理器关闭主核串口驱动;
D、从核处理器根据从核处理器串口驱动方式通过串口下发信息。
2.根据权利要求1所述的非对称处理系统下多核共用串口的方法,其特征在于,所述A中主核处理器和从核处理器分别对串口的通信参数进行配置具体包括:
A11、主核处理器对串口的波特率、奇偶校验位、数据位、输入频率进行配置;
A12、从核处理器对串口的波特率、奇偶校验位、数据位、输入频率进行配置。
3.根据权利要求1所述的非对称处理系统下多核共用串口的方法,其特征在于,所述A中分别设置主核处理器的串口驱动方式和从核处理器的串口驱动方式具体包括:
A21、设置主核处理器的串口驱动方式为中断收发包方式,每次收到或发送一个字符发生一次中断;
A22、设置从核处理器的串口驱动方式为轮询方式,通过查询从核使用串口的标识的值进行输入或输出字符。
4.根据权利要求1所述的非对称处理系统下多核共用串口的方法,其特征在于,所述A之前还包括:
S、预先设置一个从核使用串口的标识,当允许从核使用串口时,从核使用串口的标识的值为真;当不允许从核使用串口时,从核使用串口的标识的值为假。
5.根据权利要求4所述的非对称处理系统下多核共用串口的方法,其特征在于,所述步骤C具体包括:
C1、当从核处理器使用串口时,主核控制从核使用串口的标识的值为真;
C2、当检测到从核使用串口的标识的值为真时,主核处理器关闭主核串口驱动,不驱动硬件。
6.一种非对称处理系统下多核共用串口的系统,其特征在于,系统包括:
参数配置模块,用于主核处理器和从核处理器分别对串口的通信参数进行配置,并分别设置主核处理器的串口驱动方式和从核处理器的串口驱动方式;
第一串口驱动模块,用于主核处理器和从核处理器启动完成后,主核处理器根据主核处理器串口驱动方式通过串口下发信息;
检测与控制模块,用于当检测到从核处理器的驱动串口使能命令时,主核处理器关闭主核串口驱动;
第二串口驱动模块,用于从核处理器根据从核处理器串口驱动方式通过串口下发信息。
7.根据权利要求6所述的非对称处理系统下多核共用串口的系统,其特征在于,所述参数配置模块具体包括:
第一串口参数配置单元,用于主核处理器对串口的波特率、奇偶校验位、数据位、输入频率进行配置;
第二串口参数配置单元,用于从核处理器对串口的波特率、奇偶校验位、数据位、输入频率进行配置。
8.根据权利要求6所述的非对称处理系统下多核共用串口的系统,其特征在于,所述参数配置模块还包括:
第一串口驱动方式设置单元,用于设置主核处理器的串口驱动方式为中断收发包方式,每次收到或发送一个字符发生一次中断;
第二串口驱动方式设置单元,用于设置从核处理器的串口驱动方式为轮询方式,通过查询从核使用串口的标识的值进行输入或输出字符。
9.根据权利要求6所述的非对称处理系统下多核共用串口的系统,其特征在于,所述系统还包括:
预先设置模块,用于预先设置一个从核使用串口的标识,当允许从核使用串口时,从核使用串口的标识的值为真;当不允许从核使用串口时,从核使用串口的标识的值为假。
10.根据权利要求9所述的非对称处理系统下多核共用串口的系统,其特征在于,所述第一串口驱动模块具体包括:
第一控制单元,用于当从核处理器使用串口时,主核控制从核使用串口的标识的值为真;
第二控制单元,用于当检测到从核使用串口的标识的值为真时,主核处理器关闭主核串口驱动,不驱动硬件。
CN201610801894.3A 2016-09-05 2016-09-05 一种非对称处理系统下多核共用串口的方法及系统 Active CN106445855B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610801894.3A CN106445855B (zh) 2016-09-05 2016-09-05 一种非对称处理系统下多核共用串口的方法及系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610801894.3A CN106445855B (zh) 2016-09-05 2016-09-05 一种非对称处理系统下多核共用串口的方法及系统

Publications (2)

Publication Number Publication Date
CN106445855A true CN106445855A (zh) 2017-02-22
CN106445855B CN106445855B (zh) 2019-02-01

Family

ID=58163810

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610801894.3A Active CN106445855B (zh) 2016-09-05 2016-09-05 一种非对称处理系统下多核共用串口的方法及系统

Country Status (1)

Country Link
CN (1) CN106445855B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107479956A (zh) * 2017-08-04 2017-12-15 郑州云海信息技术有限公司 一种串口资源的调度方法及系统
CN111427806A (zh) * 2020-03-23 2020-07-17 深圳震有科技股份有限公司 一种双核amp系统共用串口的方法、存储介质及智能终端
CN111427817A (zh) * 2020-03-23 2020-07-17 深圳震有科技股份有限公司 一种amp系统双核共用i2c接口的方法、存储介质及智能终端
CN111427821A (zh) * 2020-03-19 2020-07-17 深圳震有科技股份有限公司 双核amp系统共用spi接口的方法、系统及存储介质
US11188490B1 (en) 2019-12-10 2021-11-30 Cisco Technology, Inc. Systems and methods for switching a console connection between CPUs

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101067794A (zh) * 2007-06-14 2007-11-07 中兴通讯股份有限公司 多核处理器及其串口复用方法
CN101908025A (zh) * 2009-06-05 2010-12-08 厦门敏讯信息技术股份有限公司 一种串口使用权控制装置及控制方法
CN103345459A (zh) * 2013-06-05 2013-10-09 福建星网锐捷通讯股份有限公司 基于单板上的多个处理器串口复用的切换方法及切换电路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101067794A (zh) * 2007-06-14 2007-11-07 中兴通讯股份有限公司 多核处理器及其串口复用方法
CN101908025A (zh) * 2009-06-05 2010-12-08 厦门敏讯信息技术股份有限公司 一种串口使用权控制装置及控制方法
CN103345459A (zh) * 2013-06-05 2013-10-09 福建星网锐捷通讯股份有限公司 基于单板上的多个处理器串口复用的切换方法及切换电路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
赵阳,杨凡: "在多核处理器嵌入式系统中的串口切换方法", 《电子工程师》 *

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107479956A (zh) * 2017-08-04 2017-12-15 郑州云海信息技术有限公司 一种串口资源的调度方法及系统
US11188490B1 (en) 2019-12-10 2021-11-30 Cisco Technology, Inc. Systems and methods for switching a console connection between CPUs
CN111427821A (zh) * 2020-03-19 2020-07-17 深圳震有科技股份有限公司 双核amp系统共用spi接口的方法、系统及存储介质
CN111427806A (zh) * 2020-03-23 2020-07-17 深圳震有科技股份有限公司 一种双核amp系统共用串口的方法、存储介质及智能终端
CN111427817A (zh) * 2020-03-23 2020-07-17 深圳震有科技股份有限公司 一种amp系统双核共用i2c接口的方法、存储介质及智能终端
CN111427817B (zh) * 2020-03-23 2021-09-24 深圳震有科技股份有限公司 一种amp系统双核共用i2c接口的方法、存储介质及智能终端

Also Published As

Publication number Publication date
CN106445855B (zh) 2019-02-01

Similar Documents

Publication Publication Date Title
CN106445855A (zh) 一种非对称处理系统下多核共用串口的方法及系统
EP3176980B1 (en) Unified server communication method, baseboard management controller and server
US11048569B1 (en) Adaptive timeout mechanism
US9294354B2 (en) Using multiple traffic profiles to design a network on chip
US9154451B2 (en) Systems and methods for sharing devices in a virtualization environment
US7643477B2 (en) Buffering data packets according to multiple flow control schemes
TWI458314B (zh) 傳送遠端封包至主機的伺服器系統及其管理方法
WO2022095348A1 (zh) 一种计算资源的远程映射方法、装置、设备及存储介质
WO2015057872A1 (en) Noc interface protocol adaptive to varied host interface protocols
EP3629162A1 (en) Technologies for control plane separation at a network interface controller
US10348624B2 (en) Virtual machine data flow management method and system
US9774710B2 (en) System and method for network protocol offloading in virtual networks
US10521377B1 (en) Reducing read transactions to peripheral devices
WO2018113622A1 (zh) 基于虚拟机的数据包发送和接收方法及装置
TWI516942B (zh) 分配位址至互連上之裝置
US11321179B1 (en) Powering-down or rebooting a device in a system fabric
TW201926062A (zh) 在多點半雙工匯流排上之交錯傳輸
JP2011511544A (ja) 電子回路の要素セットを再構成するための方法、対応する再構成システム及び対応するデータ送信方法
EP2685385B1 (en) Network system
US20150350014A1 (en) Networking implementation using a converged high speed input/output fabric technology
WO2018057165A1 (en) Technologies for dynamically transitioning network traffic host buffer queues
WO2019151986A1 (en) Conversion to an internet protocol stream
JP2018533327A (ja) イーサネット仮想接続に関するリアルタイム分散エンジンフレームワーク
US11218396B2 (en) Port-to-port network routing using a storage device
CN105095147B (zh) 片上网络的Flit传输方法及装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
PE01 Entry into force of the registration of the contract for pledge of patent right
PE01 Entry into force of the registration of the contract for pledge of patent right

Denomination of invention: A method and system of multi-core shared serial port under asymmetric processing system

Effective date of registration: 20220610

Granted publication date: 20190201

Pledgee: Shenzhen hi tech investment small loan Co.,Ltd.

Pledgor: SHENZHEN GENEW TECHNOLOGY Co.,Ltd.

Registration number: Y2022980007531

PC01 Cancellation of the registration of the contract for pledge of patent right
PC01 Cancellation of the registration of the contract for pledge of patent right

Date of cancellation: 20230717

Granted publication date: 20190201

Pledgee: Shenzhen hi tech investment small loan Co.,Ltd.

Pledgor: SHENZHEN GENEW TECHNOLOGY Co.,Ltd.

Registration number: Y2022980007531