JPH01133167A

JPH01133167A - データ転送ドライバ

Info

Publication number: JPH01133167A
Application number: JP63258335A
Authority: JP
Inventors: Kayla R Klingman; カイラ・アール・クリングマン
Original assignee: Tektronix Inc
Current assignee: Tektronix Inc
Priority date: 1987-10-13
Filing date: 1988-10-13
Publication date: 1989-05-25
Also published as: US4954983A; EP0311760A2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、コンピュータ及び周辺装置間でデータ転送を
行うデータ転送ドライバに関する。

〔従来技術及び発明が解決しようとする課題〕コンピュ
ータは、１バイト（８ビツト）を超えるデータ・ワード
を１度に処理出来るが、プリンタ、モデム等の周辺装置
では、１度に１バイトのデータしか処理出来ないのが普
通である。従って、コンピュータが例えば３２ビツトの
データ・ワードをこのような周辺装置に転送する為には
、データ・ワードを１バイト毎ずつ順次転送しなければ
ならない。特に、コンピュータが比較的高速で、周辺装
置が比較的低速で、コンピュータと周辺装置が非同期式
ハンドシェーキング・プロトコルを用いて通信している
場合、両者間の通信の為にコンピュータの処理時間の多
くを無駄に消費することがあった。

コンピュータの双方向非同期式ポートは、コンピュータ
に設けられたコネクタに装着されたケーブルを介して周
辺装置に接続されることが多い。

非同期式ポートを試験する為には、コネクタからケーブ
ルを取り外し、テスト・プラグをコネクタに装着する。

このコネクタに装着されたテスト・プラグにより、デー
タ及び制御信号の入力ビンと出力ピンが相互接続される
ので、コンピュータからポートを介してコネクタに転送
されたデータが、ポートを介してコンピュータに向かっ
て反対方向に戻される。従って、テスト・プラグを装着
することによりコンピュータは、そのポートにデータを
転送してポートの動作を試験出来るが、先ず最初ニオペ
レータがケーブルとテスト・プラグを交換しなければな
らない。従って、このような試験方法では、オペレータ
の手を煩わさずに自動的に試験することは不可能である
。

従って、本発明の目的は、データ処理装置（コンピュー
タ）から多数バイトのデータを受け、そのデータを１バ
イト毎のデータ列として周辺装置に転送する改良型のデ
ータ転送ドライバを提供することである。

本発明の他の目的は、データ処理装置から受けたデータ
を周辺装置に転送するドライバの動作試験及び周辺装置
からのハンドシェーキング信号の監視をデータ処理装置
に行わせることの出来る改良型のデータ転送ドライバを
提供することである。

本発明の更に他の目的は、データ処理装置から受けたデ
ータを周辺装置に転送する際に、ハンドシェーキング・
モード又はストリーミング・モードの何れかを選択し得
るデータ転送ドライバを提供することである。

［課題を解決する為の手段及び作用］本発明によれば、並列データ転送ドライバがコンピュー
タから受けたデータを周辺装置に転送する。このデータ
転送ドライバに内蔵された書込バッファが、コンピュー
タから転送された多数バイトの並列データ・ワードを受
け、このデータを１度に１バイトずつ順次周辺装置に転
送する。このドライバは制御回路も内蔵しており、この
制御回路は、コンピュータ及び周辺装置に対し、ハンド
シェーキング制御信号の送受を行い、書込バッファの非
同期式データの受領及び転送を制御する。

このデータ転送ドライバによりコンビエータが１度に１
バイトずつ周辺装置にデータを転送しなければならない
という制限がなくなるので、データ転送ドライバが個々
の周辺装置にデータ転送中に、コンピュータは他の処理
を実行することが出来る。

本発明によれば、データ転送ドライバは読出バッファも
内蔵しており、この読出バッファは、周辺装置の発生し
たハンドシェーキング制御信号と、書込バッファから周
辺装置に転送された各バイト・データを受は取る。コン
ピュータからの要求信号に応じて、制御回路により読出
バッファが出力イネーブルされる。出力イネーブル状態
になると、読出バッファは転送データ及びハンドシェー
キング制御信号をコンピュータに戻す。この読出バッフ
ァにより、コンピュータはオペレータの手を煩わすこと
なく、データ転送ドライバの機能を自動的に試験するこ
とが出来る。また、コンピュータ。

は周辺装置からのハンドシェーキング信号を監視し、確
実に適正動作を実行させることも出来る。

更に、本発明によれば、データ転送ドライバは、ハンド
シェーキング・モード又はストリーミング・モードの何
れかの動作モードを選択的に実行するように設定し得る
。ハンドシェーキング・モードの時、このデータ転送ド
ライバは、周辺装置からのハンドシェーキング信号を監
視しながら１バイト毎のデータを非同期で周辺装置に転
送するが、その際に、周辺装置が受信可能となるまで各
データの転送を待機する。ストリーミング・モードの時
、データ転送ドライバは一定間隔で周辺装置に１バイト
ずつデータを転送し、周辺装置からのハンドシェーキン
グ信号は無視される。

［実施例］第１図のブロック図から判るように、本発明のデータ転
送ドライバ（１０）は、コンピュータ（１２）のような
データ処理装置の出力データをプリンタのような周辺装
置（１４）の入力データとして転送する。例えば、モト
ローラ製６８ｏ２０型マイクロ・プロセッサが好適なコ
ンピュータ（１２）は、データ転送ドライバ（１０）の
第１データ・バス（１６）に３２ビツト（４バイト）の
並列データ・ワードを出力する０周辺装置（１４）は、
８ビツト（１バイト）毎のデータ列を第２データ・バス
（１８）上に入力データとして受ける。

データ転送ドライバ（１０）に内蔵された書込バッファ
（２０）は、コンピュータ（１２）からバス（１６）上
に送られた４バイトのデータ・ワードを受け、そのデー
タ・ワードを順次１バイトずつバス（１８）を介して周
辺装置（１４）に転送する。データ転送ドライバ（１０
）は制御ロジック回路（２２）も内蔵し、この制御ロジ
ック回路（２２）は、書込バッファ（２０）のデータ受
領を制御する書込信号ＷＲＩＴＥと、書込バッファの１
バイトずつの転送を制御する一連の出力イネーブル信号
ＯＥＢを発生する。制御回路（２２）は、コンピュータ
（１２）及び周辺装置（１４）とハンドシェーキング制
御信号バス（２４）及び（２６）を介してハンドシェー
キング制御信号Ｃ０ＮＴ、により夫々相互通信を行い、
コンピュータ（１２）から書込バッファ（２０）まで及
び書込バッファ（２０）から周辺装置（１４）までの非
同期式データ転送を調整する。周辺装置（１４）にデー
タを転送する為に、コンピュータ（１２）はドライバ（
１０）に３２ビツトのデータ・ワードを転送する。その
後、コンピュータ（１２）からそれ以上の信号を受けず
に、ドライバ（１０）は自動的にデータ・ワードを１バ
イトずつ周辺袋！（１４）に転送する。これによって、
データ転送中でもコンピュータ（１２）は拘束されずに
他の処理を実行出来る。データ転送ドライバ（１ｏ）は
読出バッファ（２８）も内蔵しており、この読出バッフ
ァ（２８）は、周辺装置（１４）から制御回路（２２）
に送られるハンドシェーキング制御信号（２６）と、バ
ス（１８）上に転送される１ビツト毎のデータも受ける
。データ転送ドライバ（１０）の動作又は周辺装置（１
４）が出力するハンドシェーキング制御信号の状態を試
験する為に、コンピュータ（１２）は、制御信号バス（
２４）を介して制御回路（２２）に読出バッファ（２８
）を出力イネーブルする読出制御信号ＲＥＡＤを出力す
るように要求する。読出バッファ（２８）が出力イネー
ブルされると、読出バッファ（２８）に入力したバイト
・データ及び制御信号力、バス（１６）上に出力されて
コンピュータ（１２）に返送される。ドライバ（１ｏ）
の動作を試験する際に、コンピュータ（１２）は、書込
バッファ（２０）にデータ・ワードを転送し、その後、
書込バッファ（２０）から周辺装置（１４）に転送され
た１バイト毎のデータを読出バッファ（２８）から読み
出す。また、コンピュータ（１２）は周辺装置（１４）
が出力したハンドシェーキング信号の状態を監視し、確
実に適正動作を行わせることも出来る。このような試験
は、コンピュータ（１２）の起動期間中に自動的に実行
され、人間の手を煩わせることがない。

第２図は、第１図のデータ転送ドライバ（１０）の詳細
なブロック図である。第２図では、コンピュータ（１２
）と書込バッファ（２０）を接続しているバス（１６）
上の３２ビツト（４バイト）のデータ・ワードの各ビッ
トは、Ｄｏ−Ｄ３１の符号で示している。第１バイト・
データＢＹＴＥＯはＤ２４〜Ｄ３１を含み、第２バイト
・データＢＹＴＥＩはＤ１６〜Ｄ２３を含み、第３バイ
ト・データＢＹＴＥ２はＤ８〜Ｄ１５を含み、第４バイ
ト・データＢＹＴＥ３はＤｏ−０７を含んでいる。書込
バッファ（２０）は、４個１組の８ビツトレジスタ（３
０）を含み、各レジスタには、バス（１６）上の３２ビ
ツトのデータ・ワード内の８ビツトのバイト・データが
別々に入力される。

書込バッファ（２０）の各レジスタ（３０）の８゛ビツ
トの出力は、書込バッファ（２０）及び周辺装置（１４
）間の８ビツトのデータ・バス（１８）に接続されてい
る。各書込バッファ・レジスタ（３０）は、読出／書込
制御回路（３２）が発生する共通の書込信号ＷＲＩＴＥ
によって入力イネーブルされ、ステート・マシンＡ（３
４）が発生する出力イネーブル信号０ＥＢＯ〜０ＥＢ３
によって別々に出力イネーブルされる。１度に出力され
る出力イネーブル信号０ＥＢＯ〜３は１つだけなので、
書込バ・７フン・レジスタ（３０）の１つに記憶された
１バイトのデータだけがバス（１日）上に出力される。

読出バッファ（２８）は、現時点で出力イネーブルされ
た書込バッファ・レジスタ（３０）からバス（１８）に
出力された１バイトのデータを受けると共に、周辺装置
（１４）から３つの２進ハンドシ工−キング制御信号（
ＦＡＵＬＴ、ＢＵＳＹ、及びＡＣＫ）も受ける。読出バ
ッファ（２８）は、読出／書込制御回路（３２）が出力
するＲＥＡＤ信号によって出力イネーブルされると、入
力バイト・データ及び制御信号をデータ・バス（１８）
上のビットＤ１１６〜３１上に出力してコンピュータ（
１２）に転送する。

コンピュータ（１２）からのアドレス信号ＡＤＤＲ及び
アドレス・ストローブ信号ＡＳに応じてデコーダ（３３
）から出力されるチップ・セレクト信号Ｃ３が、読出／
書込制御回路（３２）に入力する。読出／書込制御回路
（３２）は、コンピュータ（１２）からデータ・ストロ
ーブ信号ＤＳ及び読出／書込制御信号Ｒ／Ｗも受ける。

更に、読出／書込制御回路（３２）は、オア・ゲート（
３６）からのロー・トウルー型（ｌｏｗ　ｔｒｕｅ　　
：低状態で「真」となる信号を表し、以下、ＬＴ型と略
す）の出力信号（ＥＭＰＴＹ）を受け、このオア・ゲー
ト（３６）は、ステート・マシンＡ（３４）から出力イ
ネーブル信号０ＥＢＯ〜０ＥＢ３が入力される。読出／
書込制御回路（３２）は、入力する論理信号の組合わせ
に応じて、読出バッファ（２８）を出力イネーブルする
ＲＥＡＤ信号と、書込バッファ（３０）を入力イネーブ
ルするＷＲＩＴＥ信号と、コンピュータ（１２）に転送
されるハンドシェーキング信号ＤＳＡＣＫを発生する。

読出／書込制御回路（３２）が出力するこれらの信号は
、次のようなプール代数表現に従っている。

ＷＲＩＴＥ＝Ｃ３−ＤＳ・−Ｒ／Ｗ−ＥＭＰＴＹＲＥＡ
Ｄ−Ｃ３−Ｒ／ＷＤＳＡＣＫ＝Ｃ３・−Ｒ／Ｗ−ＥＭＰＴＹここで、記号
「・」は論理積を表し、記号「−」は否定論理を夫々表
している。

ステート・マシンＡ（３４）は、コンピュータ（１２）
からの５ＭＨｚのクロック信号（図示せず）で駆動され
ているので、２００ｎｓ　（ナノ秒）間隔で状態の変化
が起こる。４つ１組の１ビツトレジスタ（３８）（第２
図には１つのみ示す）に夫々記憶された４つのビット・
データＬＢＥＯ〜ＬＢＥ３がステート・マシンＡ（３４
）に入力し、オア・ゲート（４０）からのＡＢＯＲＴ信
号及び別のステート・マシンＢ（４２）からのＤＯＮＥ
信号もステート・マシンＡ（３４）に入力する。

各レジスタ（３８）は、コンピュータ（１２）から１ビ
ツトの制御信号を別々に入力として受け、読出／書込制
御回路（３２）からのＷＲＩＴＥ信号によって入力イネ
ーブルされる。また、４つ１組のオア・ゲート（４４）
（第２図では１つのみ示す）からの４つのバイト・クリ
ア信号ＢＹＴＥＣＬＲＯ〜ＢＹＴＥＣＬＲ３によってレ
ジスタ（３８）は夫々別々にリセットされる。オア・ゲ
ー）　（４０）は、入力として制御レジスタ（４６）か
らＲＥＳＥＴ信号及びＰＲＩＭＥ信号を受け、更に周辺
装置（１４）からＦＡＵＬＴ信号も受ける。各オア・ゲ
ート（４４）は、入力として制御レジスタ（４６）から
ＲＥＳＥＴ信号及びＰＲＩＭＥ信号を受け、更にステー
ト・マシンＡ（３４）からの出力イネーブル信号０ＥＢ
Ｏ〜０ＥＢ３を別々に受ける。

オア・ゲート（３６）の出力信号ＥＭＰＴＹと、制御レ
ジスタ（４６）の出力信号Ｓ　Ｉ　ＮＧ５ＴＲもステー
ト・マシンＢ（４２）に入力する。制御レジスタ（４６
）からのＬＴ型のアクノリッジ信号５ＣＡＣＫと周辺装
置（１４）からのＬＴ型のアクノリッジ信号ＡＣＫがノ
ア・ゲート（４８）の入力として供給される。ノア・ゲ
ート（４８）からのハイ・トウルー型（ｈｉｇｈ　ｔｒ
ｕｅ　　：高状態で「真」の信号を表し、以下）（Ｔ型
と略す）の出力信号ＴＣＡＣＫは、ステート・マシンＢ
（４２）の別の入力として供給される。制御レジスタ（
４６）からのＨＴ型の出力信号５ＢＵＳＹ及び周辺装置
（１４）からのＨＴ型の出力ビジー信号ＢＵＳＹが別の
オア・ゲート（５０）に入力し、このオア・ゲート（５
０）からのＨＴ型の出力信号ＴＣＢＵＳＹもステート・
マシンＢ（４２）の他方の入力として供給される。ステ
ート・マシンＢ（４２）は、出力信号ＤＯＮＥを出力し
てステート・マシンＡ（３４）に送り、更にＬＴ型の出
力信号ＤＳＴＲも出力し、このＤＳＴＲ信号は、バッフ
ァ（５２）を介してＬＴ型のストローブ信号５ＴＲＯＢ
Ｅとして周辺装置（１４）に送られる。

アドレス・バスＡＤＤＲのアドレスが所定の値の時、コ
ンピュータ（１２）からのアドレス・ストローブ信号Ａ
Ｓによって制御レジスタ（４６）は書込イネーブルされ
る。書込イネーブルされると、制御レジスタ（４６）は
、コンピュータ（１２）からのデータを記憶し、出力信
号ＲＥＳＥＴ、５ＩＮＧＳＴＲ，５ＣＡＣＫＳＳＢＵＳ
Ｙ及びＰＲＩＭＥの状態を設定する。ステート・マシン
Ｂ（４２）がバッファ（５２）を介して周辺装置（１４
）に入力する５ＴＲＯＢＥ信号を出力すると、・周辺装
置（１４）は入力イネーブルされてバス（１８）上の１
バイトのデータを受は取る。周辺装置（１４）は、バス
（１８）からデータを受は取る準備が出来ていない時に
は、ＢＵＳＹ信号を出力し、１バイトのデータを受は取
った後にＡＣＫ信号を出力（低状態に駆動）する。この
ＡＣＫ信号は、周辺装置（１４）が次のデータを受は取
る準備がされるまで低状態のままに保持される。

また、周辺装置（１４）は動作不良を検出するとＦＡＵ
ＬＴ信号を出力する。

データ転送ドライバ（１０）は、ハンドシェーキング・
モードか又はストリーミング・モードの何れかのモード
でデータを周辺装置に転送出来る。

ハンドシェーキング・モードでは、ドライバ（１０）は
、周辺装置（１４）からのＢＵＳＹ信号及びＡＣＫ信号
を監視し、そのどちらかの信号を検出している時には５
ＴＲＯＢＥ信号を出力しない。これによって、周辺装置
（１４）のデータ受は取り能力より高速にデータを転送
するのを回避している。ストリーミング・モードでは、
ドライバ（１０）はＢＵＳＹ信号及びＡＣＫ信号を無視
し、周辺装置（１４）にデータを一定間隔の周期で転送
する。

ハンドシェーキング・モードで周辺装置（１４）にデー
タを転送する為に、先ず、コンピュータ（１２）は制御
レジスタ（４６）の状態を設定して、５ＣＡＣＫ信号、
５ＢＵＳＹ信号、ＲＥＳＥＴ信号、及びＰＲＩＭＥ信号
を「偽」に設定し、Ｓ　Ｉ　ＮＧ５ＴＲ信号を「真」に
設定する。５ＩＮＧＳＴＲ信号の「真」によって、周辺
装置（１４）にハンドシェーキング・モード動作である
ことが示される。その後、コンピュータ（１２）はアド
レス・バスＡＤＤＲ上に適当なアドレス信号を出力し、
読出／書込制御回路（３２）にＲ／Ｗ信号を送り、その
後、デコーダ（３３）にＣ８信号を出力させる。これに
応じて、読出／書込制御回路（３２）がＲＥＡＤ信号を
出力し、読出バッファ（２８）を出力イネーブルする。

そして、読出バッファ（２８）は、データ・バス（１６
）上にＦＡＵＬＴ信号、ＢＵＳＹ信号及びＡＣＫ信号を
出力し、コンピュータ（１２）は、これら３つの信号の
状態を読み込み、周辺装置（１４）がデータを受は取る
準備が出来ているか否かを確認する。

周辺装置（１４）の準備が整うと、コンピュータ（１２
）は、レジスタ（３８）の入力端に４つの制御信号Ｃ０
ＮＴ、を供給し、データ・バス（１６）上に３２ビツト
のデータ・ワードを出力し、その後、デコーダ（３３）
にもう−度Ｃ３信号を出力させる。これにより、読出／
書込制御回路（３２）は、ＷＲＩＴＥ信号を出力し、Ｄ
ＳＡＣＫ信号をコンピュータ（１２）に送る。しかし、
この動作を読出／書込制御回路（３２）が実行するのは
、ＥＭＰＴＹ信号が「真」の時だけである。

オア・ゲート（３６）がＥＭＰＴＹ信号を「真（低レベ
ル）」に設定するのは、書込イネーブル信号０ＥＢＯ〜
０ＥＢ３の総てが低レベルとなった時であり、これは、
書込バッファ・レジスタ（３０）内のバイト・データが
周辺装置（１４）への転送準備状態にないことを示して
いる。ＥＭＰＴＹ信号が「偽（高レベル）」ならば、読
出／書込制御回路（３２）はＷＲＩＴＥ信号もＤＳＡＣ
Ｋ信号も出力しない。ＤＳＡＣＫ信号がコンピュータ（
１２）に検出されないと、コンピュータ（１２）は書込
バッファ・レジスタ（３０）のデータ受は取り準備が出
来ていないと判断し、ＷＲＩＴＥ信号の発生の結果、Ｄ
ＳＡＣＫ信号が発生するまで、読出／書込制御回路（３
２）を介して書込バッファ・レジスタ（３０）を入力イ
ネーブルしようとする。

ＷＲＩＴＥ信号が出力されると、書込バッファ・レジス
タ（３０）は、データ・バス（１６）上の４つのバイト
・データを記憶し、レジスタ（３８）は、コンビエータ
（１２）からの４つの入力データ・ビットの状態を記憶
し、且つ出力する。これら４つのデータ・ビットＬＢＥ
Ｏ−ＬＢＥ３は、書込バッファ・レジスタ（３０）内の
４バイトのデータ（ＢＹＴＥＯ〜３）の中のどのデータ
が周辺装置（１４）に再転送されるかを示している。

例えば、ＬＢＥＯのみが「真」の場合ＢＹＴＥＯだけが
再転送され、ＬＥＢＯ及びＬＥＢＩが「真」の場合には
、ＢＹＴＥＯ及びＢＹＴＥＩが再転送され、ＬＥＢｏ、
１及び２が「真」の場合には、ＢＹＴＥＯ２１及び２が
再転送され、ＬＥＢＯ〜３の総てが「真」の場合にはＢ
ＹＴＥＯ〜３の総てのデータが再転送される。

ステート・マシンＡ（３４）は、データ・ビットＬＢＥ
Ｏ〜ＬＢＥ３の状態を監視し、１つ以上のビットが「真
」ならば、「真」のビットＬＢＥＯ〜ＬＥＢ３に対応す
る出力イネーブル信号０ＥＢＯ〜０ＥＢ３の出力を順次
開始する。これによって、周辺装置（１４）に転送され
る１バイトのデータを記憶している特定の書込バッファ
・レジスタ（３０）が順次出力イネーブルされる。例え
ば、ＬＢＥＯ−ＬＢＥ３が総て「真」の場合、ステート
・マシンＡは初めに０ＥＢＯを出力する。

この０ＥＢＯ信号がオア・ゲート（４４）の１つに供給
されると、そのオア・ゲートの出力信号ＢＹＴＥＣＬＲ
Ｏにより、レジスタ（３８）の１つのレジスタ内のＬＢ
ＥＯビットの状態が「偽」に設定される。０ＥＢＯ信号
は、第１書込バツフア・レジスタ（３０）も出力イネー
ブルし、データ・バス（１８）上にバイト・データＯが
出力される。更に、この０ＥＢＯ信号に応じて、オア・
ゲート（３６）の出力信号ＥＭＰＴＹ信号が「偽」に設
定される。

ステート・マシンＢ（４２）は、ＥＭＰＴＹ信号及びＴ
ＣＢＵＳＹ信号を監視し、両信号が「偽」になると、Ｄ
ＳＴＲ信号が出力され、その結果バッファ（５２）が周
辺装置（１４）に５ＴＲＯＢＥ信号を出力（低に駆動）
する。この５ＴＲＯＢＥ信号により周辺装置（１４）は
、バス（１８）上のバイト・データ０を読み込み、ＢＵ
ＳＹ信号を出力する。その後、周辺装置（１４）は、Ａ
ＣＫ信号を出力してから停止し、別のバイト・データを
読み込む準備が出来ると、ＢＵＳＹ信号を停止する。こ
のようなＡＣＫ信号及びＢＵＳＹ信号の出力及び停止に
応じて、ノア・ゲート（４Ｂ）及びオア・ゲー）（５０
）は、ＴＣＡＣＫ信号及びＴＣＢＵＳＹ信号を夫々出力
し、停止する。ステート・マシンＢ（４２）は、ＴＣＡ
ＣＫ信号及びＴＣＢＵＳＹ信号が停止されたと判断する
と、ＤＯＮＥ信号をステート・マシンＡ（３４）に転送
する。

ＤＯＮＥ信号を検出すると、ステート・マシンＡは、０
ＥＢＯ信号を停止し、ＯＥＢ　１信号を出力する。これ
により、書込バッファ・レジスタ（３０）の１つのレジ
スタがバス（１８）上にバイト・データ１を出力し、オ
ア・ゲニ）（４４）の１つを介してレジスタ（３８）の
１つのレジスタのＬＢＥＩを「偽」に設定する。その後
、ステート・マシンＢ（４２）は、５ＴＲＯＢＢ信号を
再び出力し、バス（１８）上のバイト・データ１を周辺
装置（１４）に読み込ませ、その後オア・ゲート（３６
）にＤＯＮＥ信号を再び出力させる。

以上の過程が繰り返され、ステート・マシンＡがＯＥＢ
２信号及びＯＥＢ３信号を順にバス（１８）上に出力す
る。これに応じて、ステート・マシンＢは、更に２回５
ＴＲＯＢＥ信号を出力し、周辺装置（１４）に残りの２
つのバイト・データを順次読み込ませる。これらのバイ
ト・データが総て転送されると、出力イネーブル信号０
ＥＢＯ〜０ＥＢ３は総て低状態になり、オア・ゲート（
３６）の出力信号ＥＭＰＴＹは「真」になる。従って、
次にコンピュータ（１２）が書込バッファ・レジスタ（
３０）を書込アクセスする際に、読出／書込制御回路（
３２）はＤＳＡＣＫ信号を出力し、書込アクセスの完了
をコンピュータ（１２）に示す。

ストリーミング・モードでコンピュータ（１２）が周辺
装置（１４）にデータを転送する際に、上述のハンドシ
ェーキング・モードの手順と異なる唯一の点は、最初に
制御レジスタ（４６）にデータを入力する時にＳ　ＩＮ
Ｃ；ＳＴＲビットを低状態に設定することにより、ステ
ート・マシンＢ（４２）にストリーミング・モードで動
作することを伝えることだけである。ストリーミング・
モードで動作する時、ステート・マシンＢ（４２）は、
ＴＡＣＫ信号及びＴＣＢＵＳＹ信号の再入力信号を無視
し、ＥＭＰＴＹ信号が「偽」に維持されている限り、Ｄ
ＳＴＲ信号及びＤＯＮＥ信号を周期的に出力する。この
結果、周辺装置（１４）に周期的にデータが転送され、
これは非同期式のハンドシェーキング・プロトコルの場
合と異なる。ストリーミング・モードではハンドシェー
キング・モードの場合より高速に周辺装置（１４）にデ
ータが転送される。

コンピュータ（１２）は、制御レジスタ（４６）のＲＥ
ＳＥＴビット又はＰＲＩＭＥビットを一時的に「真」に
設定してデータ転送ドライバ（１０）の動作をリセット
することも出来る。リセットされると、オア・ゲート（
４０）からステート・マシンＡ（３４）にＡＢＯＲＴ信
号が供給され、ステート・マシンＡが初期状態に設定さ
れる。周辺装置（１４）からのＦＡＵＬＴ信号によって
もＡＢＯＲＴ信号が出力されステート・マシンＡがリセ
ットされる。また、ＲＥＳＥＴ信号及びＰＲＩＭＥ信号
は、オア・ゲー）（４４）に信号ＢＹＴＥＣＬＲＯ〜Ｂ
ＹＴＥＣＬＲ３を出力させ、信号ＬＢＥＯ〜ＬＢＥ３を
「偽」に設定する。ステート・マシンＡ（３４）が初期
状態に設定されると、信号０ＲＢＯ〜０ＥＢ３が低状態
になり、オア・ゲート（３６）の出力信号ＥＭＰＴＹが
「真」、に設定される。ＥＭＰＴＹ信号が「真」になる
と、ステート・マシンＢは、初期状態に戻り、ＤＯＮＥ
信号を出力し、ＥＭＰＴＹ信号が「偽」になるまでその
状態を維持する。ＰＲＩＭＥ信号は、バッファ（４７）
を介して周辺装置（１４）にも送られ、周辺装置（１４
）のリセットにも用いられる。

第３図は、ステート・マシンＡの動作を示す状態図であ
る。ここで、「＊」は論理積を表し、「＋Ｊは論理和を
表し、「−」は否定を表す。ＡＢＯＲＴ信号が出力され
ると、ステート・マシンＡは現在の状態が何であろうと
ＷＡＩＴ状態に入る。ＷＡ　Ｔ　Ｔ状態では、信号ＬＢ
ＥＯ−ＬＢＥ３は、総て停止状態（「偽」の状態）にあ
る。ステート・マシンＡは、ＡＢＯＲＴ信号が停止状態
となり、且つ、ＬＢＥＯ−ＬＢＦ３の中の少なくとも１
つの信号が「真」となるまで、ＷＡＩＴ状態にある。信
号ＬＢＥＯが「真」になると、ステート・マシンＡは、
ＢＹＴＥＯ状態に入る。ＬＢＥＯが「偽」で、ＬＢＥｌ
が「真」の時には、ＢＹＴＥ１状態に入り、ＬＢＰ、Ｏ
及びＬＢＥＩが「偽」でＬＢＦ２が「真」の時には、Ｂ
ＹＴＥ２状態に入る。また、ＬＢＥＯｌＬＢＥＩ及びＬ
ＢＦ２が「偽」で、ＬＢＦ３が「真」の時には、ＢＹＴ
Ｅ３状態に入る。

ＢＹＴＥＯ状態では、ステート・マシンＡはＯＥＢ信号
を出力する。同様に、ＢＹＴＥＩ〜ＢＹＴＥ３状態では
、ステート・マシンＡは夫々対応するＯＥＢ信号を出力
する。ＢＹＴＥＯ状態で、ＤＯＮＥ信号が検出されると
、ＬＢＥｌが「真」でなければＷＡＩＴ状態に再び入る
。この時、ＬＢＥＩが「真」ならば、ＢＹＴＥ１状態に
入る。

ＤＯＮＥ信号が検出され、且つＬＢＦ、２が「真」でな
ければ、ＢＹＴＥＩ状態からＷＡＩＴ状態に再び入る。

この時、ＬＢＦ２が「真」ならば、ステート・マシンＡ
はＢＹＴＥＩ状態からＢＹＴＥ２状態に入る。ＢＹＴＥ
２状態で、ＤＯＮＥ信号が検出され、且つＬＢＦ３が「
真」でなければ、ＷＡＩＴ状態に再び入る。この時、Ｌ
ＢＦ３が「真」ならば、ＢＹＴＥ３状態に入る。ＢＹＴ
Ｅ３状態でＤＯＮＢ信号が検出されると、ステート・マ
シンＡはＷＡＩＴ状態に戻る。

第４図は、ステート・マシンＢの動作を表す状態図であ
る。ステート・マシンＢは、ＤＯＮＥ状態及びＡ状態〜
Ｏ状態までの１６の状態を有する。

ＤＯＮＢ状態の時のみＤＯＮＥ信号が出力され、Ｆ状態
〜Ｊ状態の時のみＤＳＴＲ信号が出力される。ＡＢＯＲ
Ｔ信号が出力された時、ステート・マシンＢは他の総て
の状態からＤＯＮＦ、状態に入る。ハンドシェーキング
・モードで、５ＩＮＧＳＴＲ信号が「真」で且つ、ＥＭ
ＰＴＹ信号が「偽」の時、ステート・マシンＢはＤＯＮ
Ｅ状態からＡ状態に入る。その後、ステート・マシンＢ
は、ＥＭＰＴＹ信号が「偽」になってから所定遅延時間
後に順次Ａ状態からＥ状態まで状態が移っていく。

その後、Ｆ状態に移り、ＤＳＴＲ信号が出力される。ス
テート・マシンＢは、ＤＳＴＲ信号を出力し続けながら
、Ｇ状態からＪ状態まで順に移り、Ｎ状態に入るとＤＳ
ＴＲ信号を停止する。Ｎ状態から順にＬ状態、Ｍ状態、
Ｎ状態へと移り、ＴＣＡＣＫ信号を検出するまでＮ状態
に維持される。

その後、捨て・マシンＢは０状態に移り、ＴＣＢＵＳＹ
信号及びＴＣＡＣＫ信号の停止を検出するまでＯ状態に
維持される。ＴＣＢＵＳＹ信号及びＴＣＡＣＫ信号の停
止時点で、ステート・マシンＢはＤＯＮＥ状態に移り、
ＤＯＮＥ信号を再び出力する。

ストリーミング・モードでは、５ＩＮＧＳＴＲ信号が「
偽」であり、ＥＭＰＴＹ信号が「偽」に変化した時、ス
テート・マシンＢは、ＤＯＮＥ状態から直接Ｎ状態に移
行し、その結果、ＤＳＴＲ信号の出力の遅延が減少する
。その後、ステート・マシンＢはＦ状態、Ｇ状態、Ｈ状
態を経てＪ状態へスキップする。Ｆ、Ｇ、Ｈ及びＪの各
状態で・はＤＳＴＲ信号が出力され、Ｉ状態をスキップ
することにより、ＤＳＴ’Ｒ信号の出力周期が短縮され
る。ステート・マシンＢは、Ｊ状態からに状態に移行し
、ＤＳＴＲ信号が停止され、その後、直接ＤＯＮＢ状態
に戻り、ＤＯＮＥ信号が出力される。Ｌ状態からＯ状態
までが省略されるので、ステート・マシンＢは、ＴＣＢ
ＵＳＹ信号及びＴＣＡＣＫ信号を無視し、ＤＳＴＲ信号
の停止からＤＯＮＥ信号の発生までの周期を実質的に短
縮する。

第５図は、データ転送ドライバ（１０）がハンドシェー
キング・モードで動作中にＢＹＴＥＯのみが書込バッフ
ァ・レジスタ（３０）から周辺袋Ｗ（１４）に転送され
た時の各信号のタイミング波形図である。ステート・マ
シンＡが出力イネーブル信号０ＥＢＯを高状態に駆動す
ると、ＥＭＰＴＹ信号が停止状態（高状態）に変化する
。その直後、有効なりＹＴＥＯ信号がデータ・バス（１
８）を介して周辺装置（１４）に転送される。ＥＭＰＴ
Ｙ信号が停止された直後に、ステート・マシンＢは、Ｄ
ＯＮＥ信号を低状態に変化させ、ＥＭＰＴＹ信号の停止
後、１μｓの遅延後にＤＳＴＲストローブ信号５ＴＲＯ
ＢＥを１μｓの間低状態に駆動し、その結果、周辺装置
（１４）はＢＹＴＥ信号を読み込む。その後、周辺装置
（１４）は他のデータ・バイトの受領準備が整うまでＢ
ＵＳＹ信号を出力する。その間に周辺装置（１４）はＡ
ＣＫ信号をトグル駆動する。そして、ＢＵＳＹ信号が低
状態に変化すると、ステート・マシンＢはＤＯＮＥ信号
を出力する。ハンドシェーキング・モードでは、ＢＹＴ
ＥＯ信号はバス（１８）上で３μｓの間有効であるが、
データの転送に必要な時間の総和は、５ＴＲＯＢＢ信号
に対する周辺装置（１４）の応答速度によって決まる。

第６図は、データ転送ドライバ（１０）がストリーミン
グ・モードで動作中の各信号のタイミング図である。ス
テート・マシンＡは、０ＥＢＯ信号を高状態にしてバス
（１８）上にＢ　Ｙ　Ｔ　Ｅ　Ｏ（８号を出力させると
共に、この０ＥＢＯ信号によりＥＭＰＴＹ信号が高状態
に変化する。ステート・マシンＢは、ＤＯＮＥ信号を低
に駆動し、その２００ｎｓ後にＤＳＴＲ信号を低に駆動
する。その８００ｎｓ後に、ステート・マシンＢはＤＳ
ＴＲ信号を再び高状態に駆動し、それから２００ｎＳ後
にＤＯＮＥ信号を再び高状態に駆動する。このＤＯＮＥ
信号の高状態を検出すると、ステート・マシンＡは、Ｏ
ＥＢ　１信号を出力する。ステート・マシンＢによるＤ
ＳＴＲ信号及びＤＯＮＥ信号の出力によって上記過程が
繰り返され、ステート・マシンＡは順次０ＥＢ１〜０Ｅ
Ｂ３信号を出力する。この結果、データ・バス（１８）
上にＢＹＴＥＩ〜ＢＹＴＥ３の各信号が出力され、周辺
装置（１４）は１．２μｓ間隔でストローブされろ。最
後にＯＥＢ３信号が停止されると、ＥＭＰＴＹ信号が低
状態に駆動される。

上述のように、本発明のデータ転送ドライバは、コンピ
ュータのようなデータ処理装置からの多数バイトから成
るデータ・ワードを単一バイトのデータ列として周辺装
置に転送する。このデータ転送ドライバは、ハンドシェ
ーキング・モード及びストリーミング・モードの何れか
のモードで選択的に動作する。ハンドシェーキング・モ
ードでは、周辺装置からのハンドシェーキング信号に応
答してバイト・データ列が周辺装置に転送され、ストリ
ーミング・モードでは、ハンドシェーキングとは無関係
に周辺装置に周期的にバイト・データ列が転送される。

更に、このデータ転送ドライバは、読出バッファ・レジ
スタを内蔵しており、データ処理装置はこのドライバの
動作を確認したり、周辺装置からのハンドシェーキング
信号を監視することが出来る。

以上本発明の好適実施例について説明したが、本発明は
ここに説明した実施例のみに限定されるものではなく、
本発明の要旨を逸脱する事なく必要に応じて種々の変形
及び変更を実施し得る事は当業者には明らかである。

〔発明の効果〕

本発明によれば、データ処理装置（コンピュータ）から
１度に多数バイトのデータ・ワードを書込バッファに記
憶し、この記憶データを各バイト毎に順次周辺装置に転
送するので、データ転送に要するコンピュータの処理時
間が最少となり、コンピュータの実質的な処理能力を向
上出来る。また、コンピュータ及び周辺装置からのハン
ドシェーキング信号に応じてデータ転送処理が実行出来
るので信頼性の高いデータ転送が可能である。更に、読
出バッファにより転送データをコンピュータが読み出せ
るので、自動的にデータ転送試験を実行し得る。

【図面の簡単な説明】

第１図は、本発明に係るデータ転送ドライバにより相互
接続されたコンピュータと周辺装置のブロック図、第２
図は、第１図のデータ転送ドライバの詳細なブロック図
、第３図は、第２図のステート・マシンＡの動作状態を
表す状態図、第４図は、第２図のステート・マシンＢの
動作状態を表す状態図、第５図は、第２図のデータ転送
ドライバがハンドシェーキング・モードで動作する時の
信号のタイミングを示す波形図、第６図は、第２図のデ
ータ転送ドライバがストリーミング・モードで動作する
時の信号のタイミングを表す波形図である。（１０）はデータ転送ドライバ、（１２）はデータ処理
装置（コンピュータ）、（１４）は周辺装置、（２０）
は書込バッファ手段、（２２）は制御手段、（２日）は
読出バッファ手段、（３２）は読出／書込制御手段、（
３４）は出力イネーブル手段（ステート・マシンＡ）で
ある。

Claims

【特許請求の範囲】１、複数のバイト・データから成る並列データ・ワード
をデータ処理装置から受け、上記複数のバイト・データ
を各バイト毎に順次周辺装置に転送する書込バッファ手
段を具えることを特徴とするデータ転送ドライバ。２、複数のバイト・データから成る並列データ・ワード
をデータ処理装置から受けることと、上記複数のバイト
・データを各バイト毎に順次周辺装置に転送することと
を制御信号に応じて実行する書込バッファ手段と、上記データ処理装置が上記並列データ・ワードを上記書
込バッファ手段に転送したことを示すハンドシェーキン
グ信号を上記データ処理装置から受け、上記ハンドシェ
ーキング信号に応じて上記制御信号を出力する制御手段
とを具えることを特徴とするデータ転送ドライバ。３、データ処理装置に接続され、複数のバイト・データ
から成る並列データ・ワードを双方向転送する第１デー
タ・バスと、バイト・データを周辺装置に転送する第２データ・バス
と、上記第１及び第２データ・バス間に接続され、書込信号
に応じて上記第１データ・バス上の上記並列データ・ワ
ードを記憶し、この記憶データを出力イネーブル信号に
応じて上記第２データ・バス上に順次１バイトずつ出力
する書込バッファ手段と、上記第１及び第２データ・バス間に接続され、上記書込
バッファ手段から上記第２データ・バス上に出力された
バイト・データを受け、このバイト・データを上記第１
データ・バス上に出力して上記データ処理装置に転送す
る読出バッファ手段と、上記データ処理装置が上記並列データ・ワードを上記第
１データ・バス上に出力したことを示す第１ハンドシェ
ーキング信号を上記データ処理装置から受け、上記第１
ハンドシェーキング信号に応じて上記書込信号を出力し
、上記読出バッファ手段が上記第２データ・バス上のデ
ータを上記第１データ・バス上に出力すべきことを示す
第２ハンドシェーキング信号を上記データ処理装置から
受け、上記第２ハンドシェーキング信号に応じて上記読
出信号を出力する読出／書込制御手段とを具えることを特徴とするデータ転送ドライバ。