JPH04284530A - 印刷装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【技術分野】本発明は印刷装置に関し、特に印刷装置に
おいて、ホストコンピュータからの受信データをマイク
ロプロセッサやメモリに転送するデータ転送方式に関す
るものである。

【０００２】

【従来技術】従来の印刷装置では、上位装置であるホス
トコンピュータからの受信データをｎビット単位で行う
場合、ホストコンピュータから受信したデータをラッチ
するための１個のｎビットレジスタが設けられている。 受信データをこのレジスタにラッチすると同時にホスト
コンピュータに対してはデータ受信禁止状態になり、レ
ジスタにラッチされているデータをマイクロプロセッサ
やメモリへ転送し、必要ならば、マイクロプロセッサで
データ処理を行った後に、ホストコンピュータに対する
データ受信禁止状態を解除して、次のデータを受信する
。

【０００３】マイクロプロセッサはその高性能化に伴い
、一度に処理するデータ幅が８ビット、１６ビット、３
２ビット、更には６４ビットと増してきており、システ
ムを構成する上においては、最大限のスループットを得
るためにデータバスの幅をマイクロプロセッサの処理す
るデータ幅に合せるのが一般的である。

【０００４】これに対してホストコンピュータと印刷装
置とのデータ転送出は、セニトロニクス仕様，ＲＳ−２
３２−Ｃ，ＧＰ−ＩＢ等の標準化されたインタフェース
が用いられ、データ転送は８ビット単位で行われること
が多い。

【０００５】従来の印刷装置では、ホストコンピュータ
からの受信データ単位の倍以上のデータ幅のデータバス
を有していても、入力ポートのレジスタからマイクロプ
ロセッサやメモリへのデータ転送を、ホストコンピュー
タからの受信データ単位で行っているため、データバス
の使用効率が悪いという問題がある。

【０００６】

【発明の目的】本発明の目的は、データバスの使用効率
を向上可能とした印刷装置を提供することである。

【０００７】

【発明の構成】本発明によれば、ホストコンピュータか
らのデータの受信をｎ（ｎは自然数）ビット単位で行う
入力ポートと、ｎ×ｍビット（ｍは自然数）のデータバ
スと、前記データバスを経由して前記入力ポートからプ
ロセッサ及びメモリへのデータ転送を行うデータ転送手
段とを含む印刷装置であって、ｍ個のｎビットレジスタ
と、このｍ個のレジスタに順次前記ホストコンピュータ
からのｎビットのデータをラッチするよう制御するレジ
スタ制御手段とを設け、前記データ転送手段はｍ個の前
記レジスタから前記プロセッサ及びメモリへｎ×ｍビッ
ト単位でデータの転送を行うようにしたことを特徴とす
る印刷装置が得られる。

【０００８】

【実施例】次に、本発明の実施例について図面を参照し
て説明する。

【０００９】図１は本発明の一実施例のブロック図であ
り、ホストコンピュータからのデータの受信単位が８ビ
ットで、データバスが１６ビットの場合を示している。 尚、図１でバス中に記した数字はバスのビット数を表し
ており、また図においてはアドレスバスとコントロール
バスは省略してある。

【００１０】データバス１０には入力ポート１，ＤＭＡ
コントローラ６，マイクロプロセッサ７，タイマ８，メ
モリ９が接続されている。マイクロプロセッサ７は図示
せぬホストコンピュータからの受信データに基づいて画
像データを生成して図示せぬ印字機構部に送出する他、
操作パネルの制御等印刷装置全体の管理を行う。尚、図
では印字機構部や操作パネルを省略してある。

【００１１】メモリ９はマイクロプロセッサ７によって
受信データバッファや画像データバッファ、及びＯＳや
各タスクのワークエリアとして使用される。

【００１２】ＤＭＡコントローラ６はマイクロプロセッ
サ７の指令によってブロック単位で入力ポート１からメ
モリ９へのデータ転送を、マイクロプロセッサ７を介さ
ずに自動的に行うもので、マイクロプロセッサ７がＤＭ
Ａコントローラ６にモード，転送先の開始アドレス，転
送データのブロック長を設定してＤＭＡ転送指令を発行
した後、ＤＭＡコントローラ６は入力ポート１からのＤ
ＭＡ要求信号（ＤＲＱ信号）に対して、ＤＭＡ応答信号
（ＤＡＫ信号）を出力して１６ビットのデータ転送を行
い、これを指定されたブロック長まで行う。

【００１３】また、指定されたブロック長の転送が終了
した場合は、ターミナルカウント信号（ＴＣ信号）を出
力し、ＴＣ信号は入力ポート１に入力されると同時に、
マイクロプロセッサ７に割込み信号としても入力される
。つまり、マイクロプロセッサ７はＴＣ信号の割込みに
よって指定ブロック長のＤＭＡ転送が終了したことを認
識する。

【００１４】タイマ８はマイクロプロセッサ７の指令に
よって特定の時間間隔を知らせるもので、ＤＭＡコント
ローラ６によるデータ転送の時間監視に使用する。タイ
マ８はマイクロプロセッサ７から時間間隔を設定される
と、設定された時間間隔が経過後にマイクロプロセッサ
７への割込み信号としてタイムアウト信号（ＴＯ信号）
を出力する。

【００１５】入力ポート１はホストコンピュータからの
受信データをラッチするための２個の８ビットのレジス
タであるレジスタ３，４及びレジスタ３，４にラッチし
たデータのデータバスへの出力制御を行うためのバッフ
ァ５及びホストコンピュータからの制御信号を入力して
レジスタ３のラッチ信号（ＣＰ１信号）とレジスタ４の
ラッチ信号（ＣＰ２信号）、バッファ５の出力イネーブ
ル信号（ＢＥＮ信号）を出力するレジスタ制御回路２で
構成される。

【００１６】また、レジスタ制御回路２はＤＭＡコント
ローラ６に対するＤＲＱ信号を出力し、ＤＭＡコントロ
ーラ６からのＤＡＫ信号とＴＣ信号を入力する。

【００１７】尚、図においてはインタフェースのドライ
バとレシーバは省略してある。また、ＲＳ−２３２Ｃ等
のシリアルインタフェースの場合は、直列／並列変換回
路等が必要となる。

【００１８】図２はホストコンピュータとのインタフェ
ースがセントロニクス仕様の場合のレジスタ制御回路２
の回路図であり、図３はホストコンピュータからデータ
を受信してメモリ９にデータを転送する迄のタイムチャ
ートである。

【００１９】ストローブ信号（＊ＳＴＢ信号：＊は負論
理を示す），ビジー信号（ＢＳＹ信号），アクノレッジ
信号（＊ＡＣＫ信号）はホストコンピュータとのインタ
フェースで使用する信号である。＊ＳＴＢ信号はホスト
コンピュータが出力する負のパルス信号で、ロウレベル
でデータが確定していることを示す。

【００２０】ＢＳＹ信号は印刷装置が出力する信号で、
ハイレベルで印刷装置が動作中のためデータが受信でき
ないことを示す。＊ＡＣＫ信号は印刷装置が出力する負
のパルス信号で、このパレスにより次のデータを受信で
きるようになったことを示す。尚、インタフェースで使
用する他の信号は省略してある。

【００２１】リセット信号（ＲＳＴ信号）は印刷装置の
電源投入時にハードウェアの初期化のために出力される
信号である。ＲＳＴ信号によって初期化された後、ホス
トコンピュータから１回目の＊ＳＴＢ信号を受け取ると
、＊ＳＴＢ信号の立上がりでフリップフロップ２０１　
によってレジスタ３へのラッチ信号であるＣＰ１信号が
出力され、ＣＰ１信号の立上がりで受信データがレジス
タ３にラッチされる。

【００２２】同時に、ＣＰ１信号の立上がりをトリガと
してワンショット回路２０６　によって正のパルス信号
が出力され、ＮＯＲゲート２１６　で反転されて負のパ
ルス信号が＊ＡＣＫ信号に出力される。この時ＢＳＹ信
号はロウレベルのままである。

【００２３】ホストコンピュータは＊ＡＣＫ信号が入力
されると、次のデータを出力し、＊ＳＴＢ信号を出力し
てくる。この２回目の＊ＳＴＢ信号はＮＯＴゲート２１
７　とＮＡＮＤゲート２１４　を経由してフリップフロ
ップ２０４　をリセットし、ＯＲゲート２１３　とＡＮ
Ｄゲート２１１　を経由してＢＳＹ信号がハイレベルと
なる。

【００２４】尚、１回目の＊ＳＴＢ信号の際のＮＡＮＤ
ゲート２１４　でのグリッジ防止のためにディレイ回路
２０８　を挿入してある。また、２回目の＊ＳＴＢ信号
の立上がりでフリップフロップ２０２　によってレジス
タ４へのラッチ信号であるＣＰ２信号が出力され、ＣＰ
２信号の立上がりで受信データがレジスタ４へラッチさ
れる。

【００２５】同時に、ＣＰ２信号がハイレベルになるこ
とによってフリップフロップ２０３　がセットされ、Ｄ
ＲＱ信号がハイレベルとなってＤＭＡコントローラ６に
対してＤＭＡ要求がなされる。これを受けてＤＭＡコン
トローラ６はＤＡＫ信号を出力してＤＭＡ転送に入る。 この場合はＩ／Ｏとメモリ間の転送であるので、Ｉ／Ｏ
である入力ポート１のリードとメモリ９へのライトは同
一サイクルで行われる。

【００２６】ＤＭＡコントローラ６はＤＡＫ信号と同時
にアドレスバスに転送先であるメモリ９のアドレスを出
力する。そしてリード信号（＊ＲＤ信号）をロウレベル
にし、入力ポート１に対してデータの出力を求める。

【００２７】ＤＡＫ信号がハイレベルで＊ＲＤ信号がロ
ウレベルであると、ＮＯＴゲート２２０　，ＡＮＤゲー
ト２０９　，ＯＲゲート２１２　によって、バッファ５
の出力イネーブル信号であるＢＥＮ信号がハイレベルと
なり、バッファ５を経由してレジスタ３，４にラッチさ
れている受信データがデータバス１０に出力される。

【００２８】その後ＤＭＡコントローラ６はライト信号
（＊ＷＲ信号）を出力し、データバスに出力されている
受信データがメモリ９にライトされる。また、ＤＡＫ信
号がハイレベルで＊ＲＤ信号がロウレベルであると、Ｎ
ＯＴゲート２２０　，ＡＮＤゲート２０９　，ＮＯＲゲ
ート２１５　によってフリップフロップ２０１　，２０
２　がリセットされ、ＣＰ１信号とＣＰ２信号がロウレ
ベルとなる。

【００２９】ＤＭＡ転送の終了に伴い＊ＲＤ信号がハイ
レベルになると、ＮＯＴゲート２２０，ＡＮＤゲート２
０９　，ＮＯＴゲート２１９　を経由してフリップフロ
ップ２０３　，２０４に立上がりエッジが入力され、Ｄ
ＲＱ信号がロウレベルとなり、ＢＳＹ信号もＯＲゲート
２１３　，ＡＮＤゲート２１１　を経由してロウレベル
となる。

【００３０】ＤＭＡコントローラ６はＤＲＱ信号がロウ
レベルとなることによりアドレスの出力を止め、ＤＡＫ
信号をロウレベルとする。また、ＢＳＹ信号がロウレベ
ルとなるタイミングでワンショット回路２０７　に立上
がりエッジが入力され、これをトリガとしてワンショッ
ト回路２０７　から正のパルス信号が出力され、ＮＯＲ
ゲート２１６　で反転されて負のパルス信号が＊ＡＣＫ
信号に出力される。

【００３１】これによって入力ポート１は１回目の＊Ｓ
ＴＢ信号を受信する前と同じ状態になり、上記動作が指
定ブロック長の転送終了まで、あるいは、タイマの時間
監視によるタイムアウトが発生するまで繰り返される。

【００３２】マイクロプロセッサ７のプログラムはＯＳ
，ＤＭＡコントローラ６やタイマ８を使用して、入力ポ
ート１からメモリ９の受信バッファにホストコンピュー
タからのデータを転送する受信タスク，受信バッファの
受信データから印字のための画像データを画像バッファ
に生成する編集タスク、画像バッファから画像データを
印字機構部に送出する印字制御タスク等で構成される。

【００３３】また、受信バッファはダブルバッファ管理
となっており、１つの受信バッファに受信タスクがデー
タを受信した後、編集タスクが受信データを処理すると
同時に、もう１つの受信バッファに受信タスクが次のデ
ータを受信するいわゆるマルチタスク処理を行っている
。

【００３４】図４はタイマ８の時間監視によってタイム
アウトが発生し、マイクロプロセッサ７にＴＯ信号によ
る割込みが発生した場合の受信タスクの処理のフローチ
ャートである。

【００３５】ホストコンピュータからのデータはＤＭＡ
転送で指定したブロック長の途中で終了することもあり
、この様な場合にタイムアウトが発生する。タイムアウ
トが発生すると受信タスクはＤＭＡコントローラ６を停
止する。次にＦＢＳ信号をハイレベルにする。そうする
とＯＲゲート２１３　とＡＮＤゲート２１１　を経由し
てＢＳＹ信号がハイレベルとなり、ホストコンピュータ
に対してデータ受信禁止状態を通知する。

【００３６】尚、ＦＢＳ信号はマイクロプロセッサ７の
Ｉ／Ｏ空間にマッピングされたレジスタ（図示せず）へ
のライトによって信号レベルが操作できるようになって
いる。

【００３７】ここで、ＢＳＹ信号をハイレベルにすると
同時にホストコンピュータから＊ＳＴＢ信号が出力され
てくる可能性もあるため、１回のデータ受信サイクル分
ウェイトする。ＣＰ１信号とＣＰ２信号はマイクロプロ
セッサ７のＩ／Ｏ空間にマッピングされたバッファ（図
示せず）のリードによって信号レベルが認識できるよう
になっており、受信タスクはこれをリードして受信デー
タが何バイト分ラッチされているのかを調べる。

【００３８】受信データがラッチされている場合、ＤＭ
Ａコントローラ６のアドレスカウンタをリードし、現在
メモリ９の受信バッファの何番地までデータ転送が終し
ているのかを調べる。次に入力ポート１より受信データ
をリードする。

【００３９】図２においてＳＥＬ信号は、マイクロプロ
セッサ７のＩ／Ｏ空間にマッピングされた入力ポート１
を選択するようにアドレスをデコードした信号で、マイ
クロプロセッサ７が入力ポートをリードするとＳＥＬ信
号がハイレベル，＊ＲＤ信号がロウレベルとなり、ＮＯ
Ｔゲート２２３　，ＡＮＤゲート２１０　，ＯＲゲート
２１２　によりＢＥＮ信号がハイレベルとなって、バッ
ファ５よりレジスタ３，４の内容がデータバスに出力さ
れる。

【００４０】受信タスクはリードした受信データをメモ
リ９の受信バッファのＤＭＡコントローラ６のアドレス
カウンタ＋１の番地にライトする。

【００４１】次にもう一つの受信バッファが空いている
かどうかを調べる。もう一つの受信バッファが空いてい
ない場合は、一旦ＯＳに処理を返し、受信バッファが空
くのを待つ。

【００４２】受信バッファが空くとタイマ８を再設定し
、空いた受信バッファに転送するようにＤＭＡコントロ
ーラ６を再設定する。そしてＦＢＳ信号をロウレベルに
することによって、ＢＳＹ信号をロウレベルにする。 次に、ＦＡＣ信号を操作して＊ＡＣＫ信号に負のパルス
信号を出力する。

【００４３】ＦＡＣ信号もＦＢＳ信号同様マイクロプロ
セッサ７のＩ／Ｏ空間にマッピングされたレジスタ（図
示せず）へのライトによって信号がレベルが操作できる
ようになっている。これによってホストコンピュータは
次のデータを出力してくる。

【００４４】受信データがラッチされていない場合、次
のデータを受信するためにもう一つの受信バッファが空
いているかを調べる。空いていない場合は一旦ＯＳに処
理を返し、受信バッファが空くのを待つ。そして受信バ
ッファが空いたところでタイマ８とＤＭＡコントローラ
６を再設定し、ＦＢＳ信号によってＢＳＹ信号をロウレ
ベルにする。データを受信していないため＊ＡＣＫ信号
は出力しない。

【００４５】図５は指定ブロック長のＤＭＡ転送が終了
し、マイクロプロセッサ７にＤＭＡコントローラ６より
ＴＣ信号による割込みが発生した場合の受信タスクの処
理のフローチャートである。ターミナルカウントが発生
するとＴＣ信号によりＮＯＴゲート２２１　を経由して
フリップフロップ２０５　がセットされ、ＯＲゲート２
１３　とＡＮＤゲート２１１　を経由してＢＳＹ信号が
ハイレベルとなる。

【００４６】受信タスクはタイマ８を停止し、次のデー
タを受信するためにもう一つの受信バッファが空いてい
るかを調べる。空いていない場合は一旦ＯＳに処理を返
し、受信バッファが空くのを待つ。そして受信バッファ
が空いたところでタイマ８とＤＭＡコントローラ６を再
設定する。そして、ＦＴＲ信号をハイレベルにし、ＮＯ
Ｔゲート２２２　を経由してフリップフロップ２０５　
をリセットする。そうするとＢＳＹ信号はロウレベルと
なる。

【００４７】尚、ＦＴＲ信号もマイクロプロセッサ７の
Ｉ／Ｏ空間にマッピングされたレジスタ（図示せず）へ
のライトによって操作できるようになっている。以降は
再びＤＭＡ転送によって自動的にデータの受信が行われ
る。

【００４８】

【発明の効果】以上説明したように本発明は、ホストコ
ンピュータからの受信データ単位がｎビットで、データ
バスの幅がｎ×ｍビットの場合、入力ポートにｍ個のｎ
ビットのレジスタと、ｍ個のレジスタに順次ホストコン
ピュータからのデータをラッチするレジスタ制御回路を
備え、ｍ個のレジスタからマイクロプロセッサやメモリ
へのデータ転送をｎ×ｍビット単位で行うことにより、
データ転送回路が１／ｍになるのでデータバスの使用効
率が上がり、それに応じて印刷装置としてのデータ処理
のスループットも向上するという効果を有する。

【図面の簡単な説明】

【図１】本発明の実施例のシステムブロック図である。

【図２】本発明の実施例に用いるレジスタ制御回路の具
体例を示す図である。

【図３】本発明の実施例の動作を示す各部信号波形図で
ある。

【図４】一定時間内にＤＭＡ転送が終了した場合のマイ
クロプロセッサの処理を示すフローチャートである。

【図５】一定時間内にＤＭＡ転送が終了しなかった場合
のマイクロプロセッサの処理を示すフローチャートであ
る。

【符号の説明】

１　　入力ポート ２　　レジスタ制御回路 ３，４　　レジスタ ５　　バッファ ６　　ＤＭＡコントローラ ７　　マイクロプロセッサ ８　　タイマ ９　　メモリ １０　　データバス

Claims (1)

【特許請求の範囲】
1. 【請求項１】　　ホストコンピュータからのデータの受
   信をｎ（ｎは自然数）ビット単位で行う入力ポートと、
   ｎ×ｍビット（ｍは自然数）のデータバスと、前記デー
   タバスを経由して前記入力ポートからプロセッサ及びメ
   モリへのデータ転送を行うデータ転送手段とを含む印刷
   装置であって、ｍ個のｎビットレジスタと、このｍ個の
   レジスタに順次前記ホストコンピュータからのｎビット
   のデータをラッチするよう制御するレジスタ制御手段と
   を設け、前記データ転送手段はｍ個の前記レジスタから
   前記プロセッサ及びメモリへｎ×ｍビット単位でデータ
   の転送を行うようにしたことを特徴とする印刷装置。