JPS62186629A - 情報授受システム - Google Patents

情報授受システム

Info

Publication number
JPS62186629A
JPS62186629A JP62027064A JP2706487A JPS62186629A JP S62186629 A JPS62186629 A JP S62186629A JP 62027064 A JP62027064 A JP 62027064A JP 2706487 A JP2706487 A JP 2706487A JP S62186629 A JPS62186629 A JP S62186629A
Authority
JP
Japan
Prior art keywords
information
shift register
ring
bus
interface device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62027064A
Other languages
English (en)
Inventor
ヨアヒム、ブリー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of JPS62186629A publication Critical patent/JPS62186629A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
    • G05B19/0423—Input/output
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/20—Pc systems
    • G05B2219/21—Pc I-O input output
    • G05B2219/21032—Controlled module in a ring, each module detects its own address
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/20—Pc systems
    • G05B2219/25—Pc structure of the system
    • G05B2219/25133—Serial parallel conversion
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/20—Pc systems
    • G05B2219/25—Pc structure of the system
    • G05B2219/25171—Serial, RS232
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/20—Pc systems
    • G05B2219/25—Pc structure of the system
    • G05B2219/25178—Serial communication, data, also repeater
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/20—Pc systems
    • G05B2219/25—Pc structure of the system
    • G05B2219/25267—Shift register
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/20—Pc systems
    • G05B2219/25—Pc structure of the system
    • G05B2219/25296—Identification module, type connected I-O, device
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/20—Pc systems
    • G05B2219/25—Pc structure of the system
    • G05B2219/25458—Opto isolation, optical separation

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Information Transfer Systems (AREA)
  • Debugging And Monitoring (AREA)
  • Small-Scale Networks (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、バスシステムを介して中央装置とモジュール
構成の周辺装置との間で２進情報を授受するための情報
授受システムに関する。
［従来の技術］ 上記の種類の公知のシステム（ドイツ連邦共和国特許出
願公開第３３０３８２６号明細書）では、並列バスシス
テムが設けられており、また周辺装置内に追加的なデコ
ード装置が設けられている。
〔発明が解決しようとする問題点〕
本発明の目的は、上記の種類の公知のシステムであって
、経済的に製造可能であり、占有場所が少なくてすみ、
かつモジュール構成で拡張可能であり、また特に小形の
自動化装置に適しているシステムを提供することである
。
〔問題点を解決するための手段〕
この目的は、本発明によれば、バスシステムが直列なリ
ング−シフトレジスタとして構成されており、また周辺
装置とバスとの間に個別２進＋ｇ報の並列授受を許すイ
ンタフェース装置が接続されていることにより達成され
る。インタフェース装置が各４つの情報ビットを有する
それぞれ２つの部分装置から成っていること、またはイ
ンタフェース装置が集積回路（ＩＣ）により、特にＣＭ
ＯＳ技術で構成されていることにより、一層の簡噂化が
達成される。インタフェース装置が周辺装置に対するプ
ラグイン場所のなかに設けられていることにより、必要
な取付場所の一層の減少が達成される。インタフェース
装置に４つの制御導線が対応付けられており、そのうち
第１の制御導線がバスを所定の初期状態にセットし（Ｃ
ＬＥＡＲ）、第２の制御導線がリング−シフトレジスタ
の機能を直列シフトから並列授受に切換え（ＬＡＴＣＩ
（）、第３の制御導線が周辺装置とシフトレジスタの並
列入力端との間の切換を行い（ＩＤＥＮＴ）、また第４
の制御導線が動作クロックを与える（ＣＬＯＣＫ）こと
により、駆動および情報伝送がわずかな費用で行われ得
る。さらに、第３の切換（Ｉ　ＤＥＮＴ）が周辺袋Ｗ識
別により機能種類を定めることは有利である。インタフ
ェース装置が３状態をとり得る書込み／読出し増幅器を
有することにより、情報の授受の際の時間的費用に関し
て一層の簡単化が達成される。第５の情報が２進情報の
並列授受を制御することは有利である。さらに、一時メ
モリが設けられていることは有利である。さらに、バス
システムの正常な機能を簡単な仕方で監視できるように
するため、リング−シフトレジスタの各部分装置に、バ
ス自己診断の役割をする追加的な第５の情報が与えられ
ていることは有利である。その際に第５の情報が、情報
をリング−シフトレジスタに与える周辺装置により発生
されることは有利であることが判明している。
２つの部分装置が１つの固有のリング−シフトレジスタ
に接続端に設けられている接続手段を介して接続可能で
あることにより、情報システムの拡張がハードウェアの
配線変更なしに達成される。
接続手段が３状態増幅器により形成されていることは有
利であることが判明している。インタフェース装置内に
、このインタフェース装置に対して並列にプラグインさ
れる別のインタフェース装置に関係して有効である３状
態増幅器が設けられていることにより、４ビツトの情報
容量を有するシフトレジスタの代わりに、より大きい情
報容量を有するシフトレジスタを困難なしに使用し得る
。
これによりシステム内にあるインターフェース装置は出
費を要することなく非能動状態におかれる。
２つまたはそれ以上のリング−シフトレジスタが、接続
端に設けられている接続手段を介して拡大されたリング
−シフトレジスタに結合可能であることにより、任意の
用途への適合が達成される。拡大された情報量で作動し
得るように、拡大されたリング−シフトレジスタの各部
分装置が部分装置よりも大きいビット数を有するシフト
レジスタにより橋絡可能であることは有利である。個々
のインタフェース装置の橋絡状態を容易に認識し得るよ
うに、橋絡個所に、離されたシフトレジスタにおいて有
効である予め定められた信号状態を求めるための装置が
設けられていることは有利である。
さらに、誤情報を防止するため、障害を生じたリング−
シフトレジスタ情報の授受を阻止するためのブロッキン
グ装置が設けられていることは有利である。予め定めら
れた信号状態が有効となる際に中央装置が信号状態によ
り中断を感知し、またＩ　ＤＥＮＴサイクルをインタフ
ェース内のスイッチオフされた部分装置の再能動化のた
めに、データリング上の出力信号状態の影響なしに、実
行することは、ドローアウトされたシフトレジスタにお
けるデータリングの中断を認識しかつ除去するための有
利な方法であることが判明している。このようなシステ
ムにおける情報授受を実行するための方法として、中央
装置からロードメモリからの情報が直列にバスを介して
伝送されてインタフェース装置に与えられ、また別のメ
モリ内で周辺装置の状態データが同時にロードされ、ま
たこれに続く滞留時間中にプログラム処理が行われ、そ
の際に直列伝送の前および後に現在の情報が周辺装置か
ら授受されることは有利であることが判明している。さ
らに、バスシステムの状態をも本発明の方法により認識
し得るようにするため、情報伝送の前に情報５ビットバ
イトの少なくとも整数倍数がヘッド識別信号としてシス
テム内にロードされ、システムがカウントされたレジス
タステップの経過の後に中央装置により検査されること
は有利である。
〔実施例〕
図面により本発明の実施例および作動方法を説明する。
第１図に示されている情報授受システムは中央装置１　
（ＣＰＵとも呼ばれる）、バスシステム２および周辺装
置３から成っている。バスシステム２および周辺装置３
を接続するインタフェース装置４はリング−シフトレジ
スタとして構成されており、またデータリング導線５を
介して互いに接続されている。データリング導線は場所
６でデータを与えられ（ＳＥＲ，０ＵＴ）、また場所７
でデータを中央装置１のメモリに与える（ＳＥＰ。
ＩＮ）。インタフェース装置４は一般に、４つのボック
スにより第１図中に示されているように４つのビットを
有するシフトレジスタを含んでおり、このシフトレジス
タは周辺装置３と情報出力および授受のためのプラグイ
ンコネクタ８を介して、また後でまた説明するように識
別信号の授受のためのプラグインコネクタ９を介して接
続されている。さらに、インタフェース装置４と、４つ
の制御１導線１１．１２．１３および１４から成る制御
バス１０が接続されている。制御導線１１はいわゆるＣ
ＬＥＡＲ信号を、制御導線１２はいわゆるＣＬＯＣＫ信
号を、制御導線１３はＬＡＴＣＨ信号を、また制御導線
１４はＩＤＥＮＴ信号を伝送する。これらの４つの制御
導線に関係してデータがデータリング導線上でシフトま
たは並列授受される。インタフェース装置４における情
報流れ方向の予設定は周辺装置から直列バスデコーダへ
の識別信号の授受により行われる。こうしてインタフェ
ース装置４は選択的に人力、出力または混合された入力
／出力装置（時間、カウンタ）に対して使用され得る。
４つの識別信号により１６種類までの装置形式が認識さ
れ得る。識別信号およびそれにより定められた直列バス
デコーダの機能は識別の後に記憶される。更新された識
別信号により初めて直列バスデコーダの新設定を行・）
。識別信号はデータとしてリング−シフトレジスタ上に
与えられる。その評価がＣＰＵに周辺装置の写像を供給
する。バスの直列ロードは接続場所６を介して行われる
。１つのデータサイクル内ですべてのシフトレジスタ情
報がシフトされる。先行のハス状態が同時に読込まれる
。各データサイクルの前および後に命令゛並列ロード°
゛により現在の情報が授受される。リング−シフトレジ
スタの各部分装置は１つのデータサイクルの後に５つの
情報から成るテレグラムを含んでいる。５ビツトはバス
自己監視およびエラー診断の役割をする。読込みの際に
ＳＲの直列入力が５ビツト（真（ｔｒｕｅ）ビンｈ＝Ｔ
Ｂ）に写像される０種々の周辺装置に対するテレグラム
は下記のように現れ得る。
出力装置へのテレグラム く虹、また出力され ない。
出力袋ｒからのテレグラム 人力装置へのテレグラム 入力装置がＴＢを０に書き 換えることによりその授受 されたデータの正しさを確 認する。
入力装置からのテレグラム ０：ＥＯ・・・Ｅ３が真である。
１：障害あり；情報ＥＯ・・・ Ｅ３は無効である。
ＩＤＥＮＴ進行中のテレグラム （読込みだけが行われる） テレグラムが周辺装置から インタフェース装置へ授受 される識別信号を含んでい る。
空き場所へのテレグラム ＫＯ／４　１１５２／６３／７ ４つの出力 Ｄフリップフロップの出力 増幅器がＬＡＴ’ＣＨ＝Ｏの 際に３状態に接続される− 読み戻し！ １　１００　　外部識別を有する外部切換レジスタ １　１０１　　外部シフトレジスタ 入力８ビツト １　１１０　　外部シフトレジスタ 出力８ビツト ｌ　　１１１　　空き場所 周辺装置３のなかでオプトカップラ１５．１６がプラグ
インコネクタ８と接続されている。オプトカップラ１５
は周辺装置からの情報の読込みを可能にし、またオプト
カップラ１６は周辺装置への情報の書込みを可能にする
。プルダウン抵抗１７がプラグインコネクタ１８を介し
て、１つの周辺装置の存在を報知する監視ビ・ント１９
と共同作用する。プラグインされた周辺装置はプルダウ
ン抵抗により零を授受する。それによって、授受された
データがテレグラム内で真として標識される。
プルダウン抵抗１７がトランジスタ２０を介して接続さ
れると、授受されたデータビットが追加的に変更され得
る。
第２図にはインタフェース装置４の一層詳細な構成が示
されている。２つのシフトレジスタが部分装置３７．３
８として、好ましくは３状態増幅器として構成されてい
る増幅器２１．２２を有するリングモジュールとして一
括されている。同じく３状態増幅器として構成されてい
る絶縁増幅器２３．２４は、インタフェース装置４に場
合によっては４ビツトまたは５ビツトよりも大きいビッ
トを含んでいてよい別のインタフェース装置を接続する
可能性を開く。これにより内部シフトレジスタが非能動
状態に接続され、また外部シフトレジスタにより橋絡さ
れる。ルート切換はＩＤＥＮＴサイクル中に行われる。
これによりデータリングが任意の仕方で相応の識別信号
により拡大され得る。増幅器２１．２２は、第３図に示
されているように、直列バスシステムの終端を行う、第
２図による多くのリングモジュールが互いに結合される
と、並列に位置する増幅器２１．２２は抵抗が無限大に
、すなわち３状態増幅器の使用の際には３状態に切換わ
る。これにより情報授受システムの拡張が困難なしに可
能である。各直列結合点は双方向性である。並列ロード
の際には５ビツト（Ｔ　ｒ　ｕ　ｅビット）として追加
的にＳＲの直列入力端がロードされる。その際に予め接
続されたドライバは３状態にある。ボートのように、直
列人力／出力装置も内部プルアップ抵抗を有する。
第４図にはインタフェース装置４のシフトレジスタセル
２５が示されている。このセルはコネクタ８と一方では
一層メモリ２６および３状態増幅器２７を介して、また
他方では逆方向に増幅器２８を介して接続されている。
インタフェースは情報の入力および出力のために使用さ
れ得る。読出しの際には出力増幅器が３状態になければ
ならない。信号ＬＡＴＣＨおよびＣＬ　ＯＣＫによる情
報授受の際のカストマ−回路の制御は第５図により理解
される。第５図には並列ロード（Ｌ　Ａ　Ｔ　ＣＨ）信
号またはクロック（ＣＬＯＣＫ）信号の時間的経過が上
下に並べて示されている。時点３７で出力増幅器２７は
３状態に接続されている。時点２９でデータが読込まれ
る。時点３０でデータが一時メモリ内に書込まれ、また
時点３１で出力増幅器２７が再びレリーズされる。デー
タサイクルは符号３２を付して示されている。
インタフェース装置あたり４ビツトよりも大きいビット
数が必要とされるならば、内部リング−シフトレジスタ
が非能動状態に接続され、第６図に示されているように
、より大きいビット数ををする外部シフトレジスタによ
り橋絡され得る。ルート切換はＩＤＥＮＴサイクルの際
に行われる。
識別信号１１０１および１１１０は１０ビツトの長さを
有する８Ｅまたは８八周辺装置に対する外部シフトレジ
スタを標識する。ＩＤＥＮＴランの間にソフトレジスタ
はバスモジュール内で能・動的であり、また上記の識別
を引き受ける。データサイクルの間に情報は完全に外部
シフトレジスタを経て流れる。識別信号１１００は直列
バスデコーダを完全にオフに切換える。外部シフトレジ
スタは識別信号のレイアップをも引き受ける。１１００
の後に、テレグラムトラフィックの形式および長さを作
動中に決定する任意のパラメータが中央装置に授受され
得る。作動中の装置の抜き差しの際に中中央装置はＯ−
１またはその逆の信号の変化を記録する。それにより、
新しい周辺装置構成ヲ定めるＩＤＥＮＴサイクルが励起
される。ＩＤＥＮＴランの間は命令出力は阻止され、出
力の状態は不変に留まる。５ビツト周辺装置の抜き差し
の際にはリング導線は障害を生じない。それに対して外
部シフトレジスタを抜くと、リング導線は中断される。
この障害は中央装置により直ちに認識され、ＩＤＥＮＴ
ランを開始しなければならない。他の出力装置の信号状
態が影響されてはならない。臨界的なのは、進行中のデ
ータサイクル（テレグラム）の中断である。中央装置は
ここでコントロールのためにヘッド識別を先に送り、ま
たクロックパルスをカウントする。中断されたデータ導
線は、第７図に原理的に示されているように、進行中の
バステレグラムを１１１・・・で満たす。
ここで、抜かれた装置は中断個所３３で示されている。
テレグラムの所定のヘッドは符号３４を付されている。
ヘッド３４と中断個所３３との間に、１１１・・・で満
たされている障害を生じた範囲３５が位置する。それに
よって、テレグラムの障害を生じた端が“ｎｏｔ　　ｔ
ｒｕｅ”として認識されて、出力されない。すなわち、
当該の出力の状態は不変に留まる。直接に続＜ＩＤＥＮ
Ｔサイクルは再び先に非能動状態に接続された内部リン
グ−シフトレジスタを経てデータ経路を形成する。装置
が作動状態に差し込まれると、１から零への５ビツトの
変化が記録される。それに、新しい周辺装置構成を探す
ＩＤＥＮＴサイクルが続く。外部シフトレジスタの差し
込みの際に、これらは、ｌＤ巳ＮＴサイクルがパスモジ
ュール内のシフトレジスタにその機能変更を知らせるま
で、３状態に留まる。ＩＤＥＮＴランの終了後に外部シ
フトレジスタがデータ経路を引き受ける。
情報授受システムの作動は下記のように進行する。情報
授受システムの始動の際にはバスは“ＣＬＥＡＲ”状態
にある。すなわち、すべての出力、シフトレジスタおよ
び一時メモリは１にある。°゛ＣＬＥＡＲ”状態の終了
後に中央装置が直列導線上に零を送る。中央装置はクロ
・ツクを直列入力端７における“０″の到来までカウン
トし、またそれによって全バス構成を探し終わる。続い
て、ＩＤＥＮＴ＝Ｏの際に、そのつどの周辺装置識別が
レイアンプされる。続く■ＤＥＮＴサイクル中に中央装
置が“ビを出力し、また識別信号を読込む。この識別リ
ストにより中央装置は、いかにテレグラムが構成されな
ければならないかを知る。
最初のデータサイクルの際に中央装置はレイアンプされ
た入力を読み、また再び“１゛のみを出力する。続くプ
ログラムサイクルの後にデータサイクルのの際に同時に
すべての出力値が授受され、またすべての入力値が読込
まれる。この際に下記の制御信号が有効である。
ＣＬＥＡＲ−１−すべてのシフトレジスタを“１゛にセ
ットする。
−Ｄフリップフロップの出力を “′１°°　にセットする。
一直列出力端ＳおよびＳｌの増幅 器を３状態に接続する。
一非同期；　（内部機能に対する） すべての制御信号を阻止する。
Ｉ　ＤＥＮＴ＝０−識別ＬＡＴＣＨを透明にする。
−シフトレジスタの並列入力端Ｓ Ｌ、Ｐ・・・Ｐ３をＫＡ、　Ｋ・・・Ｋ３に切換える。
−Ｄフリップフロップの入力端を ロックする。
一ポートに影響しない。
ＬＡＴＣＨ＝Ｏ−シフトレジスタを“°並列ロード′。
に接続する。
−Ｄフリップフロップの入力端を レリーズする。
一直列出力端の増幅器を３状態に 接続する（−Ｔｒｕｅ／警報ビ ッ警報対する入力端） −（４ビツト出力端においてのみ ）ボートを３状態に接続する− 読み戻す。（機能２Ｅ／２Ａで は出力増幅器の入力端により読 まれる） ２ｃＬＥＡＲ＝０であれば、 Ｄフリップフロップがシフトレ ジスタの内容を受は継ぐ。
ＣＬＯＣＫＪ　−シフトレジスタが並列にロードする（
ＬＡＴＣＨ＝Ｏ）。
情報が直列にシフトする（ＬＡ ＴＣＨ＝１）。
本発明によるバスシステムは、第８図に示されているよ
うに、拡張装置３６によっても第１の行の端において開
かれ、また別の行と接続され得る。
これにより短い接続導線が連続する差し込み場所番号に
おいて生ずる。
（発明の効果〕 本発明による情報授受システムによれば、小規模の自動
化装置にも応用され得る経済的で、占有場所が少なくて
すみ、モジュールとして拡張可能なバスシステムが得ら
れる０本システムはカストマ−仕様によるＩＣ内にＣ−
ＭＯ３技術で非常に小さいリングモジュールとして実現
され得るので、周辺装置内のデコーディング費用が省略
される。
終端コネクタは必要とされない。空き場所はアドレスシ
フトなしに可能である。周辺装置は作動中に交換され得
る。
【図面の簡単な説明】
第１図は直列リング−シフトレジスタと周辺装置−バス
間に接続されているインタフェース装置とを有する情報
授受システムの原理図、第２図は２つのインタフェース
装置を含んでいるリングモジエールとしてのインタフェ
ース装置の構成図、第３図は直列リング−シフトレジス
タを実現するため第２図によるリングモジュールを結合
する可能性を示す図、第４図は情報の入力および出力の
ために同じインタフェース装置を使用するためインタフ
ェース装置を補足するための回路図、第５図は制御命令
ＣＬＯＣＫおよびＬＡＴＣＨによるデータの流れの制御
を示すタイムダイアグ°ラム、第６図は４ビツトよりも
大きいシフトレジスタを使用する可能性を示す図、第７
図は障害を生じた作動を原理的に示す図、第８図は拡張
要素を使用して本発明によるシステムを拡張する可能性
を示す図である。 １・・・中央装置、２・・・バスシステム、３・・・周
辺装置、４・・・インタフェース装置、５・・・データ
リング導線、６・・・場所ＳＥＲ，０１ＪＴ、７・・・
場所ＳＥＲ。 １’　Ｎ、８．９・・・プラグインコネクタ、１０・・
・制で１バス、１１・・・制御導線ＣＬＥＡＲ１１２・
・・制？ＩＩ導線ＣＬＯＣＫ、１３・・・制御導線ＬＡ
ＴＣＨ１１４・・・制御導線ＩＤＥＮＴ、１５．１６・
・・オプトカップラ、１７・・・プルダウン抵抗、１８
・・・プラグインコネクタ、１９・・・監視ビット、２
０・・・トランジスタ、２１．２２・・・増幅器、２３
．２４・・・絶縁増幅器、２５・・・シフトレジスタセ
ル、２６・・・一時メモリ、２７・・・３状態増幅器、
２８・・・増幅器、２９〜３Ｉ・・・時点、３２・・・
データサイクル、３３・・・中断個所、３４・・・ヘッ
ド、３５・・・障害を生じた範囲、３６・・・拡張装置
、３７．３８・・・部分装置。

Claims (1)

  1. 【特許請求の範囲】 １）バスシステムを介して中央装置とモジュール構成の
    周辺装置との間で２進情報を授受するための情報授受シ
    ステムにおいて、バスシステムが直列なリング−シフト
    レジスタとして構成されており、また周辺装置（３）と
    バス（２）との間に、個別２進情報の並列授受を許すイ
    ンタフェース装置（４）が接続されていることを特徴と
    する情報授受システム。 ２）インタフェース装置（４）が各４つの情報ビットを
    有するそれぞれ２つの部分装置（３７、３８）から成っ
    ていることを特徴とする特許請求の範囲第１項記載のシ
    ステム。 ３）インタフェース装置（４）が集積回路（ＩＣ）によ
    り、特にＣＭＯＳ技術で構成されていることを特徴とす
    る特許請求の範囲第２項記載のシステム。 ４）インタフェース装置（４）が周辺装置（３）に対す
    るプラグイン場所（８、９）のなかに設けられているこ
    とを特徴とする特許請求の範囲第１項ないし第３項のい
    ずれか１項に記載のシステム。 ５）インタフェース装置（４）に４つの制御導線（１１
    、１２、１３、１４）（４ビット制御バス）が対応付け
    られていることを特徴とする特許請求の範囲第１項ない
    し第４項のいずれか１項に記載のシステム。 ６）４つの制御導線（１１〜１４）のうちで第１の制御
    導線（１１）がバスを所定の初期状態にセットし（ＣＬ
    ＥＡＲ）、第２の制御導線（１３）がリング−シフトレ
    ジスタの機能を直列シフトから並列授受に切換え（＠Ｌ
    ＡＴＣＨ＠）、第３の制御導線（１４）が周辺装置とシ
    フトレジスタの並列入力端との間の切換を行い（ＩＤＥ
    ＮＴ）、また第４の制御導線（１２）が動作クロックを
    与える（ＣＬＯＣＫ）ことを特徴とする特許請求の範囲
    第５項記載のシステム。 ７）第３の切換（ＩＤＥＮＴ）が周辺装置識別により機
    能種類を定めることを特徴とする特許請求の範囲第６項
    記載のシステム。 ８）インタフェース装置（４）が３状態をとり得る書込
    み／読出し増幅器（２７）を有することを特徴とする特
    許請求の範囲第７項記載のシステム。 ９）インタフェース装置（４）が３状態増幅器（２７）
    の出力を読み戻し得ることを特徴とする特許請求の範囲
    第８項記載のシステム。 １０）リング−シフトレジスタ（４）の各部分装置（３
    ７、３８）に、バス自己診断の役割をする追加的な第５
    の情報が与えられていることを特徴とする特許請求の範
    囲第１項ないし第９項のいずれか１項に記載のシステム
    。 １１）第５の情報が、情報をリング−シフトレジスタ（
    ４）に与える周辺装置（３）により発生されることを特
    徴とする特許請求の範囲第８項記載のシステム。 １２）第５の情報が２進情報の並列授受を制御すること
    を特徴とする特許請求の範囲第１１項記載のシステム。 １３）２つの部分装置（３７、３８）が固有のリング−
    シフトレジスタ（第２図）に、接続端に設けられている
    接続手段（２１、２２）を介して接続可能であることを
    特徴とする特許請求の範囲第２項または第３項記載のシ
    ステム。 １４）接続手段が３状態増幅器（２１、２２）により形
    成されていることを特徴とする特許請求の範囲第１３項
    記載のシステム。 １５）インタフェース装置（４）内に、このインタフェ
    ース装置に対して並列にプラグインされる別のインタフ
    ェース装置に関係して有効である３状態増幅器（２３、
    ２４）が設けられていることを特徴とする特許請求の範
    囲第１項ないし第１４項のいずれか１項に記載のシステ
    ム。 １６）２つまたはそれ以上のリング−シフトレジスタ（
    ４）が、接続端に設けられている接続手段（２３、２４
    ）を介して拡大されたリング−シフトレジスタに結合可
    能であることを特徴とする特許請求の範囲第１３項ない
    し第１５項のいずれか１項に記載のシステム。 １７）拡大されたリング−シフトレジスタの各部分装置
    （３７、３８）が部分装置（３７、３８）よりも大きい
    ビット数を有するシフトレジスタにより橋絡可能である
    ことを特徴とする特許請求の範囲第１６項記載のシステ
    ム。 １８）橋絡個所に、離されたシフトレジスタにおいて有
    効である予め定められた信号状態を求めるための装置（
    １７、２０）が設けられていることを特徴とする特許請
    求の範囲第１７項記載のシステム。 １９）障害を生じたリング−シフトレジスタ情報の授受
    を阻止するためのブロッキング装置が設けられているこ
    とを特徴とする特許請求の範囲第１７項記載のシステム
    。 ２０）抜かれたシフトレジスタにおけるデータリングの
    中断を認識しかつ除去するため、予め定められた信号状
    態が有効となる際に中央装置（１）が信号状態により中
    断を感知し、また＠ＩＤＥＮＴ＠サイクルをインタフェ
    ース内のスイッチオフされた部分装置の再能動化のため
    に、データリング上の出力信号状態の影響なしに、実行
    することを特徴とする特許請求の範囲第１８項又は第１
    ９項記載のシステム。 ２１）中央装置（１）からロードメモリからの情報が直
    列にバス（２）を介して伝送されてインタフェース装置
    （４）に与えられ、また別のメモリ内で周辺装置（３）
    の状態データが同時にロードされ、またこれに続く滞留
    時間中にプログラム処理が行われ、その際に直列伝送の
    前および後に現在の情報が周辺装置（３）から授受され
    ることを特徴とする特許請求の範囲第１項記載のシステ
    ム。 ２２）情報伝送の前に情報５ビットバイトの少なくとも
    整数倍数がヘッド識別信号としてシステム内にロードさ
    れ、システムがカウントされたレジスタステップの経過
    の後に中央装置により検査されることを特徴とする特許
    請求の範囲第２１項記載のシステム。 ２３）１つの導線上で双方向に情報を授受するため、信
    号ＬＡＴＣＨが有効になることにより出力増幅器（２７
    ）が３状態に接続され、また読出し増幅器（２８）が能
    動化されることを特徴とする特許請求の範囲第１項記載
    のシステム。
JP62027064A 1986-02-06 1987-02-05 情報授受システム Pending JPS62186629A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE3603751.6 1986-02-06
DE19863603751 DE3603751A1 (de) 1986-02-06 1986-02-06 Informationsuebergabesystem zur uebergabe von binaeren informationen

Publications (1)

Publication Number Publication Date
JPS62186629A true JPS62186629A (ja) 1987-08-15

Family

ID=6293576

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62027064A Pending JPS62186629A (ja) 1986-02-06 1987-02-05 情報授受システム

Country Status (6)

Country Link
US (1) US4843539A (ja)
EP (1) EP0235559B1 (ja)
JP (1) JPS62186629A (ja)
DE (2) DE3603751A1 (ja)
ES (1) ES2022162B3 (ja)
NO (1) NO865258L (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01272330A (ja) * 1988-03-11 1989-10-31 American Teleph & Telegr Co <Att> コーデックとその操作方法、及び通信システム

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0356538B1 (en) * 1988-08-27 1993-12-22 International Business Machines Corporation Arrangement in data processing system for system initialization and reset
DE3829454A1 (de) * 1988-08-31 1990-03-01 Thomson Brandt Gmbh Serielle datenschnittstelle
ATE131632T1 (de) * 1990-04-11 1995-12-15 Whitecroft Plc Mehrfachsteuerungssysteme
EP0464421A1 (de) * 1990-07-02 1992-01-08 Siemens Aktiengesellschaft Verfahren zum Betreiben eines Informationsübertragungsbusses
DE4028926A1 (de) * 1990-09-12 1992-03-19 Teves Gmbh Alfred Schaltungsanordnung zur steuerung von elektrischen oder elektromechanischen verbrauchern
US5304812A (en) * 1990-11-21 1994-04-19 Sharp Kabushiki Kaisha Optoelectronic device, information apparatus and data transmission system using optoelectronic device for simplifying wirings and reducing size, and method of controlling the optoelectronic device
ES2128414T3 (es) * 1991-12-23 1999-05-16 Square D Co Una red de comunicaciones sincrona en serie para controlar dispositivos de e/s de un solo punto.
US6101321A (en) * 1992-04-10 2000-08-08 Eastman Kodak Company Method and apparatus for broadcasting data in a ring connected multiprocessor
ATE140085T1 (de) * 1992-08-05 1996-07-15 Siemens Ag Informationsübertragungsverfahren zur übertragung digitaler informationen
FR2704337B1 (fr) * 1993-04-19 1995-06-23 Garnier Christian Dispositif logique de gestion centralisée.
DE4422387C2 (de) * 1994-06-27 2001-05-03 Micronas Gmbh Sensorbussystem mit identischen Nebenstufen
US5802321A (en) * 1996-06-20 1998-09-01 Square D Company Synchronous serial communication network for controlling single point I/O devices
AUPQ005099A0 (en) * 1999-04-29 1999-05-20 Canon Kabushiki Kaisha Sequential bus architecture
DE19921359C2 (de) * 1999-05-10 2001-03-15 Systeme Helmholz Gmbh Datenübertragungssystem mit bidirektionaler Datenburstübertragung zwischen einer Zentrale und mindestens einer an einen Bus angeschlossenen Busstation
DE10142675A1 (de) * 2001-08-31 2003-04-03 Infineon Technologies Ag Steuerregister
DE10352286B4 (de) * 2003-11-08 2007-10-11 Insta Elektro Gmbh Elektrisches/elektronisches Steuersystem
KR100662187B1 (ko) * 2004-03-15 2006-12-27 오므론 가부시키가이샤 센서 컨트롤러
DE102004015240A1 (de) * 2004-03-29 2005-10-27 Siemens Ag Modulare Maschine und entsprechendes Verfahren zum dynamischen Konfigurieren der Topologie dieser Maschine
ES2537713T3 (es) 2011-03-11 2015-06-11 Siemens Aktiengesellschaft Sistema de conmutadores de líneas para un sistema de líneas para la alimentación eléctrica de un vehículo
KR102024745B1 (ko) * 2012-06-07 2019-09-25 삼성전자주식회사 전자 장치에서 전력 소모를 줄이기 위한 장치 및 방법
EP3897007A1 (en) 2012-06-07 2021-10-20 Samsung Electronics Co., Ltd. Apparatus and method for reducing power consumption in electronic device

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2957163A (en) * 1957-01-02 1960-10-18 Honeywell Regulator Co Electrical apparatus
US3713096A (en) * 1971-03-31 1973-01-23 Ibm Shift register interconnection of data processing system
GB1369305A (en) * 1972-03-09 1974-10-02 Werkzeugmasch Heckert Veb Method of and circuit arrangement for the numerical control of working stations with a central data processing system
GB1377859A (en) * 1972-08-03 1974-12-18 Catt I Digital integrated circuits
US3992699A (en) * 1974-11-13 1976-11-16 Communication Mfg. Co. First-in/first-out data storage system
US4048673A (en) * 1976-02-27 1977-09-13 Data General Corporation Cpu - i/o bus interface for a data processing system
GB1580057A (en) * 1976-07-16 1980-11-26 Post Office Information handling apparatus
US4179747A (en) * 1976-12-14 1979-12-18 Pitney-Bowes, Inc. Mailing system
US4144561A (en) * 1977-07-08 1979-03-13 Xerox Corporation Chip topography for MOS integrated circuitry microprocessor chip
US4333161A (en) * 1978-12-29 1982-06-01 Ivor Catt Data processing apparatus operative on data passing along a serial, segmented store
IT1118355B (it) * 1979-02-15 1986-02-24 Cselt Centro Studi Lab Telecom Sistema di interconnessione tra processori
US4438491A (en) * 1980-10-14 1984-03-20 Constant James N Computer having plural IC chips with each chip including a transceiver
DE3303826A1 (de) * 1983-02-04 1984-08-09 Siemens AG, 1000 Berlin und 8000 München Speicherprogrammierbare steuerung
US4641276A (en) * 1984-10-22 1987-02-03 General Electric Company Serial-parallel data transfer system for VLSI data paths

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01272330A (ja) * 1988-03-11 1989-10-31 American Teleph & Telegr Co <Att> コーデックとその操作方法、及び通信システム

Also Published As

Publication number Publication date
NO865258D0 (no) 1986-12-22
DE3603751A1 (de) 1987-08-13
EP0235559B1 (de) 1991-05-02
DE3769672D1 (de) 1991-06-06
US4843539A (en) 1989-06-27
EP0235559A1 (de) 1987-09-09
NO865258L (no) 1987-08-07
ES2022162B3 (es) 1991-12-01

Similar Documents

Publication Publication Date Title
JPS62186629A (ja) 情報授受システム
US6233635B1 (en) Diagnostic/control system using a multi-level I2C bus
US4710927A (en) Diagnostic circuit
US4556958A (en) Device for single line bidirectional data transmission between an intelligent card&#39;s microprocessor and a second processor
US5862405A (en) Peripheral unit selection system having a cascade connection signal line
US4630295A (en) Low power consumption CMOS shift register
US7177965B2 (en) Linking addressable shadow port and protocol for serial bus networks
US4688171A (en) Serial bus for master/slave computer system
KR20010053365A (ko) 디바이스간 직렬 버스 프로토콜
JPS63275241A (ja) 制御リンク
JPH02181677A (ja) Ｌｓｉのテストモード切替方式
KR19980701425A (ko) 병렬 데이터버스방식에 있어서의 오류검출과 오류정정
US5617433A (en) Serial data transfer apparatus
KR950002707B1 (ko) Ic 장치
JPH0560133B2 (ja)
JPH0325229Y2 (ja)
JPH087442Y2 (ja) プログラマブルコントローラの入出力装置
SU1288706A1 (ru) Устройство дл сопр жени ЭВМ с каналами св зи
JPH054041Y2 (ja)
JPH0635816A (ja) マルチｃｐｕシステム
JPH0327136B2 (ja)
JPS59139426A (ja) バスインタ−フエ−ス
JP2000339063A (ja) 通信装置
JPH05100775A (ja) 二重化システムの初期設定方式
JPH04287144A (ja) プロセッサユニット