JPH04287144A - プロセッサユニット - Google Patents
プロセッサユニットInfo
- Publication number
- JPH04287144A JPH04287144A JP3077027A JP7702791A JPH04287144A JP H04287144 A JPH04287144 A JP H04287144A JP 3077027 A JP3077027 A JP 3077027A JP 7702791 A JP7702791 A JP 7702791A JP H04287144 A JPH04287144 A JP H04287144A
- Authority
- JP
- Japan
- Prior art keywords
- data
- connector
- processor
- backboard
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000004092 self-diagnosis Methods 0.000 claims abstract description 6
- 239000000872 buffer Substances 0.000 description 12
- 230000002457 bidirectional effect Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【0001】
【産業上の利用分野】本発明は、プロセッサユニットに
関し、特にバックボードと該バックボードに挿入される
コネクタとが介在したバスにより外部ユニットと接続さ
れるプロセッサユニットに関するものである。
関し、特にバックボードと該バックボードに挿入される
コネクタとが介在したバスにより外部ユニットと接続さ
れるプロセッサユニットに関するものである。
【0002】マイクロプロセッサを用いた監視制御シス
テム等においてはユニット間でデータバス、アドレスバ
スを介して情報の収集・制御を行うが、ユニットを適時
に挿入・抜粋する必要があることから、バックボードと
ユニット間の接続はバス側にコネクタボードを設け、ユ
ニット側にもコネクタを設ける必要がある。
テム等においてはユニット間でデータバス、アドレスバ
スを介して情報の収集・制御を行うが、ユニットを適時
に挿入・抜粋する必要があることから、バックボードと
ユニット間の接続はバス側にコネクタボードを設け、ユ
ニット側にもコネクタを設ける必要がある。
【0003】
【従来の技術】プロセッサユニットに使用されるコネク
タとしては図5に示すようなシートコネクタ11が従来
から知られており、このようなシートコネクタ11はプ
リント板構成のプロセッサユニット1に結合され、デー
タバスやアドレスバスが接続されたバックボード(図示
せず)に挿入されるようになっている。
タとしては図5に示すようなシートコネクタ11が従来
から知られており、このようなシートコネクタ11はプ
リント板構成のプロセッサユニット1に結合され、デー
タバスやアドレスバスが接続されたバックボード(図示
せず)に挿入されるようになっている。
【0004】そして、このシートコネクタ11のピン端
子はバックボードに挿入したときに最も早くアースと電
源がバスに接続されるようにするため、図示のように信
号ピン11b等に比べて電源ピン11aやアースピン1
1cの長さを長くするようにコネクタピン間に長短の加
工が施されているものが多い。
子はバックボードに挿入したときに最も早くアースと電
源がバスに接続されるようにするため、図示のように信
号ピン11b等に比べて電源ピン11aやアースピン1
1cの長さを長くするようにコネクタピン間に長短の加
工が施されているものが多い。
【0005】
【発明が解決しようとする課題】このようなプロセッサ
ユニットにおいては、バックボードに挿入した状態が半
差し状態であったときには、長いピンはバックボードに
差さっているが、短いピンはまだ差さっていない状態を
保持することがある。
ユニットにおいては、バックボードに挿入した状態が半
差し状態であったときには、長いピンはバックボードに
差さっているが、短いピンはまだ差さっていない状態を
保持することがある。
【0006】このようなとき、+5Vの電源電圧が電源
ピン11a及び11cによりプロセッサユニットに印加
されていれば、プロセッサは動作状態に在るため、通常
のモードで動作するが、上記のように差さっていないピ
ンがデータバスやアドレスバスのピンであれば外部のユ
ニットに正しいデータが与えられず誤動作の原因となっ
てしまうという問題点があった。
ピン11a及び11cによりプロセッサユニットに印加
されていれば、プロセッサは動作状態に在るため、通常
のモードで動作するが、上記のように差さっていないピ
ンがデータバスやアドレスバスのピンであれば外部のユ
ニットに正しいデータが与えられず誤動作の原因となっ
てしまうという問題点があった。
【0007】従って、本発明は、バックボードと該バッ
クボードに挿入されるコネクタとが介在したバスにより
外部ユニットと接続されるプロセッサユニットにおいて
、コネクタがバックボードに半差し状態となったときに
は外部のユニットに対するアクセスを禁止するすること
を目的とする。
クボードに挿入されるコネクタとが介在したバスにより
外部ユニットと接続されるプロセッサユニットにおいて
、コネクタがバックボードに半差し状態となったときに
は外部のユニットに対するアクセスを禁止するすること
を目的とする。
【0008】
【課題を解決するための手段】上記の目的を達成するた
め、本発明に係るプロセッサユニットにおいては、図1
に原理的に示すように、バックボード3で外部ユニット
への送信データを折り返すように配線されており、コネ
クタ4が該送信データを受信データとして内部のプロセ
ッサ5に戻し、該プロセッサ5が自己診断時において該
送信データと該受信データとを比較して不一致のときに
はアラーム信号を発生するようにしたものである。
め、本発明に係るプロセッサユニットにおいては、図1
に原理的に示すように、バックボード3で外部ユニット
への送信データを折り返すように配線されており、コネ
クタ4が該送信データを受信データとして内部のプロセ
ッサ5に戻し、該プロセッサ5が自己診断時において該
送信データと該受信データとを比較して不一致のときに
はアラーム信号を発生するようにしたものである。
【0009】
【作用】図1において、プロセッサユニット1内部のプ
ロセッサ(MPU)5からのバス2は、コネクタ4及び
バックボード3を介して外部ユニットと接続されており
、自己診断時にはプロセッサ5からの送信データが送出
されて外部ユニットに与えられるとき、この送信データ
はバックボード3で折り返され、コネクタ4を介してプ
ロセッサ5に受信データとして戻ってくる。
ロセッサ(MPU)5からのバス2は、コネクタ4及び
バックボード3を介して外部ユニットと接続されており
、自己診断時にはプロセッサ5からの送信データが送出
されて外部ユニットに与えられるとき、この送信データ
はバックボード3で折り返され、コネクタ4を介してプ
ロセッサ5に受信データとして戻ってくる。
【0010】このとき、プロセッサ5では、送信データ
と受信データとを比較して一致していないことが分かっ
たときにはコネクタ4とバックボード3とが半差し状態
であるのでアラーム信号を発生し、これを知ったオペレ
ータがコネクタ4をバックボード3に挿入し直すことに
より半差し状態が解消されるので、その後の送信データ
と受信データとは一致することとなるので、プロセッサ
5は通常モードの動作を実行することができる。
と受信データとを比較して一致していないことが分かっ
たときにはコネクタ4とバックボード3とが半差し状態
であるのでアラーム信号を発生し、これを知ったオペレ
ータがコネクタ4をバックボード3に挿入し直すことに
より半差し状態が解消されるので、その後の送信データ
と受信データとは一致することとなるので、プロセッサ
5は通常モードの動作を実行することができる。
【0011】従って、コネクタ4とバックボード3との
半差し状態時のデータエラーを防ぐことができる。
半差し状態時のデータエラーを防ぐことができる。
【0012】
【実施例】図2は、本発明に係るプロセッサユニット1
の実施例を示したもので、この実施例では、コネクタ4
とプロセッサ5との間に双方向バッファ6を挿入し、バ
ックボード3でデータバス2を折り返して接続されたコ
ネクタ4と双方向バッファ6との間にラッチ回路として
のフリップフロップ(以下、FFと略称する)7とバッ
ファ8とを接続している。そして、双方向バッファ6と
FF7にはプロセッサ5からライトパルスWRが与えら
れ、双方向バッファ6とバッファ8にはリードパルスR
Dが与えられている。
の実施例を示したもので、この実施例では、コネクタ4
とプロセッサ5との間に双方向バッファ6を挿入し、バ
ックボード3でデータバス2を折り返して接続されたコ
ネクタ4と双方向バッファ6との間にラッチ回路として
のフリップフロップ(以下、FFと略称する)7とバッ
ファ8とを接続している。そして、双方向バッファ6と
FF7にはプロセッサ5からライトパルスWRが与えら
れ、双方向バッファ6とバッファ8にはリードパルスR
Dが与えられている。
【0013】図3は、図2に示した本発明の実施例の動
作を説明するためのタイムチャートを示しており、この
タイムチャート並びにプロセッサ5の処理フローチャー
トを示した図4を参照して図2の実施例の動作を以下に
説明する。
作を説明するためのタイムチャートを示しており、この
タイムチャート並びにプロセッサ5の処理フローチャー
トを示した図4を参照して図2の実施例の動作を以下に
説明する。
【0014】まず、プロセッサ5は、通常の動作モード
に入る前に半差し状態の自己診断を実行するため、予め
用意した特定データ(例えばオール“0”)■を出力す
る(図4のステップS1)。このときプロセッサ5はラ
イトパルスWR■を双方向バッファ6に与えるので、そ
の特定データ■は、双方向バッファ6からデータ■とし
て出力され更にデータバス2→コネクタ4→バックボー
ド3→データバス2を通って外部ユニット(図示せず)
へ送信データ■として出力される。尚、ライトパルスW
R■は“L”レベルのときに双方向バッファ6からデー
タ■を出力させるものである。
に入る前に半差し状態の自己診断を実行するため、予め
用意した特定データ(例えばオール“0”)■を出力す
る(図4のステップS1)。このときプロセッサ5はラ
イトパルスWR■を双方向バッファ6に与えるので、そ
の特定データ■は、双方向バッファ6からデータ■とし
て出力され更にデータバス2→コネクタ4→バックボー
ド3→データバス2を通って外部ユニット(図示せず)
へ送信データ■として出力される。尚、ライトパルスW
R■は“L”レベルのときに双方向バッファ6からデー
タ■を出力させるものである。
【0015】この送信データ■はバックボード3で折り
返されてコネクタ4からFF7にデータ■として戻され
るが、このFF7も上記のライトパルスWR■が与えら
れているのでデータ■はFF7にラッチされ、そしてこ
のラッチされたデータ■がバッファ8に出力される。
返されてコネクタ4からFF7にデータ■として戻され
るが、このFF7も上記のライトパルスWR■が与えら
れているのでデータ■はFF7にラッチされ、そしてこ
のラッチされたデータ■がバッファ8に出力される。
【0016】但し、この自己診断モードにおいてバック
ボード3とコネクタ4とが半差し状態に在るとすると、
ユニット内のデータ■は有効データであるが、ユニット
外のデータ■及びその折り返し受信データ■並びにラッ
チされたデータ■は半差し状態のために図示の如く無効
データとなる。
ボード3とコネクタ4とが半差し状態に在るとすると、
ユニット内のデータ■は有効データであるが、ユニット
外のデータ■及びその折り返し受信データ■並びにラッ
チされたデータ■は半差し状態のために図示の如く無効
データとなる。
【0017】この後、プロセッサ5は、“L”レベルの
リードパルスRD■をバッファ8及び双方向バッファ6
に与えることにより、ラッチデータ■はバッファ8及び
6を通ってプロセッサ5の受信データ■として与えられ
る(同ステップS2)が、この受信データ■は上述のよ
うに無効データであるので、送信データ≠受信データと
なり(同ステップS3)、このようなままで外部ユニッ
トとのデータ送受信を行うとデータエラーになるので、
このような好ましくない状態をオペレータに知らせるた
めプロセッサ5はアラーム信号を発生する(同ステップ
S4)。
リードパルスRD■をバッファ8及び双方向バッファ6
に与えることにより、ラッチデータ■はバッファ8及び
6を通ってプロセッサ5の受信データ■として与えられ
る(同ステップS2)が、この受信データ■は上述のよ
うに無効データであるので、送信データ≠受信データと
なり(同ステップS3)、このようなままで外部ユニッ
トとのデータ送受信を行うとデータエラーになるので、
このような好ましくない状態をオペレータに知らせるた
めプロセッサ5はアラーム信号を発生する(同ステップ
S4)。
【0018】このようなアラーム信号を発生する状態は
送信データ=受信データとなるまでステップS1〜S4
を繰り返すこととなり通常の動作モードには移行されな
いが、オペレータがこの半差し状態に気付いてバックボ
ード3をコネクタ4を完全に差し込んだときにはデータ
■〜■は有効データとなるので、プロセッサ5に戻って
来るデータ■も有効データとなり、ステップS3で送信
データ=受信データとなり通常の動作モードに移って外
部ユニットへのリード/ライト・アクセス動作が実行さ
れることとなる(同ステップS5)。
送信データ=受信データとなるまでステップS1〜S4
を繰り返すこととなり通常の動作モードには移行されな
いが、オペレータがこの半差し状態に気付いてバックボ
ード3をコネクタ4を完全に差し込んだときにはデータ
■〜■は有効データとなるので、プロセッサ5に戻って
来るデータ■も有効データとなり、ステップS3で送信
データ=受信データとなり通常の動作モードに移って外
部ユニットへのリード/ライト・アクセス動作が実行さ
れることとなる(同ステップS5)。
【0019】
【発明の効果】以上説明した様に、本発明に係るプロセ
ッサユニットでは、外部ユニットへの送信データをバッ
クボードで折り返しコネクタを介して受信データとして
内部のプロセッサに戻し、該プロセッサで自己診断時に
おいて該送信データと該受信データとを比較して不一致
のときにはアラーム信号を発生するように構成したので
、バックボードとコネクタとの半差し状態を知らせて差
し直しを促すので、本来のデータと異なるデータの送受
信を無くすことができ、装置の性能・信頼性向上に寄与
するところが大きい。
ッサユニットでは、外部ユニットへの送信データをバッ
クボードで折り返しコネクタを介して受信データとして
内部のプロセッサに戻し、該プロセッサで自己診断時に
おいて該送信データと該受信データとを比較して不一致
のときにはアラーム信号を発生するように構成したので
、バックボードとコネクタとの半差し状態を知らせて差
し直しを促すので、本来のデータと異なるデータの送受
信を無くすことができ、装置の性能・信頼性向上に寄与
するところが大きい。
【図1】本発明に係るプロセッサユニットの構成を原理
的に示したブロック図である。
的に示したブロック図である。
【図2】本発明に係るプロセッサユニットの実施例を示
した図である。
した図である。
【図3】本発明に係るプロセッサユニットの動作を説明
するためのタイムチャート図である。
するためのタイムチャート図である。
【図4】本発明に用いるプロセッサユニット内のプロセ
ッサの処理動作を示すフローチャート図である。
ッサの処理動作を示すフローチャート図である。
【図5】本発明及び従来例に共通なコネクタを説明する
ための図である。
ための図である。
1 プロセッサユニット
2 バス
3 バックボード
4 コネクタ
5 プロセッサ
図中、同一符号は同一又は相当部分を示す。
Claims (1)
- 【請求項1】 バックボード(3) と該バックボー
ド(3) に挿入されるコネクタ(4) とが介在した
バス(2) により外部ユニットと接続されるプロセッ
サユニット(1) において、該バックボード(3)
が該外部ユニットへの送信データを折り返すように配線
されており、該コネクタ(3) が該送信データを受信
データとして内部のプロセッサ(5) に戻し、該プロ
セッサ(5) が自己診断時において該送信データと該
受信データとを比較して不一致のときにはアラーム信号
を発生することを特徴としたプロセッサユニット。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3077027A JPH04287144A (ja) | 1991-03-15 | 1991-03-15 | プロセッサユニット |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3077027A JPH04287144A (ja) | 1991-03-15 | 1991-03-15 | プロセッサユニット |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04287144A true JPH04287144A (ja) | 1992-10-12 |
Family
ID=13622268
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3077027A Withdrawn JPH04287144A (ja) | 1991-03-15 | 1991-03-15 | プロセッサユニット |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04287144A (ja) |
-
1991
- 1991-03-15 JP JP3077027A patent/JPH04287144A/ja not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0287302B1 (en) | Cross-coupled checking circuit | |
JPS62186629A (ja) | 情報授受システム | |
US5954825A (en) | Method for isolating faults on a clocked synchronous bus | |
JPS5837736B2 (ja) | 直列デ−タ伝送方式 | |
JPH04287144A (ja) | プロセッサユニット | |
JPS60178561A (ja) | 標準デイジタル・インタ−フエイス装置 | |
JP2879400B2 (ja) | 交換機のリセット回路 | |
JP2706027B2 (ja) | プログラマブルコントローラ | |
JPH087442Y2 (ja) | プログラマブルコントローラの入出力装置 | |
JP2980550B2 (ja) | 通信装置 | |
JP4378799B2 (ja) | ディジタルデータの入出力装置 | |
JPS63126037A (ja) | 信号出力装置 | |
JPS6213155Y2 (ja) | ||
JPH033043A (ja) | 半導体装置 | |
JPS63126041A (ja) | 信号入力装置 | |
JPH0426917Y2 (ja) | ||
JPH09237197A (ja) | 半導体集積回路装置 | |
JPS6258172A (ja) | 信号伝送線の短絡検出方法 | |
JPH06104875A (ja) | シリアルポート | |
JPH01321539A (ja) | バスコネクタ接続状態チェック回路 | |
JPS61145655A (ja) | スレ−ブ異常監視装置 | |
JP2001043104A (ja) | コンピュータシステムのバス監視装置 | |
JPH02245939A (ja) | パリティ検査装置 | |
JPS6174052A (ja) | デ−タ処理装置 | |
JP2001297057A (ja) | バス制御装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980514 |