TW388011B - Method and apparatus for supporting power conservation operation modes - Google Patents
Method and apparatus for supporting power conservation operation modes Download PDFInfo
- Publication number
- TW388011B TW388011B TW086118792A TW86118792A TW388011B TW 388011 B TW388011 B TW 388011B TW 086118792 A TW086118792 A TW 086118792A TW 86118792 A TW86118792 A TW 86118792A TW 388011 B TW388011 B TW 388011B
- Authority
- TW
- Taiwan
- Prior art keywords
- clock
- circuit
- signal
- oscillator
- time
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3237—Power saving characterised by the action undertaken by disabling clock generation or distribution
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/08—Clock generators with changeable or programmable clock frequency
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/325—Power saving in peripheral device
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Sources (AREA)
- Information Transfer Systems (AREA)
Description
A7 B7 δ·、發明説明(1 ) 本發明係關於電氣裝置之電力管理之領域,更詳細言 之,本發明係關於一種電氣裝置之低電力操作模式之裝置 及方法,該電氣裝置係自電腦系統之匯流排獲得電力。 通用串列匯流排(Universal Serial Bus,USB)將USB裝 置連接至U S B電版主機’該主機含有—控制器,該控制器 控管電腦系統中每一USB裝置的操作。每一usb系統中只 有一個主機,USB實線互連結構(physical interc〇nnect)是 層狀星式拓樸(tiered star topology)。一網路中樞(hllb)是 位在每一星式拓樸的中央。每一段電線網路段是在主機及 網路中樞或U S B裝置之間的點對點連接,或是連接至另一 網路中樞或ϋ S B裝置的網路中樞。—岡1敏吸t用串列匯选 排的拓樸圖。 ...—* 經濟部中央標準局員工消費合作社印製 ,U S B系統利用4條電纜轉移信號及電力,兩電線被用於 自點對點網路段載送信號。在u s Β電境中有一電塾線及一 接地線’以將電力傳輸至USB裝置。在電源處,電壓線 (VBiis)正常爲5伏特。每一USB網路段利用電纜提供有限 量的電力,主機提供電力給u S B裝置,其直接連接至主 機。USB主機具有一與USB相互獨立的電力管理系統。 ϋ S B系統軟體與主機電力管理系統交互作用,以處理系統 電力事件(如懸置模式(SJU邱end mode)或恢復(resume mode)模式),此有助於u S B系凌的省電功能發揮。 懸置模式是電力節省狀態,tUSB裝置在其匯流排線上 看到恆定空閒狀態爲時超過一知地時間(例如3 〇毫秒),則 U S B裝置進入懸置狀態。恢復模式是由主機或裝置所使 -4- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 經濟部中央標準局員工消费合作社印製 A7 Β7 五、發明説明(2 ). 用,以唤醒處於懸置狀態的U S B裝置。支持該懸置及恢復 模式操作的U S B裝置必須兔合許多規定。賢先,:,USB裝置 必須自ϋ S B (當處於懸置狀態下操作)及用低於一定數値的 電流(目前爲5 00微安培)。達到符合此電力限制規定之一方 法是將(處於懸置狀態下)U S Β裝置上時鐘及振盪器的耗電 降低:,在將USB裝置上時鐘及振盪器的耗電降低之 前,必須將充份之時間分配給USB裝置,以在記憶體内像 存現存U S B裝置狀態資料,如此做能於自懸置狀態退出時 U S B裝置能回復至相同狀態,:第豆,當u s B裝置因恢復信 號傳送出去而被唤醒,在讓時鐘能自振盪器引導出標稱頻 率之前,振盪器#須有足夠的時間能穩定化,此防止時鐘 產生頻率不穩定的時脈,:第四,需要將足夠的時間分配給 USB裝置,以在自恢復狀態退出且開始正常操作之前將所 儲存U S B裝置狀態操作寫入於其暫存器之内。 需要種在裝置内支持電力節省模式的方法及裝置, 該裝置自電腦系統中的匯流排獲致電力❹ 根據本發明之一觀點,描述一種裝置中管理電力之裝 ,’該裝置包括有-時脈致能電路,該時脈致能電路會使 了-產生標稱時脈頻率的時鐘被除能(仏齡),該標 狀頻率疋在振盈器接收第_信號時輸出的原始頻率评 = equeneies)钉生出。在接收第二信號以進入懸置狀態之 弟一預定時間之時,依時間順序(time-wise)獨立時間參者 電路會將第-信號傳送至時脈致能電路。 种門參考 根據本發明之另-觀點,描述-種管理裝置中電力的裝 本麻度適用中國國家
五、發明説明(3 ,裝置具有―振盘器及—時鐘’該時鐘自該 生出標稱頻牵。W 依盈益何 唼裝置包括一匯流排監控電路,該匯流 監fe電路會監松 S机排 流排監幹電路= 活動。當活動被读測到時,匯 電:是—流排監控電路。在二恢 >時,振盪器致能電路會將振盪器活動引動。 "陝奴仏號之後-預定期間的時間時,時間參考電路產 =致能信號,其中,該時間參考電路以相對於= Κ依時間順序獨立方式操作。一時鐘致能電路是 稱接f·時間參考電路。時鐘致能電路使得時鐘致能。在接 收到第仏唬時,時鐘致能電輅使得時鐘除能。 /據本發明之另“觀點…種電氣裝置(被匯流排所提供 電力)1電力節省模式之輸錢用㈣器及時㈣生標稱頻 率(來,该振i器)操作之方法被描述,依據該方法,接收 到陂攸,舌動的信號,振i器被致能,在振i器被致能之 後二測量第一預定期間時間,其中,該測量是以相對於振 邊器或時鐘之依時間順序獨立方式進行,在第一預定期間 時間之後,時鐘被致能。 經濟部中央標準局員工消费合作社印裝 本發明參考圖式用實例且不以限制之方式加以說明,其 中’相似圖號顯示相似的元件: 圖1説明通用串列匯流排的拓-樸圖 圖2説明一完成本發明具體實例之電腦系統的方塊圖^ 圖3説明一完成本發明之通用-串列匯流排裝置之具體實 的方塊圖。 ' 例 -6- 本紙張尺度適用中國國家標準(CNS ) A4現格(21〇χ297公楚〉 五、發明説明( 4 A7 B7 經濟部中央標準局員工消費合作杜印製 圖4說明依據本發明一具體實例之一稜懸置控赴電聲之實 例之方塊圖。 ’ 圖5説明本發明所使用.一具體f例之r〔網路。 圖6說明由隨著時間變化由振靈器所―產生之頻率及由該振 盪器頻率衍生之時脈的圖形。 圖7 i先明落置控制電路的時序圖.。 圖8是説明一種自匯流_排接收電力的電氣裝眞中支持省電 模式之方法之流程圖^ 請參考圖2 ’本發明可實施的例示具體實例的電腦系統是 續'示成2 0 0。電腦系統2 0 0包括一處理數位資料的處理器 2〇1,該處理器201爲一複雜f旨令群計算(c〇mplex instruction set computing,CISC)處理器,精簡指令群計 算(reduced instruction set computing,RISC)處理器,極 長指令字元(very long instruction word,VLIW)處理器, 能冗成指令群之组合组的處理器,或其他處理器裝置。該 處理器2 01是镇接至中央處理器匯流排2 1 〇,該c P U匯流排 2 10在處理器201及電腦系統200之其他元件之間傳送信 號。 就所舉例説明之具體實例,記憶體2 13包括一動態隨機存 取記憶體(DRAM)裝置,靜態隨機存取記憶體(SRAM)裝 置,或其他記憶體裝置。在處理器20 1執行指令時,記憶 體2 13儲存資料訊息或其他中賭資料,橋式記憶體控制器 211是耦接至CPU匯流排210^記憶體213,該橋式記憶體 控制器1 1 1在處理器201,記憶體213以及電腦系統2〇〇的其 本紙張尺度適用中國國家標準(〇^)六4規格(2丨0父297公釐} 請 閲 讀 背
I
頁 A 7 B7 五、發明説明(5 ) 他元件之間導引資料之流動,接著,將來自此些元件的信 號橋接至高速I/O匯流排220。 就所舉例説明之具體實例,高速I/O匯流排220能促成周 邊設備以高資料通過率(high data throughput rates)之下操 作,該高速I/O匯流排220可爲單一匯流排或多數個匯流排 的组合,例如,高速I/O匯流排220可包括有一周邊元件互 接匯流排(Peripheral Components Interconnect Bus, PCI Bus),個人電腦記憶體卡國傺協會匯流排(PCMCIA bus, Personal Computer Memory Card International Association bus ),或其他匯流排,該匯流排提供電腦系統 200内元件之間通信耦合線。_路座制器22 1將許多電腦的 網路耦合一起,且提供機器之間的通信連接。一顯示裝置 控制器222係耦接至該高速I / 〇匯流排220,顯示裝置控制 器222使得顯示裝置能耦接至電腦系統,且充當顯示裝置 及電腦系統200之間的介面。顯示裝置自處理器20 1藉由顯 示裝置控制器222接收信息與資料,接著,將信息與資料 呈現在電腦系統200之使用者之前。 經濟部中央標準局員工消費合作杜印製 就所舉例説明之具體實例,匯流排橋接器223係將高速 I/O匯.流排220耦合至I/O匯流排230及I/O匯流排240。匯 流排橋接器223包括一轉接器(translator),以在高速I/O匯 流排220及I/O匯流排230及I/cT匯流排240之間橋接信號。 I/O匯流排230是用於在周邊裝置(其在低資料通過率之 下操作)之間將信息接通連絡。—1/〇匯流排23〇可爲單一匯 流排或多數匯流排之组合。例如,該1/〇匯流排23〇可包括 ________- 8 - 本紙張尺度適用中國國家標準(CNS ) A4規格〈2丨〇><297公釐, - A7 B7 五、發明説明(6 有一工業標準架構匯流排(Industry Standard Architecture bus ’ ISA bus),擴充工業標準架構匯流排(Extended Industry Standard Architecture bus,EISA bus)或微頻道 架構匯流排(Micro Channel Architecture MCA bus),該 I /O匯流排23 0提供電腦系統200内元件之間通信耦合線。 資料儲存裝置231可爲一硬碟驅動器,軟碟驅動器,光碟 驅動器,快閃記憶體裝置或其他大容量儲存裝置(mass storage device) ° - I/O匯流排240是具有能提供電力至裝置(耦接至其本身) 能力的匯流排。該I /〇匯流排240可爲單一匯流排或多數個 匯流排之組合。在一具體實例的電腦系統2〇〇中,I/O匯流 排240是USB匯流排,且匯流排橋接器223當做橋接至USB 240之主機控制器被操作。匯流排240提供電腦系統中元件 之間的通信耦合線。元件241是耦接至匯流排240之U S B裝 置。該USB裝置241可爲(例如)視頻攝影機,音頻哪叭, 鍵盤控制器音頻控制器’或其他裝置,懸置控制電路 242是置放在USB裝置241之内,且操作時能支援USB裝置 241的省電操作模式。應了解,懸置控制電路242可在不爲 U S B裝置(自不爲u S B之其他匯流排接收電力)之其他裝置 内貫施。 圖3爲實施本發明一具體實huSB裝置241之方塊圖。 USB裝置241包含一微控制器電路3〇1,該微控制器電路 301操作以處理信息,且支援U'SB裝置241上的功能。懸置 控制電路242是耦接至微控制器電路3〇 1,懸置控制電路 -9 - 本紙張尺度適用中國國家標隼(CNS ) Λ4規格(210X297公釐) 請 先 閲 讀 背 面 I 事 項 裝 經濟部中央樣準局員工消費合作社印製 經濟部中央標準局貝工消費合作社印製 A7 一 B7 五 '發明説明(7 ) 242操作,以支援USB裝置241的低功率操作模式。振盪器 單元302被耦合至懸置控制電路242 ;振盪器單元302係操 作以被供USB裝置241—未處理頻率之時脈《振盪器單元 3 02包含一能產生波形的振盪器及一電池,該電池自振盪 器波形衍生時脈波。原始頻率是直接被振盪器單元302所 產生之頻率。標稱頻率或次頻率是自原始頻率藉由懸置控 制電路242内的時鐘所衍生出。 懸置控制電路242藉偵測USB 240上非間置狀況監控USB 240的活動,當懸置控制電路242偵測到USB 240上有活動 時’懸置控制電路242傳送一活動信號至微控制電路30 i。 微控制器3 0 1定義一時間窗孔,在A時間窗孔内,微控制 器等候來自懸置控制電路242的活動信號:若在時間窗孔 内微控制器30 1並未接收到一活動信號,則微控制器傳送 一懸置信號至懸置控制電路242,指出該U S B裝置241應處 於懸置狀態。當微控制器在懸置狀態下操作,藉將懸置控 制電路242内的時鐘及USB裝置241内的振盪器單元302加 以除能,U S B裝置241的功率消耗降低了。將在懸置控制 電路242内時鐘及振盪器單元302除能後,使得USB裝置 24 1處於靜置狀態’在此靜態狀態下,電流消耗量只來自 於U S B裝置24 1内元件的漏電流。 在懸置控制電路242將其自ί的時鐘及振盪器單元302除 能之前,懸置控制電路242提梃一時間延遲,以讓u S Β裝 置的狀態信息能被儲存。在接收到來自微控制器3 〇 i的懸 置信號時,懸置控制電路242會使一位在懸置控制電路242 __ - _-10-_________ 本紙^_度適用中國國家標隼(CNS ) A4現格(210X29?公楚)—· ~ ~ ~ (讀先聞讀背面之注意事項再^寫本頁) •裝 A7 B7 五、發明説明(8 經濟部中央標準局負工消費合作社印¾. 内的時間參考電路被啓動;在—預定時間之後,時間參考 電路發出信號至懸置控制電路242,以使得時鐘及外在的 振盛器單元302被除能《時間參考電路被設計好,以在將 時鐘及振盪器單元3 02被除能之前,提供有適當夠期間的 時間讓微控制器30 1將U S B裝置24 1的狀態信息儲存在記憶 體内。時間參考電路與USB裝置241内的時鐘及振盪器單 元302無關’爲具有時間順序的。在微控制器3〇ι已將usb 裝置的狀態信息儲存在記憶_體内,懸置控制電路242會使 得位在懸置控制電路242内的時鐘儲能。在位於懸置控制 電路242内的時鐘被除能之後,懸置控制電路242使得振盪 器單元302被除能。 —〜 在USB裝置241處在懸置模式下時,懸置控制電路242繼 續監控USB 240。將USB 240被偵測到有活動時,懸置控 制電路242進入恢復狀態。在進入恢復狀態之時,懸置控 制電路242使得振盪器單元3 〇2被致能。在使得懸置控制電 路242内時鐘被致能之前,懸置控制電路242能讓振盪器單 元3 02具有充足適當時間期間能穩定下來,該時間期間是 用在懸置控制電路242内的時間參考電路測量出,時間參 考電路是依時間順序的與USB裝置241内時鐘的振盪器單 7L 3〇2典關,且其不需要時間來穩定,提供可靠的定時參 考値。在振產器3 02及時鐘兩*皆被致能後,懸置控制電 路242發出中斷信號至微控制器·3〇1,以向微控制器3〇1指 不,恢復模式已開始,且用儲^在記憶體内U s Β狀態信息 更新微控制器301内暫存器内資料,在該暫存器内資料已 11 - 本紙張尺度適用中國國家標準(CNS ) Α4規格(2)0χ297公廣) 請 先 閲 讀 背 Ss 之 注 意 事 項 再 t ατ A7 B7 五、發明説明(9 ) 被更新’懸置控制電路242發出第二中斷信號至微控制器 30 1 ’以指示出該恢復模式已終止且開始正常活動。微控 制器301、懸置控制電路242及振盪器單元302可用任何習 知電路完成。 圖4説明依據本發明一具體實例的一具體實例懸置控制電 路242的方塊圖。懸置控制電路242包含有一匯流排監控電 路4 0 一藉偵測U S B 2 4 0上匯流排的信號,匯流排監控電路 405操作時用於監控USB 24α上的活動:當匯流排監控電路 405偵測到USB 240上的活動時,匯流排監控電路4〇5產生 一活動信號或一活動位元,該活動信號傳送至微控制器, 且被微控制器所使用,以判定-是否—要將USB裝置241變成 處於懸置狀態。在該説明的具體實例中,當U S B裝置241 處於懸置狀態,它自U S B消耗比一預定電流量較小的電 流’ 500微安培,將USB裝置内懸置控制電路242(對所例 舉説明的具體實例中是置於時脈致能電路43〇之内部)及振 產器單元3 0 2除能’能達到省電之目的,活動信號亦傳送 至振盪器致能電路245,其將信號送經後傳送至時間參考 電路4;20。 懸置控制電路242另包含一懸置確言/反確言偵測電路 (SADDC)410,SADDC 410是耦合至微控制器301,且當 微控制器正在判定USB裝置24Ί是否進入懸置狀態時接收 一來自微控制器3〇1之懸置信蜣,SADDC 410先將一信號 激勵且送至恢復致能電路4 15,以將懸置過程預完成停 止,以阻止匯流排活動。恢復致能電路415將一信號激勵 __-12- 本紙張尺度適用中國國家標準(CMS ) A4規格(2IOX25I7公釐) A7 B7 經濟部中央標率局負工消費合作社印製 五、發明説明(10 ) 且送至振盪器致能電路425,浐 ’知出USB裝置241正要進入懸 置狀態。振盪器致能電路此 电格425將k唬傳送至時間參考電路 420 〇 時間參考電路420接收來自振堡器致能電路*}〇的信號,指 示USB裝置241要進入該懸置狀態,且在將時脈致能電路 43时時鐘除能之前提供時間延遲,此時間延遲能在微控 制器3〇1進人懸置模式之前讓微控制器训能將_裝置狀 態信息儲存至區域記憶體内-。在本發明—具體實例中,時 間參考电路420包括一使用電阻/電容網路的延遲電路, 汶U阻/電谷(r_C)網路時依USB裝置241上時鐘及振盪 器單元302的時間順序獨立地操作厂R_c網路的電阻及電容 經设计過,以提供適當的延遲,供微控制器將u s B裝置狀 態#息儲存在記憶體内。所需延遲的時間數値是與申請案 有關’且可用公式測定出。 圖5説明本發明所使用的一具體實例的R-C網路500,二 極體510是镇接至USB裝置的電源電壓。當不將電力供應 至R- C網路500 ’ vcc及接地是在相同電壓之下,且電容 520说經由—極體51〇來放電。rc_〇ut信號用於提供電壓至 R-C網路的電容器52〇,以充電。rc_in信號是被監控中, 以判定此電路已完成充電,要將R_ C網路完成充電的時間 是取決於電阻元件的電阻値反電容器的電容値,如上所 述’容阻値及電容値由申請人奐定且可用公式算出,R_c 網路可用於測量一段時間,此一段時間可爲充電或放電方 向上之時間。在時間延遲之後,時間參考電路420發出信 —--------_ -- 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閱讀背面之注意事項再本頁)
*ΐτ 五、發明説明(11 ) 號至時脈致能電路430,以指示出,微控制器已具有足夠 的時間,以將USB裝置狀態信息儲存在記憶體内。 現請參考圖4,時脈致能電路430包含一時鐘,此時鐘能 衍生出來自振盪器302的標稱頻率或次頻率,該振盪器3〇2 是在懸置控制邏輯242之外面。在接收到來自時間參考電 路420的信號,指出微控制器已完成USB裝置狀態信息之 儲存動作之時,時脈致能電路430使得時鐘被除能◊在使 用振盪器單元當做參考(以測量)的一預定時間期間之後, 時脈致能電路430發出信號至振盪器致能電路425,以將振 盪器單元302被除能。在將振聋器單元302被除能之前,時 脈致吨電路4 3 0中的時鐘被除能。無時鐘除能先能防止時 鐘衍生出不穩定時脈信號不穩定地自振盪器單元3〇2輸 出。不穩定的時脈信號可使得微控制器在無效狀。在本發 明一具體實例中,預定時間期間是用原始頻率(由振盪器單 疋3 02所產生)加以測定,且該預定時間期間是由振盪器單 元3〇2所定義之期間。 在懸置狀態期間,匯流排監控電路4〇5繼續監控usb 24〇 上的活動,在偵測到USB 240上有活動時,匯流排監控電 路405發出一恢復信號至振盪器致能電路425,接著,振盪 器致能電路425驅動信號至時間參考電路42〇。在接收來: 匯流排監控電路405的恢復信“,振堡器致能電路425合 使得振盘器單元302致能。在發出—信號至時脈致能電路 4304W,時間參考電路42()提供—預定時間延遲,該信號 在接收到來自匯流排監控電路4G5的恢復信號之時使得時 -------— ___ - - 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 五、發明説明(12 ) 鐘致能。在讓時脈致能電路430内時鐘產生標稱頻率或次 頻率(來自由振盪器單元302輸出的原始頻率)之前,該預定 延遲時間能讓振盪器單元穩定化。 圖6舉例說明該原始時脈頻率(在一段時間期間之後,自 振盪奇單元302之振盪器輸出)的圖形。波形61〇是由振盪 器所輸出》在時間〇至時間〖由振盪器所產生之波形具有數 値變動的振幅。在時間(之後,振盪器穩定化且產生振幅不 再會變化的波形。脈波波形620是振盪器單元3〇2的單胞的 輸出,該振盪器單元302自振盪器之波形輸出端產生原始 頻率。具有變動振幅由振盪器巧產生的波形(在時間〇至時 間〇使得單胞產生不完美的原奋頻奉,該原始頻率在時間〇 至時間t之間具有不穩定的頻率。在時間(後波形具有不變 動之Μ幅的原始頻率被產生之後,原始頻率具有穩定頻 率。 請參考圖4,如上所述,在振盪器單元3〇2已穩定之後, 經濟部中央標準局負工消費合作社印製 在時脈致能電路430内的時鐘被致能。在振盛器單元3〇2已 被致能,給予振盪器單元302時間,以在時脈致能電路43 〇 内時鐘被致能之前,時間參考電路42〇提供預定時間的延 遲。在本發明一具體實例中,時間參考電路42〇使用上述 的相同R-C網路,供提供預定時間的延遲。在本發明另一 具體實例中’具有不同構形的然相對於時鐘或振堡器單元 302以依時間順序獨立方式被操彳乍的不同R_c網路被使用。 在R-C網路中的電阻及電容被設計,以在時鐘被致能(以產 生標稱或次頻率,來自由振盪器單元302所輸出的原始頻 -15- 本紙張尺度適用中國國家S準(CNS ) A4規格(2lOX 297公釐)— ------- A7 _________B7 五、發明説明(13 ) 率)之前,提供能讓振盪器單元302穩定的適當時間延遲。 相似地’時間延遲的數i是因個案而定,且可用實驗式測 出。 一中斷電路435係核接至圖3中所顯示的時脈致能電路 430及微控制器。在時脈致能電路430内的時鐘已被致能之 後’時脈致能電路430驅動一恢復啓始信號至中斷電路 435。在答覆該恢復啓始信號時,中斷電路435驅動第一中 斷至微控制器3 0 1。第一中斷向微控制器指示,恢復狀態 已開始’且在懸置模式下儲存在記憶體内的U S B裝置狀態 信息必窝回至微控制器301内的暫存器。在USB裝置241狀 態信息已恢復而再存在於微控-制器一301内的暫存器内,中 斷電路435驅動一第二中斷信號至微控制器3〇1,顯示出恢 復狀態已終止,且U S B裝置24 1已處於正常操作狀態。當 其兩電線被驅動爲低電壓爲時一段時間,U S B發出一恢復 之終點的信號。匯流排監控電路4〇5看視到此情況且驅動 此第二中斷至微控制器3〇1。 在本發明一具體實施例中’—恢復致能電路4丨5是耦接至 SADDC 410 ’振盪器致能電路425,及時脈致能電路43〇。 操作恢復致能電路415,以在讓USB裝置241開始進入恢復 狀態之前,讓USB裝置241能完成進入懸置狀態的步驟。 藉用恢復致能電路415,SADD^C 4 10發出一信號至時間參 考電路420,指示出USB裝置24Ί正要進入懸置狀態。恢復 致能電路4 1 5驅動一信號至振▲器致能電路425且繼續驅動 經過該時間參考電路42〇 ,使得任何來自匯流排監控電路 B7 五、發明説明(14 ) 405的恢復信號被阻止進入振盪器致能電路425,接著,亦 被阻止進入該時間參考電路420。在沒有中斷之情沉下, 此讓USB裝置241完成讓進入懸置狀態之步驟,只要該時 脈致能電路430自時間參考電路420接收到信號,指示出微 控制器301已完成儲存USB狀態信號動作,且正要進入懸 置狀態,時脈致能電路43 0驅動一偉號至恢復致能電路 415 »在反應時,恢復致能電路415驅動一信號至振盪器致 能電路425,該信號去除該恢復信號被阻斷不進入匯流排 監控電路405之情況。在本發明一具體實例中,匯流排監 控電路405,SADDC 410,恢復致能電路415,時間參考電 路420,振盪器致能電路425 ,時脈一致能電路43〇,及中斷 電路435皆製做在單“晶片且在同一矽基片(substrate) 上。 匯泥排監控電路405,SADDC 410,恢復致能電路415, 時間參考電路420,振堡器致能電路425,時脈致能電路 43〇,及中斷電路435可用任何習知電路加以完成。應了 解’咚圖4中所舉例説明的懸置控制電路242可在不爲^ $ b 裝置(此U S B裝置自不爲u SB的匯流排接收電力)的裝置内 實施。 圖7是説明在懸置控制電路中信號的時序圖。在時間〇, U S B裝置在正常操作狀態下操-作。在時間5,偵測到懸置 狀態’在USB上有一段時間不浩動時,微控制器發出一懸 置脈衝土懸置担制電路。在懸复控制電路中的懸置確言/ 反確言(aSSert/ deassert)偵測電路接收該懸置脈衝 ,且驅 Α7 -----B7 五、發明説明(15 ) (請先閲讀背面之注意事項再. 動一信號至懸置控制電路中的時間參考電路,該時間參考 私路經由一延遲電路將rC_〇ut的信號確言。在時間〗〇,藉 在rC_ln上確言一信號,延遲電路反應。在rc-out及rc_in 的確s之間的時間期間是被微控制器所使用,以將耵s b裝 置狀態信息儲存在記憶體内。 在時間1 5,針對u S B裝置的活動是被匯流排監控電路所 偵測到。在懸置控制電路中的匯流排監控電路發出一恢復 脈衝至振盪器致能電路及經由振盪器致能電路至時間參考 電路。·時間參考電路將rc_〇ut的信號瓦確言。在時間2〇, 藉將rc-in上的信號確言能反碑該延遲電路。在反確言 out及rc-in之間的獨立時間期-間是-充當懸置控制電路中時 訂 脈致能電路的參考時間。時脈致能電路使用此時間期間當 做參考時間’以在將時鐘致能之前,讓振盘器單元穩定 化。 經濟部中央標準局員工消費合作社印裝 在時間2 Ο,在時鐘已被致能之後,恢復啓始中斷信號是 中斷電路傳送至微控制器。將储存在記憶體内的謂 裝置狀態信號寫人在微控制器的暫存器中,該微控制器對 恢復啓始中斷做出反應」在時間25,藉用中斷電路將恢復 :止中斷傳送至該微控制器。恢復终止十斷通知微控制 器,U S B裝置可在正常操作模式下執行操作。 圖8是説明自匯流剔共電的電>裝置的省電模式中退出的 方㈣流程圖’圖中’用振心及時鐘(自㈣器衍生出標 稱頻率)操作電子裝置。在步碟咖,針對電子裝置,判斷 在匯流排上是否有活動,若針對電子裝置,醒流排上沒有 -;-—------^ 本纸張尺度it财關家標fTTcNS M4規格(210χ^^— • I —^1 .1 -I «I I · 1— . A7 B7 五、發明説明(16 ) 活動’控制移轉至步驟80卜若針對電子裝置,匯流排上 有活動’控制向前移轉至步驟8〇2。 在步驟802,振盪器被致能。 在步驟803,在振盪器被致能之時間開始獨立測量一段時 間期間’藉使用一時間參考來進行測量,間參考與振 邊器及時鐘無關,在本發明_具體實例中,藉經由一延遲 電路傳送出信號而完成獨立的測量a延遲電路可用電阻/ 電容網路加以完成’時間期間是大於振堡器穩定化所 時間。 在步驟804,在該時間期間已經到期之後,時鐘被致能。 在上述説明書中,本發明係參ί特殊具體實例加以説 明,然而,應了解可對説明書加以進行各種修正與更改而 不會偏離本發明之精神與範圍之外,因此,説明書及圖式 是説明性而非用於限制。 請 先 閲 讀 背 之 注 意 項
頁 -ΤΓ 經濟部中央樣準局員工消費合作社印製 ^hlj----- .In . - 8- I . -19- 本纸張尺度適财國國家2l〇x29
Claims (1)
- .〜種管理裝置中電力的裝置,其包括有: 一時脈致—能電路,該時脈致態電路在接收到第一信號 將產生標稱時脈頻率的時鐘ϋ除歲_,該標稱時脈頻〜 率是衍生自振盪器;以及. ' 耦接至韓時脈致能電.路的時間參考電路」—在接收到 ‘第二芦號顯示該裝置要進^人.懸…置艇態md.定^間 期間·時,該時間參考電路傳送料」信號至時脈致: 路,' 其中,該時間參考電路是以依時間順序與握盈器及時 鐘無關之方式操作' 根據申婧辠刹_範圍第1項之裝置了其中',該時間參考電、 路^括有一電阻/電容網路,該網路是以依時間順序與 振盘器無關之方式操彳乍。 3:根=申請專利範圍第1項的裝置,其另包括一振盈器致 ^电路’該振盘器致能..電.路搞接至時脈.致能電路,其在 接收第二信號以將振盪器除能時,將振盪器除能。 =根據申請專利範圍第3項的裝置,其中二在接收第一信 $又後第二預定時間期間時,該時脈致能電路傳送第三 知號至振盪器致能電路以將振盪器除能。 5·,據申請專利範圍第3項的裝置,其中,在接收到恢復 信號,振盪器致能電路將振盪器致能。 —根據申叫專利範圍第5項的裝置,其中,該時脈致能電 ^知時鐘致能’以在接收第四信號時產生該衍生自振盪 器之'-標~.稱時脈頻率。 -20- 鎚濟部中夬榇準局員工消費合作社印製 A8 Βδ C8 !~----— D8_ 、申請專利範圍 根據申蜻專利範圍第6項的裝置,其宁,該時間參考芩 路在接收到恢復信號之後第三預定時間期間之時傳送第 均信號至時脈致能電路。 種用振jg器及時鐘操作裝置本管理電力之裝置,該時 鐘肖振盪器衍生標〜稱頻率,其包括有: —懸置控制電路,在偵測到一時間内一預定數量的不 活動時該懸置控制電路自微控制器接收懸置信號; •振盪器致能電路,耦接至該懸置控制電路,其接收 自該懸置控制電路的懸置信號; 時脈致能電路,在接收第一信號時將時鐘除能;及 f —時間參考電路,耦接至振盪器致能電路及時脈致能 電路,在‘接收到來自振盪I致能電路的第二信號顯示該 ,置正要進入|屋狀態支後: ? 一預定時間期。間之時' 4時間參考電路傳送第—信號至時脈致能電路,其中, 争間參考電路、依時間順序的以與振盪器及時鐘盔 方式操作。 , 9·根據申請專利㈣第8項的裝置,其中, 路是電阻/電容網路。 麥考" 0·,=中請專利範圍第8項的裝置,>另包括有_振靈器致 ’㈣至時脈敢能電路,其在接收—將振堡器除 1此的第二信號之時,將振盪器除能。 L根據中讀專利範圍第1G项的裝置,其中,在接收第 後第_預定時間期間之時,該時脈致能電路 辰t器除能信號至振盪器致能電路。 、'^ ^----S-----裝----1:· (請先聞讀背面之注意事項再填寫本頁) * ^n* 11 1 —- j -21 - 申請專利範圍 A8 BS C8 D8 經濟部中央標準局貝工消費合作社印製 12.根據申請專利範圍第1〇項的裝置,其中,在接收到來自 微控制器的恢復信d時,該振盈器致能電路將振盘器 致能。 1丄根據申請專利範圍第10項的裝置,其中,在接收到第四 L唬足時,該時脈致|電路使得時鐘被致能,以產生該 衍生自〜板盈、器的標稱時脈頻率。 14'if申請士利範圍第13項的裝置,4中,在接收到恢復 k號之後第二預定時間期同之時,該時間參考電路傳送 第四-信號至該時脈致能電路。15.根隻申請專利範圍第〖3項的裝置,另^电括有—中斷電 路i耦接至時m電路,其產生第一中斷信號至微控 ,器’其在接收到來自時脈致能電路的第四信號之時, Γ向微控制器發出信號,.以使得電子裝置構形以供操作。 16'根據:請專利㈣第15項的裝m、,該中斷電路屢 生:第二中斷信號至微控制器,其在接收到第二信號之 後弟四預定時間期間之時向微控制器發出信號,告知電 子裝置正在操作中。+ Π. —種用振盪器及時鐘操作裝置中管理電力之裝置,該時 鐘咱振盪器衍生標稱頻率,.其包括有: —匯流排監控電路,其監控匯流排上之活動,且當活 泰被n到,其產生恢復信號; ·--振盪器致能電路,耦接至匯流排監控電路,在接收 ,'到恢復信號之時將振盪器啓動; 一時間參考電路,耦接至振盪器致能電路,在接收到 -22- 本紙張疋$_適用中國國家標準(CNS )八4規( 210X29?公釐) '------·—裝-- (請先閲讀背面之注意事項再填寫本頁) 、11 Τ • — HJI 經濟部中央襟準局貝H消費合作社印製 A8 BB C8 __________ D8 、申請專利範園 恢復信號之後一預定時間期間之時產生該時脈致能信 號’其中,時間參考電路以依時間順序與振產器及時考 操關之獨立方式操作;以及 —時脈致能電路,耦接至時間參考電路,在接收到時 脈致能信號之後將時鐘致能。 18,根據申請專利範圍第丨7項的裝置,*中,該時間參考電 f路包括有電阻/電容網路。 19:—種管理電子裝置中電力冬方法’該電子裝置有匯流排 接收電力JL-用振盪器| b寺鐘操作,該時鐘自該振盪器衍 生標稱頻率,其包括有: 監控該匯流排上的活動;」 - 在偵測到一預定期間内無活動之後進入懸置模為; ,將装羞妁狀態資料儲存在記憶體内· 今進入懸置模式之後一第一預定時間期間之後將時鐘 ........ - 除能: 在時鐘已被除能之後一第二預定時間期^間之時將振堡 器黎能。 2〇.根據申請專利範圍第1 9項的方法,另包括下列步驟: 在匯流排上偵測到活動之後進入恢槔模^ ; 將振盈器致能; 在振盪器已被致能一第三預定時間期間將時鐘致能; 以及 - 用記憶體为的狀態信息將裝置資料更新。 21,根據申請專利範園第2 〇項的方法’其-中,將一信號送經 -23- 本紙張尺度適用中國國家標準(CNS ) Α4規格(210X297公釐) ^ΊΙί a^f m nn k c (請先閲讀背面之注意事項再填寫本頁) 訂— -ml · A3 B8 C8 D8 六、电請專利範圍 、過獨立時脈參考電路而量測出第三預定時間期間。 22. —種自電子裝置的省電模式退出的方法,該電子裝置自 匯沉·排提供電力且用.振盪器及時鐘操作,該時鐘自該振 遗器..衍束標稱頻率包括有: 接收一.恢復活動的信號;. 1 將振盪器致能: ^在振盪器被致能之後測量第一預定時間期間,其中, 該測量是與使用振盪器或時鐘無關;以及 在第一預定時間期間之後將—時鐘致能。 23·.拫據申請專利範園第2 2項的方锋,該剛量步驟是藉發出 —信號經遇二具有一時間常數的電阻V電容網路而完成。 (請先聞讀背面之泣意事項真填寫本X > X -装--- ——訂 經濟部中央標準局属工消費合作社印裝 a _ -- ---. II —I— 1 -I In III Hi I I -24- ^張尺度適用中國國家標準T( CNS )八4規|( 2丨0X297公i ----—'^
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/766,089 US6085325A (en) | 1996-12-16 | 1996-12-16 | Method and apparatus for supporting power conservation operation modes |
Publications (1)
Publication Number | Publication Date |
---|---|
TW388011B true TW388011B (en) | 2000-04-21 |
Family
ID=25075378
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW086118792A TW388011B (en) | 1996-12-16 | 1997-12-12 | Method and apparatus for supporting power conservation operation modes |
Country Status (7)
Country | Link |
---|---|
US (1) | US6085325A (zh) |
EP (1) | EP1008030B1 (zh) |
JP (1) | JP4191254B2 (zh) |
KR (1) | KR100370641B1 (zh) |
AU (1) | AU5450098A (zh) |
TW (1) | TW388011B (zh) |
WO (1) | WO1998027482A1 (zh) |
Families Citing this family (57)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19755259A1 (de) * | 1997-12-12 | 1999-06-17 | Kostal Leopold Gmbh & Co Kg | Elektronische Schaltungsanordnung zum Beaufschlagen eines Mikroprozesses mit Weck- und Aktionssignalen |
US6201977B1 (en) * | 1998-04-24 | 2001-03-13 | Micron Technology, Inc. | Power-saving mode for portable communication devices |
JP2000105638A (ja) * | 1998-09-29 | 2000-04-11 | Nec Corp | Usbデバイス及びusb接続システム |
US6272644B1 (en) * | 1999-01-06 | 2001-08-07 | Matsushita Electrical Industrial Co., Ltd. | Method for entering powersave mode of USB hub |
US6567921B1 (en) * | 1999-01-25 | 2003-05-20 | Agere Systems, Inc. | Asynchronous low power mode bus controller circuit and method of low power mode operation |
US7032119B2 (en) * | 2000-09-27 | 2006-04-18 | Amphus, Inc. | Dynamic power and workload management for multi-server system |
US6795450B1 (en) * | 2000-09-28 | 2004-09-21 | Tdk Semiconductor Corporation | Method and apparatus for supporting physical layer link-suspend operation between network nodes |
JP2002175127A (ja) * | 2000-09-29 | 2002-06-21 | Oki Electric Ind Co Ltd | マイクロコントローラ |
US6483843B1 (en) * | 2000-10-12 | 2002-11-19 | Emulex Corporation | Detecting and counting open ordered sets originating from an attached node port |
TWI222001B (en) * | 2000-11-10 | 2004-10-11 | Sanyo Electric Co | Microcomputer |
US6467042B1 (en) * | 2000-12-27 | 2002-10-15 | Cypress Semiconductor Corporation | Method and/or apparatus for lowering power consumption in a peripheral device |
JP3913991B2 (ja) * | 2001-02-13 | 2007-05-09 | 富士通株式会社 | マイクロコンピュータおよびコンピュータシステム |
US6816976B2 (en) * | 2001-03-29 | 2004-11-09 | Cypress Semiconductor Corp. | System and method for reducing power consumption in a universal serial bus device |
US20030196126A1 (en) | 2002-04-11 | 2003-10-16 | Fung Henry T. | System, method, and architecture for dynamic server power management and dynamic workload management for multi-server environment |
US20030014676A1 (en) * | 2001-07-13 | 2003-01-16 | Tzong-Yu Wang | Method of remote start of wireless transmission USB |
US6950960B2 (en) * | 2001-07-17 | 2005-09-27 | Synopsys, Inc. | Disabling a clock signal to a peripheral interface engine block during peripheral operation in a selected operational mode |
US7103788B1 (en) * | 2001-10-31 | 2006-09-05 | Microsoft Corporation | Selective suspension of bus devices |
FI116702B (fi) * | 2001-12-20 | 2006-01-31 | Nokia Corp | Dynaaminen tehonsäätö integroiduissa piireissä |
US7200186B2 (en) * | 2002-03-14 | 2007-04-03 | Intel Corporation | Methods and apparatus for reducing power usage of a transmitter and receiver coupled via a differential serial data link |
US7170949B2 (en) | 2002-03-14 | 2007-01-30 | Intel Corporation | Methods and apparatus for signaling on a differential link |
US7133028B2 (en) * | 2002-04-23 | 2006-11-07 | Gateway Inc. | Drive activity sampling and notification |
US7032120B2 (en) * | 2002-07-18 | 2006-04-18 | Agere Systems Inc. | Method and apparatus for minimizing power requirements in a computer peripheral device while in suspend state and returning to full operation state without loss of data |
US20040041933A1 (en) * | 2002-08-29 | 2004-03-04 | Eastman Kodak Company | Demo via on-camera display with power jack |
US7194638B1 (en) * | 2002-09-27 | 2007-03-20 | Cypress Semiconductor Corporation | Device and method for managing power consumed by a USB device |
JP2004171445A (ja) * | 2002-11-22 | 2004-06-17 | Renesas Technology Corp | 半導体データ処理装置及びデータ処理システム |
CN100334575C (zh) * | 2003-03-06 | 2007-08-29 | 华硕电脑股份有限公司 | 搭载台式电脑用处理器的可携式电脑及其电源管理方法 |
TWI227398B (en) * | 2003-04-15 | 2005-02-01 | Asustek Comp Inc | Automatic adjusting device of computer system performance |
JP3979381B2 (ja) * | 2003-11-18 | 2007-09-19 | セイコーエプソン株式会社 | データ転送制御装置、及び電子機器 |
US20050198257A1 (en) * | 2003-12-29 | 2005-09-08 | Gupta Ajay G. | Power conservation in wireless devices |
US7415626B2 (en) * | 2004-10-01 | 2008-08-19 | Sony Ericsson Mobile Communications Ab | Methods, devices and circuits for activating a communication device connected to an external bus |
JP2006344159A (ja) * | 2005-06-10 | 2006-12-21 | Toshiba Information Systems (Japan) Corp | 共通バス接続デバイス用通信制御装置 |
US9041513B1 (en) * | 2005-10-03 | 2015-05-26 | National Semiconductor Corporation | System and method for communicating with sensors/loggers in integrated radio frequency identification (RFID) tags |
US9619004B1 (en) * | 2006-12-20 | 2017-04-11 | Nvidia Corporation | Reducing system power consumption due to USB host controllers |
US8315269B1 (en) | 2007-04-18 | 2012-11-20 | Cypress Semiconductor Corporation | Device, method, and protocol for data transfer between host device and device having storage interface |
TWI448902B (zh) * | 2007-08-24 | 2014-08-11 | Cypress Semiconductor Corp | 具頁存取基礎處理器介面之橋接裝置 |
US8479028B2 (en) * | 2007-09-17 | 2013-07-02 | Intel Corporation | Techniques for communications based power management |
US8090894B1 (en) | 2007-09-21 | 2012-01-03 | Cypress Semiconductor Corporation | Architectures for supporting communication and access between multiple host devices and one or more common functions |
US7895387B1 (en) | 2007-09-27 | 2011-02-22 | Cypress Semiconductor Corporation | Devices and methods for sharing common target device with two different hosts according to common communication protocol |
US7849251B2 (en) * | 2007-12-07 | 2010-12-07 | Intel Corporation | Hardware assisted endpoint idleness detection for USB host controllers |
US8433936B2 (en) * | 2008-04-04 | 2013-04-30 | Advanced Micro Devices, Inc. | USB power conservation method and apparatus |
US8214665B2 (en) * | 2009-03-12 | 2012-07-03 | Broadcom Corporation | Method and system for transmit queue management for energy efficient networking |
JP2011008346A (ja) * | 2009-06-23 | 2011-01-13 | Renesas Electronics Corp | 半導体集積回路 |
EP2446339A1 (en) | 2009-06-26 | 2012-05-02 | ST-Ericsson (Grenoble) SAS | Management of a usb host device |
GB2472030B (en) * | 2009-07-22 | 2011-11-02 | Wolfson Microelectronics Plc | Real-time clock |
JP5819678B2 (ja) | 2011-08-30 | 2015-11-24 | ルネサスエレクトロニクス株式会社 | Usbハブ及びusbハブの制御方法 |
JP2013149093A (ja) * | 2012-01-19 | 2013-08-01 | Toshiba Corp | 制御装置、制御方法、プログラムおよび電子機器 |
US8775838B2 (en) | 2012-02-01 | 2014-07-08 | Texas Instruments Incorporated | Limiting the number of unexpected wakeups in a computer system implementing a power-saving preemptive wakeup method from historical data |
US9477255B2 (en) * | 2012-07-09 | 2016-10-25 | Apple Inc. | Systems and methods for suspending idle devices based on idle policies for the devices |
US9497142B2 (en) * | 2012-11-30 | 2016-11-15 | T-Mobile Usa, Inc. | Triggering actions on a computing device |
US9891691B2 (en) * | 2013-09-27 | 2018-02-13 | Intel Corporation | Reducing pin count requirements for implementation of interconnect idle states |
US9713090B2 (en) * | 2014-03-24 | 2017-07-18 | Silicon Laboratories Inc. | Low-power communication apparatus and associated methods |
US9886412B2 (en) * | 2014-03-24 | 2018-02-06 | Silicon Laboratories Inc. | Communication apparatus having an oscillator that is disabled based on idle state detection of a communication link and associated methods |
US10514747B2 (en) | 2014-03-24 | 2019-12-24 | Silicon Laboratories Inc. | Low-power communication apparatus with wakeup detection and associated methods |
US9625980B2 (en) * | 2014-12-16 | 2017-04-18 | Nxp Usa, Inc. | Low power configuration for USB (Universal Serial Bus) devices |
US9998276B2 (en) * | 2016-09-27 | 2018-06-12 | Nxp B.V. | USBPD type-C BMC encoded receive message squelch detection |
US11262834B1 (en) * | 2021-01-14 | 2022-03-01 | Arm Limited | Data processing system and method for monitoring system properties |
CN117439599A (zh) * | 2022-07-13 | 2024-01-23 | 恩智浦有限公司 | 振荡器控制系统 |
Family Cites Families (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5237699A (en) * | 1988-08-31 | 1993-08-17 | Dallas Semiconductor Corp. | Nonvolatile microprocessor with predetermined state on power-down |
EP0675425B1 (en) * | 1989-06-30 | 1997-12-10 | Fujitsu Personal Systems, Inc. | A method for reducing power consumed by a computer |
US5222239A (en) * | 1989-07-28 | 1993-06-22 | Prof. Michael H. Davis | Process and apparatus for reducing power usage microprocessor devices operating from stored energy sources |
JP2676966B2 (ja) * | 1990-03-16 | 1997-11-17 | 日本電気株式会社 | シングルチップマイクロコンピュータ |
US5396635A (en) * | 1990-06-01 | 1995-03-07 | Vadem Corporation | Power conservation apparatus having multiple power reduction levels dependent upon the activity of the computer system |
US5551033A (en) * | 1991-05-17 | 1996-08-27 | Zenith Data Systems Corporation | Apparatus for maintaining one interrupt mask register in conformity with another in a manner invisible to an executing program |
WO1993010493A1 (en) * | 1991-11-12 | 1993-05-27 | Microchip Technology Inc. | Microcontroller power-up delay |
GB2264794B (en) * | 1992-03-06 | 1995-09-20 | Intel Corp | Method and apparatus for automatic power management in a high integration floppy disk controller |
US5345564A (en) * | 1992-03-31 | 1994-09-06 | Zilog, Inc. | Serial communication peripheral integrated electronic circuit that recognizes its unique address before the entire circuit is enabled |
US5452401A (en) * | 1992-03-31 | 1995-09-19 | Seiko Epson Corporation | Selective power-down for high performance CPU/system |
JP3742839B2 (ja) * | 1992-07-21 | 2006-02-08 | レジェリティ・インコーポレイテッド | シャットダウンモードにおかれることが可能なクロック発生器 |
US5345119A (en) * | 1992-09-16 | 1994-09-06 | At&T Bell Laboratories | Continuous-time filter tuning with a delay-locked-loop in mass storage systems or the like |
US5414745A (en) * | 1993-06-01 | 1995-05-09 | Advanced Micro Devices, Inc. | Synchronized clocking disable and enable circuit |
DE69432697T2 (de) * | 1993-12-01 | 2004-03-25 | Advanced Micro Devices, Inc., Sunnyvale | Stromverwaltung für Rechnersystem und Verfahren hierfür |
US5638542A (en) * | 1993-12-29 | 1997-06-10 | Intel Corporation | Low power non-overlap two phase complementary clock unit using synchronous delay line |
US5511203A (en) * | 1994-02-02 | 1996-04-23 | Advanced Micro Devices | Power management system distinguishing between primary and secondary system activity |
JP3759758B2 (ja) * | 1994-02-03 | 2006-03-29 | 株式会社ルネサステクノロジ | 半導体記憶装置 |
US5493684A (en) * | 1994-04-06 | 1996-02-20 | Advanced Micro Devices | Power management architecture including a power management messaging bus for conveying an encoded activity signal for optimal flexibility |
US5560022A (en) * | 1994-07-19 | 1996-09-24 | Intel Corporation | Power management coordinator system and interface |
US5603038A (en) * | 1994-09-07 | 1997-02-11 | International Business Machines Corporation | Automatic restoration of user options after power loss |
KR970010634B1 (ko) * | 1994-10-25 | 1997-06-28 | 삼성전자 주식회사 | 네트워크 하이버네이션 시스템 |
US5675808A (en) * | 1994-11-02 | 1997-10-07 | Advanced Micro Devices, Inc. | Power control of circuit modules within an integrated circuit |
US5872983A (en) * | 1994-12-22 | 1999-02-16 | Texas Instruments Incorporated | Power management interface system for use with an electronic wiring board article of manufacture |
US5754837A (en) * | 1994-12-22 | 1998-05-19 | Texas Instruments Incorporated | Clock control circuits, systems and methods |
US5758174A (en) * | 1995-06-07 | 1998-05-26 | International Business Machines Corporation | Computer system having a plurality of stored system capability states from which to resume |
-
1996
- 1996-12-16 US US08/766,089 patent/US6085325A/en not_active Expired - Lifetime
-
1997
- 1997-11-18 JP JP52771198A patent/JP4191254B2/ja not_active Expired - Fee Related
- 1997-11-18 EP EP97948426A patent/EP1008030B1/en not_active Expired - Lifetime
- 1997-11-18 AU AU54500/98A patent/AU5450098A/en not_active Abandoned
- 1997-11-18 KR KR10-1999-7005358A patent/KR100370641B1/ko not_active IP Right Cessation
- 1997-11-18 WO PCT/US1997/021246 patent/WO1998027482A1/en active IP Right Grant
- 1997-12-12 TW TW086118792A patent/TW388011B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
EP1008030B1 (en) | 2007-04-25 |
EP1008030A4 (en) | 2002-01-02 |
WO1998027482A1 (en) | 1998-06-25 |
EP1008030A1 (en) | 2000-06-14 |
KR100370641B1 (ko) | 2003-02-05 |
US6085325A (en) | 2000-07-04 |
AU5450098A (en) | 1998-07-15 |
JP4191254B2 (ja) | 2008-12-03 |
KR20000069495A (ko) | 2000-11-25 |
JP2001506788A (ja) | 2001-05-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW388011B (en) | Method and apparatus for supporting power conservation operation modes | |
US6460143B1 (en) | Apparatus and method for awakening bus circuitry from a low power state | |
TW212838B (en) | Power saving control system for computer system | |
US6125449A (en) | Controlling power states of a computer | |
US6442443B1 (en) | Information processing apparatus and power saving apparatus | |
US20030014677A1 (en) | Apparatus and method for awakening bus circuitry from a low power state | |
JP3509232B2 (ja) | コンピュータシステムおよびその電力管理装置 | |
US5630145A (en) | Method and apparatus for reducing power consumption according to bus activity as determined by bus access times | |
JP2004152304A (ja) | Ac電源障害の場合にスタンバイ状態にあるパーソナルコンピュータの状態データを保持するためのシステムおよび方法 | |
TW493119B (en) | Method for automatically identifying the type of memory and motherboard using the same | |
CN112639755A (zh) | 从机到从机直接通信 | |
US11216053B2 (en) | Systems, apparatus, and methods for transitioning between multiple operating states | |
CN214670566U (zh) | 一种计算机唤醒电路及计算机 | |
US7502635B1 (en) | Method and computer for remote communication while operating in a power-saving mode | |
TW424176B (en) | Control circuit and method using a peripheral device having a MIDI port to power on or wake up a computer | |
TWI229967B (en) | Method of calculating capacity of intelligent battery, intelligent battery and portable electronic device | |
TW200842562A (en) | Method for judging a rebooting action of a computer system and related computer system | |
CN1327344C (zh) | 无交流电源时保存和恢复工作状态的基本输入/输出系统 | |
JP2003323226A (ja) | クロック制御回路、データ転送制御装置及び電子機器 | |
US7076683B2 (en) | Clock control circuit for controlling an oscillation circuit in a data transfer control device according to states of a first device and a second device | |
US6530048B1 (en) | I2C test single chip | |
JP2003092839A (ja) | 電気機器、コンピュータ装置、インテリジェント電池、電池診断方法、プログラム、および記憶媒体 | |
US20040243862A1 (en) | Apparatus, method and program product for preventing system mode change by mistaken instruction | |
JP3769541B2 (ja) | コンピュータ装置、miniPCIカード、自動電源オン回路、および自動立ち上げ方法 | |
CN115118534B (zh) | Mbb设备的低功耗状态控制方法、装置、终端及存储介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |