JP2003188798A - 半導体装置、携帯端末装置および間欠受信方法 - Google Patents
半導体装置、携帯端末装置および間欠受信方法Info
- Publication number
- JP2003188798A JP2003188798A JP2001384256A JP2001384256A JP2003188798A JP 2003188798 A JP2003188798 A JP 2003188798A JP 2001384256 A JP2001384256 A JP 2001384256A JP 2001384256 A JP2001384256 A JP 2001384256A JP 2003188798 A JP2003188798 A JP 2003188798A
- Authority
- JP
- Japan
- Prior art keywords
- error check
- necessity
- power
- semiconductor device
- boot
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04W—WIRELESS COMMUNICATION NETWORKS
- H04W52/00—Power management, e.g. TPC [Transmission Power Control], power saving or power classes
- H04W52/02—Power saving arrangements
- H04W52/0209—Power saving arrangements in terminal devices
- H04W52/0225—Power saving arrangements in terminal devices using monitoring of external events, e.g. the presence of a signal
- H04W52/0229—Power saving arrangements in terminal devices using monitoring of external events, e.g. the presence of a signal where the received signal is a wanted signal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
- H04B1/40—Circuits
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Mobile Radio Communication Systems (AREA)
- Power Sources (AREA)
- Telephone Function (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】
【課題】 半導体装置に関し、間欠的に電源がオン・オ
フされるブロックのリーク電流による電力消費を抑える
ことを目的とする。 【解決手段】 本発明による半導体装置１は、エラーチ
ェック要否判定手段４を備え、電源が遮断されないブロ
ック２に設けられたエラーチェック要否通知手段６から
の通知に基づいてエラーチェックの要否を判定し、その
判定に従ってエラーチェック実行手段５がブート時に外
部メモリ手段からロードされるデータに対してエラーチ
ェックを行う構成にした。また、エラーチェックは、全
くなくすことはできないので、エラーチェック間隔設定
手段７によって設定されるブート回数ごとに１回強制実
行するようにしてシステムの信頼性を確保している。こ
れにより、エラーチェック時間の分だけ、間欠的に動作
している時間を短くすることができ、無駄なリーク電流
消費が抑えられる。
フされるブロックのリーク電流による電力消費を抑える
ことを目的とする。 【解決手段】 本発明による半導体装置１は、エラーチ
ェック要否判定手段４を備え、電源が遮断されないブロ
ック２に設けられたエラーチェック要否通知手段６から
の通知に基づいてエラーチェックの要否を判定し、その
判定に従ってエラーチェック実行手段５がブート時に外
部メモリ手段からロードされるデータに対してエラーチ
ェックを行う構成にした。また、エラーチェックは、全
くなくすことはできないので、エラーチェック間隔設定
手段７によって設定されるブート回数ごとに１回強制実
行するようにしてシステムの信頼性を確保している。こ
れにより、エラーチェック時間の分だけ、間欠的に動作
している時間を短くすることができ、無駄なリーク電流
消費が抑えられる。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置に関し、
特に直接拡散によるスペクトラム拡散通信方式における
携帯端末装置のＬＳＩ（Large Scale Integration）の
ように、使用していないときの待ち受け動作状態のとき
に内部電源を周期的にオン・オフして低消費電力を実現
している半導体装置に関する。
特に直接拡散によるスペクトラム拡散通信方式における
携帯端末装置のＬＳＩ（Large Scale Integration）の
ように、使用していないときの待ち受け動作状態のとき
に内部電源を周期的にオン・オフして低消費電力を実現
している半導体装置に関する。
【０００２】近年、ＬＳＩの製造プロセスの微細化が進
み、配線の幅が０．１０μｍに迫るようになってきてい
る。その微細化は、それに伴ってトランジスタの実装密
度が増加するが、その反面、ＬＳＩの動作に必要なしき
い値電圧を下げることが要求され、その結果、待機時に
トランジスタ間のリーク（静止）電流が大きくなるとい
う本質的な問題を抱えている。携帯電話のようなバッテ
リで駆動される携帯端末装置では、使用時以外でも常に
待機状態を保っているため、このリーク電流の増加は、
連続通話時間および待ち受け時間を短くしてしまうとい
う実用上非常に大きな影響を与えることになる。
み、配線の幅が０．１０μｍに迫るようになってきてい
る。その微細化は、それに伴ってトランジスタの実装密
度が増加するが、その反面、ＬＳＩの動作に必要なしき
い値電圧を下げることが要求され、その結果、待機時に
トランジスタ間のリーク（静止）電流が大きくなるとい
う本質的な問題を抱えている。携帯電話のようなバッテ
リで駆動される携帯端末装置では、使用時以外でも常に
待機状態を保っているため、このリーク電流の増加は、
連続通話時間および待ち受け時間を短くしてしまうとい
う実用上非常に大きな影響を与えることになる。
【０００３】
【従来の技術】従来、このようなリーク電流による消費
電力増加に対する対策として、待機状態で動作不要な部
分は電源を遮断する方法を取っている。さらに、ＬＳＩ
内部においても、動作不要なブロックは電源を遮断し、
リーク電流消費を抑えることが行われている。
電力増加に対する対策として、待機状態で動作不要な部
分は電源を遮断する方法を取っている。さらに、ＬＳＩ
内部においても、動作不要なブロックは電源を遮断し、
リーク電流消費を抑えることが行われている。
【０００４】ＬＳＩに内蔵されるＤＳＰ（Digital Sign
al Processor）およびＣＰＵ（Central Processing Uni
t）などのいわゆるプロセッサにおいては、電源を遮断
する場合、プロセッサが今まで処理していたデータがす
べて消えてしまうので、それを電源再投入に備えて不揮
発性のメモリ手段に待避しておくことが必要になる。す
なわち、電源をオフする前の状態をＬＳＩ外部の電源が
遮断されないメモリ手段に退避し、電源を再投入すると
きには、外部の電源が遮断されないメモリ手段から退避
したデータを復帰させるようにする。
al Processor）およびＣＰＵ（Central Processing Uni
t）などのいわゆるプロセッサにおいては、電源を遮断
する場合、プロセッサが今まで処理していたデータがす
べて消えてしまうので、それを電源再投入に備えて不揮
発性のメモリ手段に待避しておくことが必要になる。す
なわち、電源をオフする前の状態をＬＳＩ外部の電源が
遮断されないメモリ手段に退避し、電源を再投入すると
きには、外部の電源が遮断されないメモリ手段から退避
したデータを復帰させるようにする。
【０００５】また、プロセッサのプログラムにおいて
は、電源をオンする毎に外部のメモリ手段からプログラ
ムをロードするブート処理が行われる。図１０はブート
処理タイミングを説明する図である。
は、電源をオンする毎に外部のメモリ手段からプログラ
ムをロードするブート処理が行われる。図１０はブート
処理タイミングを説明する図である。
【０００６】ブートの際は、外部のメモリ手段からプロ
グラムをロードした後に、プログラムが正常に読み込ま
れたかどうかを判定するチェックサムと呼ばれるエラー
検出処理がブート毎に実行される。
グラムをロードした後に、プログラムが正常に読み込ま
れたかどうかを判定するチェックサムと呼ばれるエラー
検出処理がブート毎に実行される。
【０００７】たとえば携帯電話においても、待ち受け状
態では、間欠受信の期間のみ電源を投入して他の期間で
は電源を遮断することにより消費電力を抑えることをや
っているが、この間欠受信の際のブート時にエラー検出
を行っている。
態では、間欠受信の期間のみ電源を投入して他の期間で
は電源を遮断することにより消費電力を抑えることをや
っているが、この間欠受信の際のブート時にエラー検出
を行っている。
【０００８】この間欠受信は、基地局から自分宛に電話
がかかってきていないかをチェックする動作のことで、
たとえば１秒ないし２秒の周期で、受信状態にしてみ
て、着信がなければ、電源を遮断する。
がかかってきていないかをチェックする動作のことで、
たとえば１秒ないし２秒の周期で、受信状態にしてみ
て、着信がなければ、電源を遮断する。
【０００９】図１１は間欠受信周期とチェックサム時間
とを説明する図である。携帯電話の場合、ブートの間隔
は、待ち受け状態における間欠受信周期と同じとなり、
その時間間隔は、１．２８秒または２．５６秒が一般的
である。待ち受け状態では、各間欠受信周期毎に１回電
源が投入され、その間欠受信周期の期間内にプログラム
をロードする時間とチェックサムを実行する時間があ
る。
とを説明する図である。携帯電話の場合、ブートの間隔
は、待ち受け状態における間欠受信周期と同じとなり、
その時間間隔は、１．２８秒または２．５６秒が一般的
である。待ち受け状態では、各間欠受信周期毎に１回電
源が投入され、その間欠受信周期の期間内にプログラム
をロードする時間とチェックサムを実行する時間があ
る。
【００１０】
【発明が解決しようとする課題】しかしながら、上記の
ブート間隔でチェックサムを行った場合、何百時問単位
で待ち受けができる携帯電話などの場合、チェックサム
を行う累積時間が全体の電源オンすべき時間に占める割
合が大きくなる。すなわち、チェックサムを行っている
時間は、システムとして動作不能時間であるため、無駄
にリーク電流が消費されているブロックが多くなり、無
駄にバッテリ消費が行われていることになる。また、ロ
ードするプログラムにおいても毎回ロードを行うため、
ロード時間中のリーク電流が消費されることになる。
ブート間隔でチェックサムを行った場合、何百時問単位
で待ち受けができる携帯電話などの場合、チェックサム
を行う累積時間が全体の電源オンすべき時間に占める割
合が大きくなる。すなわち、チェックサムを行っている
時間は、システムとして動作不能時間であるため、無駄
にリーク電流が消費されているブロックが多くなり、無
駄にバッテリ消費が行われていることになる。また、ロ
ードするプログラムにおいても毎回ロードを行うため、
ロード時間中のリーク電流が消費されることになる。
【００１１】本発明はこのような点に鑑みてなされたも
のであり、システムとして動作不能の時間を短くしてリ
ーク電流による電力消費を抑えた半導体装置を提供する
ことを目的とする。
のであり、システムとして動作不能の時間を短くしてリ
ーク電流による電力消費を抑えた半導体装置を提供する
ことを目的とする。
【００１２】
【課題を解決するための手段】図１は上記目的を達成す
る本発明の原理図である。本発明による半導体装置１
は、電源が常時投入されているブロック２と、電源投入
と電源遮断とが周期的に繰り返し行われる間欠動作のブ
ロック３とを有しており、間欠動作のブロック３には、
エラーチェック要否判定手段４と、エラーチェック実行
手段５とを備え、ブロック２には、エラーチェック要否
通知手段６と、エラーチェック間隔設定手段７とを備え
ている。
る本発明の原理図である。本発明による半導体装置１
は、電源が常時投入されているブロック２と、電源投入
と電源遮断とが周期的に繰り返し行われる間欠動作のブ
ロック３とを有しており、間欠動作のブロック３には、
エラーチェック要否判定手段４と、エラーチェック実行
手段５とを備え、ブロック２には、エラーチェック要否
通知手段６と、エラーチェック間隔設定手段７とを備え
ている。
【００１３】エラーチェック要否判定手段４は、電源投
入時に行われるブート処理にて外部メモリ手段からロー
ドされるデータに対してエラーチェックを行うか否かを
判定し、エラーチェック実行手段５は、エラーチェック
要否判定手段４にてエラーチェックが必要と判定された
場合にデータが正常にロードされたかどうかのエラーチ
ェックを実行する。
入時に行われるブート処理にて外部メモリ手段からロー
ドされるデータに対してエラーチェックを行うか否かを
判定し、エラーチェック実行手段５は、エラーチェック
要否判定手段４にてエラーチェックが必要と判定された
場合にデータが正常にロードされたかどうかのエラーチ
ェックを実行する。
【００１４】電源が遮断されないブロック２に配置され
ているエラーチェック要否通知手段６は、エラーチェッ
ク要否判定手段４に対してエラーチェックが必要かどう
かの指示を通知する。エラーチェック間隔設定手段７
は、ブート回数が一定回数に達したときだけエラーチェ
ック要否通知手段６に対してエラーチェックが必要であ
ることをエラーチェック要否判定手段４に通知させるよ
うにする。
ているエラーチェック要否通知手段６は、エラーチェッ
ク要否判定手段４に対してエラーチェックが必要かどう
かの指示を通知する。エラーチェック間隔設定手段７
は、ブート回数が一定回数に達したときだけエラーチェ
ック要否通知手段６に対してエラーチェックが必要であ
ることをエラーチェック要否判定手段４に通知させるよ
うにする。
【００１５】このように、本発明の半導体装置１は、ブ
ートの際に外部のメモリ手段からロードされたデータに
対してエラーチェックを行うか否かを制御できるように
した。これにより、ブートする毎にロードされるデータ
のエラーチェックを毎回実行することがなくなり、その
エラーチェックにかかっていた時間の分だけ、間欠的に
動作している時間を短くすることができ、無駄なリーク
電流消費を抑えることができる。
ートの際に外部のメモリ手段からロードされたデータに
対してエラーチェックを行うか否かを制御できるように
した。これにより、ブートする毎にロードされるデータ
のエラーチェックを毎回実行することがなくなり、その
エラーチェックにかかっていた時間の分だけ、間欠的に
動作している時間を短くすることができ、無駄なリーク
電流消費を抑えることができる。
【００１６】
【発明の実施の形態】まず、本発明の概略について図面
を参照して説明する。図１は本発明による半導体装置の
原理的な構成を示す図である。
を参照して説明する。図１は本発明による半導体装置の
原理的な構成を示す図である。
【００１７】本発明による半導体装置１は、電源が常時
投入されているブロック２と、電源投入と電源遮断とが
周期的に繰り返し行われる間欠動作のブロック３とを有
しており、間欠動作のブロック３には、エラーチェック
要否判定手段４と、エラーチェック実行手段５とを備
え、ブロック２には、エラーチェック要否通知手段６
と、エラーチェック間隔設定手段７とを備えている。
投入されているブロック２と、電源投入と電源遮断とが
周期的に繰り返し行われる間欠動作のブロック３とを有
しており、間欠動作のブロック３には、エラーチェック
要否判定手段４と、エラーチェック実行手段５とを備
え、ブロック２には、エラーチェック要否通知手段６
と、エラーチェック間隔設定手段７とを備えている。
【００１８】エラーチェック要否判定手段４は、電源投
入時に行われるブート処理にて外部のメモリ手段からロ
ードされるデータに対してエラーチェックを行うか否か
を判定し、エラーチェック実行手段５は、エラーチェッ
ク要否判定手段４にてエラーチェックが必要と判定され
た場合にデータが正常にロードされたかどうかのエラー
チェックを実行する。
入時に行われるブート処理にて外部のメモリ手段からロ
ードされるデータに対してエラーチェックを行うか否か
を判定し、エラーチェック実行手段５は、エラーチェッ
ク要否判定手段４にてエラーチェックが必要と判定され
た場合にデータが正常にロードされたかどうかのエラー
チェックを実行する。
【００１９】電源が遮断されないブロック２に配置され
ているエラーチェック要否通知手段６は、エラーチェッ
ク要否判定手段４に対してエラーチェックが必要かどう
かの指示を通知する。エラーチェック間隔設定手段７
は、ブート回数が一定回数に達したときだけエラーチェ
ック要否通知手段６に対してエラーチェックが必要であ
ることをエラーチェック要否判定手段４に通知させるよ
うにする。
ているエラーチェック要否通知手段６は、エラーチェッ
ク要否判定手段４に対してエラーチェックが必要かどう
かの指示を通知する。エラーチェック間隔設定手段７
は、ブート回数が一定回数に達したときだけエラーチェ
ック要否通知手段６に対してエラーチェックが必要であ
ることをエラーチェック要否判定手段４に通知させるよ
うにする。
【００２０】以上の構成の半導体装置１において、エラ
ーチェック要否通知手段６およびエラーチェック間隔設
定手段７は、電源が遮断されないブロック２に配置され
ていて、通常、エラーチェック要否通知手段６は、エラ
ーチェック要否判定手段４に対してエラーチェックが不
要である旨を通知している。エラーチェック間隔設定手
段７は、間欠動作のブロック３に電源が投入される回数
をカウントしていて、電源が投入される回数、すなわ
ち、その結果生じるブート処理の回数が一定回数に達し
た場合に、エラーチェック要否通知手段６に対してエラ
ーチェックを行う設定に変更する。
ーチェック要否通知手段６およびエラーチェック間隔設
定手段７は、電源が遮断されないブロック２に配置され
ていて、通常、エラーチェック要否通知手段６は、エラ
ーチェック要否判定手段４に対してエラーチェックが不
要である旨を通知している。エラーチェック間隔設定手
段７は、間欠動作のブロック３に電源が投入される回数
をカウントしていて、電源が投入される回数、すなわ
ち、その結果生じるブート処理の回数が一定回数に達し
た場合に、エラーチェック要否通知手段６に対してエラ
ーチェックを行う設定に変更する。
【００２１】間欠動作のブロック３では、電源が投入さ
れると、まず外部のメモリ手段からブート用プログラム
のデータがロードされる。このとき、エラーチェック要
否判定手段４は、エラーチェック要否通知手段６からエ
ラーチェックの要否が通知されているので、その通知内
容を判断する。ここで、エラーチェックが不要の場合、
ロードされたデータに対するエラーチェック処理が省略
される。
れると、まず外部のメモリ手段からブート用プログラム
のデータがロードされる。このとき、エラーチェック要
否判定手段４は、エラーチェック要否通知手段６からエ
ラーチェックの要否が通知されているので、その通知内
容を判断する。ここで、エラーチェックが不要の場合、
ロードされたデータに対するエラーチェック処理が省略
される。
【００２２】間欠動作が繰り返されて、ブートの回数が
一定回数に達した場合には、エラーチェック間隔設定手
段７がエラーチェック要否通知手段６に対してエラーチ
ェックを行う設定に変更し、エラーチェック要否通知手
段６がエラーチェック要否判定手段４に通知しているの
で、エラーチェック要否判定手段４は、エラーチェック
が必要と判断する。この場合、外部のメモリ手段からブ
ート用プログラムのデータがロードされた後、そのデー
タに対してエラーチェックを行う。
一定回数に達した場合には、エラーチェック間隔設定手
段７がエラーチェック要否通知手段６に対してエラーチ
ェックを行う設定に変更し、エラーチェック要否通知手
段６がエラーチェック要否判定手段４に通知しているの
で、エラーチェック要否判定手段４は、エラーチェック
が必要と判断する。この場合、外部のメモリ手段からブ
ート用プログラムのデータがロードされた後、そのデー
タに対してエラーチェックを行う。
【００２３】このように、本発明の半導体装置１は、ブ
ートの際に外部のメモリ手段からロードされたデータに
対してエラーチェックを行うか否かを制御できるように
したことにより、ブートする毎にロードされるデータの
エラーチェックを毎回実行することがなくなり、そのエ
ラーチェックにかかっていた時間の分だけ、間欠的に動
作している時間を短くすることができ、無駄なリーク電
流消費を抑えることができる。
ートの際に外部のメモリ手段からロードされたデータに
対してエラーチェックを行うか否かを制御できるように
したことにより、ブートする毎にロードされるデータの
エラーチェックを毎回実行することがなくなり、そのエ
ラーチェックにかかっていた時間の分だけ、間欠的に動
作している時間を短くすることができ、無駄なリーク電
流消費を抑えることができる。
【００２４】なお、上記の構成では、電源が常時投入さ
れているブロック２が内蔵されている場合を例示してあ
るが、この部分の機能をこの半導体装置１の外部に設け
てもよい。この場合、半導体装置１は、エラーチェック
要否データを受ける入力端子を備え、この入力端子で受
けたエラーチェック要否データに基づきエラーチェック
要否判定手段４がエラーチェックの要否を判定すること
になる。
れているブロック２が内蔵されている場合を例示してあ
るが、この部分の機能をこの半導体装置１の外部に設け
てもよい。この場合、半導体装置１は、エラーチェック
要否データを受ける入力端子を備え、この入力端子で受
けたエラーチェック要否データに基づきエラーチェック
要否判定手段４がエラーチェックの要否を判定すること
になる。
【００２５】次に、本発明の実施の形態を、間欠受信を
行う携帯電話用のＬＳＩに適用した場合を例にして詳細
に説明する。図２は間欠受信動作に必要なシステムの要
部構成を示す図である。
行う携帯電話用のＬＳＩに適用した場合を例にして詳細
に説明する。図２は間欠受信動作に必要なシステムの要
部構成を示す図である。
【００２６】ＬＳＩ１０は、電源がオフされない電源オ
ンブロック１１と、間欠受信周期に合わせて電源がオン
・オフされる電源オン・オフブロック１２とを備え、こ
の電源オン・オフブロック１２には、音声などの信号を
変復調するモデム部やスクランブル処理および誤り訂正
処理を行うコーデック部を含むロジック１３と、このロ
ジック１３を制御するＤＳＰ１４と、このＬＳＩ１０の
全体を制御するＣＰＵ１５と、ＤＳＰ１４およびＬＳＩ
１０が接続された内部バス１６とを有している。ＬＳＩ
１０の内部バス１６は、外部のブート／退避用バス１７
を介して外部ブート用メモリ１８および外部退避用メモ
リ１９に接続されている。
ンブロック１１と、間欠受信周期に合わせて電源がオン
・オフされる電源オン・オフブロック１２とを備え、こ
の電源オン・オフブロック１２には、音声などの信号を
変復調するモデム部やスクランブル処理および誤り訂正
処理を行うコーデック部を含むロジック１３と、このロ
ジック１３を制御するＤＳＰ１４と、このＬＳＩ１０の
全体を制御するＣＰＵ１５と、ＤＳＰ１４およびＬＳＩ
１０が接続された内部バス１６とを有している。ＬＳＩ
１０の内部バス１６は、外部のブート／退避用バス１７
を介して外部ブート用メモリ１８および外部退避用メモ
リ１９に接続されている。
【００２７】このＬＳＩ１０の外部に接続される外部ブ
ート用メモリ１８は、プログラムが格納され、外部退避
用メモリ１９は、ＤＳＰ１４およびＣＰＵ１５のプロセ
ッサが扱うデータが格納されているものである。
ート用メモリ１８は、プログラムが格納され、外部退避
用メモリ１９は、ＤＳＰ１４およびＣＰＵ１５のプロセ
ッサが扱うデータが格納されているものである。
【００２８】電源のオン・オフをＬＳＩ１０の内部で行
う場合、電源オン時に、ＤＳＰ１４およびＣＰＵ１５が
処理していたデータは、電源オフ時に消えることにな
る。そこで、電源をオフするのに先立って、そのデータ
を外部退避用メモリ１９に待避しておくことになる。間
欠受信のために、電源オン・オフブロック１２が再度、
電源オンにされると、外部ブート用メモリ１８に格納さ
れていたプログラムおよび外部退避用メモリ１９に待避
されていたデータがＤＳＰ１４およびＣＰＵ１５用のメ
モリにロードされる。このとき、ロードされたプログラ
ムは、チェックサムと呼ばれるエラー検出が実行され、
プログラムが正常に読み込まれたかどうかがチェックさ
れる。本発明では、このチェックサムは、ブート時に毎
回行うのではなく、必要に応じて実行するようにしてい
る。
う場合、電源オン時に、ＤＳＰ１４およびＣＰＵ１５が
処理していたデータは、電源オフ時に消えることにな
る。そこで、電源をオフするのに先立って、そのデータ
を外部退避用メモリ１９に待避しておくことになる。間
欠受信のために、電源オン・オフブロック１２が再度、
電源オンにされると、外部ブート用メモリ１８に格納さ
れていたプログラムおよび外部退避用メモリ１９に待避
されていたデータがＤＳＰ１４およびＣＰＵ１５用のメ
モリにロードされる。このとき、ロードされたプログラ
ムは、チェックサムと呼ばれるエラー検出が実行され、
プログラムが正常に読み込まれたかどうかがチェックさ
れる。本発明では、このチェックサムは、ブート時に毎
回行うのではなく、必要に応じて実行するようにしてい
る。
【００２９】次に、そのチェックサムを行うか行なわな
いかの制御について説明する。図３はチェックサム制御
の構成を示す図である。ＬＳＩ１０の電源がオン・オフ
しない電源オンブロック１１には、チェックサム制御レ
ジスタ２０が設けられている。このチェックサム制御レ
ジスタ２０は、チェックサムを行うか行わないかの制御
をフラグビットで保持しており、ここでは、そのフラグ
ビットが、”０”の時は、チェックサムを行い、”１”
の時はチェックサムを行わないと定義するものとする。
ＤＳＰ１４には、チェックサム制御ポート２１が設けら
れ、チェックサム制御レジスタ２０とチェックサム制御
ポート２１とは、信号線２２によって接続されている。
なお、チェックサム制御レジスタ２０は、ＬＳＩ１０の
外部のバス経由や内部ＣＰＵから制御される。ここで、
ＤＳＰ１４およびチェックサム制御ポート２１が図１の
エラーチェック要否判定手段４を構成し、ＤＳＰ１４が
エラーチェック実行手段５を構成し、チェックサム制御
レジスタ２０がエラーチェック要否通知手段６を構成し
ている。
いかの制御について説明する。図３はチェックサム制御
の構成を示す図である。ＬＳＩ１０の電源がオン・オフ
しない電源オンブロック１１には、チェックサム制御レ
ジスタ２０が設けられている。このチェックサム制御レ
ジスタ２０は、チェックサムを行うか行わないかの制御
をフラグビットで保持しており、ここでは、そのフラグ
ビットが、”０”の時は、チェックサムを行い、”１”
の時はチェックサムを行わないと定義するものとする。
ＤＳＰ１４には、チェックサム制御ポート２１が設けら
れ、チェックサム制御レジスタ２０とチェックサム制御
ポート２１とは、信号線２２によって接続されている。
なお、チェックサム制御レジスタ２０は、ＬＳＩ１０の
外部のバス経由や内部ＣＰＵから制御される。ここで、
ＤＳＰ１４およびチェックサム制御ポート２１が図１の
エラーチェック要否判定手段４を構成し、ＤＳＰ１４が
エラーチェック実行手段５を構成し、チェックサム制御
レジスタ２０がエラーチェック要否通知手段６を構成し
ている。
【００３０】次に、このチェックサム制御レジスタ２０
によって通知されたフラグビットに基づいて行なわれる
ブート処理について説明する。図４はブートプログラム
の処理シーケンスを示すフローチャートである。
によって通知されたフラグビットに基づいて行なわれる
ブート処理について説明する。図４はブートプログラム
の処理シーケンスを示すフローチャートである。
【００３１】まず、間欠受信処理のために、電源オン・
オフブロック１２のＤＳＰ１４の電源がオンされると、
ＤＳＰ１４は、外部ブート用メモリ１８からプログラム
をメモリ２３にロードする（ステップＳ１）。プログラ
ムのロードが終了した時点で、チェックサム制御レジス
タ２０に接続されているチェックサム制御ポート２１の
ポート値を参照し、チェックサムフラグが”０”である
かどうかを判断する（ステップＳ２）。ここで、チェッ
クサムフラグが”０”であれば、チェックサムを実行し
て（ステップＳ３）、ブート処理を終了する。もし、チ
ェックサムフラグが”１”であれば、そのままブート処
理を終了するように制御される。
オフブロック１２のＤＳＰ１４の電源がオンされると、
ＤＳＰ１４は、外部ブート用メモリ１８からプログラム
をメモリ２３にロードする（ステップＳ１）。プログラ
ムのロードが終了した時点で、チェックサム制御レジス
タ２０に接続されているチェックサム制御ポート２１の
ポート値を参照し、チェックサムフラグが”０”である
かどうかを判断する（ステップＳ２）。ここで、チェッ
クサムフラグが”０”であれば、チェックサムを実行し
て（ステップＳ３）、ブート処理を終了する。もし、チ
ェックサムフラグが”１”であれば、そのままブート処
理を終了するように制御される。
【００３２】図５はチェックサム有無による電源オン時
間を示す図である。ブート処理時にチェックサムを実行
した場合、プログラムをロードする時間と、チェックサ
ムの実行時間と、間欠受信処理の時間との和が間欠受信
周期の中で、電源がオンされている時間となる。一方、
チェックサムを省略した場合は、チェックサムの実行時
間だけ、間欠受信周期の中で、電源がオンされている時
間を短くすることができる。電源オン時間が短くなった
分、リーク電流による電力消費が減り、待ち受け時間お
よび連続通話時間を長くすることができる。
間を示す図である。ブート処理時にチェックサムを実行
した場合、プログラムをロードする時間と、チェックサ
ムの実行時間と、間欠受信処理の時間との和が間欠受信
周期の中で、電源がオンされている時間となる。一方、
チェックサムを省略した場合は、チェックサムの実行時
間だけ、間欠受信周期の中で、電源がオンされている時
間を短くすることができる。電源オン時間が短くなった
分、リーク電流による電力消費が減り、待ち受け時間お
よび連続通話時間を長くすることができる。
【００３３】しかし、このチェックサムは、システムの
信頼性を確保する上で、まったくなくすことはできな
い。そこで、好ましくは、チェックサムを定期的に行う
制御をすることにより、システムの信頼性を維持するこ
とは可能である。
信頼性を確保する上で、まったくなくすことはできな
い。そこで、好ましくは、チェックサムを定期的に行う
制御をすることにより、システムの信頼性を維持するこ
とは可能である。
【００３４】図６はチェックサム制御レジスタの詳細を
示す図である。チェックサム制御レジスタ２０は、フラ
グビットＦＬＡＧとチェックサム実行間隔回数を指定す
るフィールドＣＴ５〜ＣＴ０から構成される。システム
の信頼性向上のため、チェックサム実行間隔回数を指定
するフィールドＣＴ５〜ＣＴ０に指定された回数に１
回、強制的にチェックサムを行わせるように制御され
る。たとえば、チェックサム実行間隔回数指定を２０に
設定した場合、間欠受信時に電源オン・オフブロック１
２が電源オンされてブート処理が行われるが、そのブー
ト処理の回数が２０に達したら、強制的にチェックサム
まで行うように制御される。なお、チェックサム制御レ
ジスタ２０のフィールドＣＴ５〜ＣＴ０が図１のエラー
チェック間隔設定手段７を構成している。
示す図である。チェックサム制御レジスタ２０は、フラ
グビットＦＬＡＧとチェックサム実行間隔回数を指定す
るフィールドＣＴ５〜ＣＴ０から構成される。システム
の信頼性向上のため、チェックサム実行間隔回数を指定
するフィールドＣＴ５〜ＣＴ０に指定された回数に１
回、強制的にチェックサムを行わせるように制御され
る。たとえば、チェックサム実行間隔回数指定を２０に
設定した場合、間欠受信時に電源オン・オフブロック１
２が電源オンされてブート処理が行われるが、そのブー
ト処理の回数が２０に達したら、強制的にチェックサム
まで行うように制御される。なお、チェックサム制御レ
ジスタ２０のフィールドＣＴ５〜ＣＴ０が図１のエラー
チェック間隔設定手段７を構成している。
【００３５】図７はチェックサムを定期的に強制実行さ
せるブートプログラムの処理シーケンスを示すフローチ
ャートである。まず、間欠受信処理のために、電源オン
・オフブロック１２のＤＳＰ１４の電源がオンされる
と、ＤＳＰ１４は、外部ブート用メモリ１８からプログ
ラムをメモリ２３にロードする（ステップＳ１１）。プ
ログラムのロードが終了した時点で、チェックサム制御
レジスタ２０に接続されているチェックサム制御ポート
２１のポート値を参照し、チェックサムフラグが”０”
であるかどうかを判断する（ステップＳ１２）。ここ
で、チェックサムフラグが”０”であれば、チェックサ
ムを実行して（ステップＳ１３）、ブート処理を終了す
る。もし、チェックサムフラグが”１”であれば、ブー
ト処理の回数がチェックサム実行間隔回数に達したかど
うかが判断される（ステップＳ１４）。ブート処理の回
数がチェックサム実行間隔回数に達していれば、強制的
にチェックサムを実行して（ステップＳ１３）、ブート
処理を終了する。もし、ブート処理の回数がチェックサ
ム実行間隔回数に達していなければ、そのままブート処
理を終了する。
せるブートプログラムの処理シーケンスを示すフローチ
ャートである。まず、間欠受信処理のために、電源オン
・オフブロック１２のＤＳＰ１４の電源がオンされる
と、ＤＳＰ１４は、外部ブート用メモリ１８からプログ
ラムをメモリ２３にロードする（ステップＳ１１）。プ
ログラムのロードが終了した時点で、チェックサム制御
レジスタ２０に接続されているチェックサム制御ポート
２１のポート値を参照し、チェックサムフラグが”０”
であるかどうかを判断する（ステップＳ１２）。ここ
で、チェックサムフラグが”０”であれば、チェックサ
ムを実行して（ステップＳ１３）、ブート処理を終了す
る。もし、チェックサムフラグが”１”であれば、ブー
ト処理の回数がチェックサム実行間隔回数に達したかど
うかが判断される（ステップＳ１４）。ブート処理の回
数がチェックサム実行間隔回数に達していれば、強制的
にチェックサムを実行して（ステップＳ１３）、ブート
処理を終了する。もし、ブート処理の回数がチェックサ
ム実行間隔回数に達していなければ、そのままブート処
理を終了する。
【００３６】また、ブート処理時に行なわれるプログラ
ムのロードについて、ロード時間をさらに短縮すること
が可能であり、次に、そのロード時間短縮方法について
説明する。
ムのロードについて、ロード時間をさらに短縮すること
が可能であり、次に、そのロード時間短縮方法について
説明する。
【００３７】図８はメモリのプログラム格納領域を分け
た例を示す図である。プログラムを格納している外部ブ
ート用メモリ１８は、間欠受信プログラム領域１８ａと
その他プログラム領域１８ｂとに分けられており、間欠
受信プログラム領域１８ａには、間欠受信処理に必要な
プログラムだけが格納され、その他プログラム領域１８
ｂには、その他の通話処理などのプログラムが格納され
る。
た例を示す図である。プログラムを格納している外部ブ
ート用メモリ１８は、間欠受信プログラム領域１８ａと
その他プログラム領域１８ｂとに分けられており、間欠
受信プログラム領域１８ａには、間欠受信処理に必要な
プログラムだけが格納され、その他プログラム領域１８
ｂには、その他の通話処理などのプログラムが格納され
る。
【００３８】これにより、ブート処理時は、間欠受信プ
ログラム領域１８ａから間欠受信処理に必要なプログラ
ムだけをロードすればよいので、すべてのプログラムを
ロードする場合に比較して、間欠受信周期の中で、電源
がオンされている時間を短くすることができ、その分、
リーク電流による電力消費が減るので、バッテリの寿命
を伸ばすことができる。
ログラム領域１８ａから間欠受信処理に必要なプログラ
ムだけをロードすればよいので、すべてのプログラムを
ロードする場合に比較して、間欠受信周期の中で、電源
がオンされている時間を短くすることができ、その分、
リーク電流による電力消費が減るので、バッテリの寿命
を伸ばすことができる。
【００３９】その他プログラム領域１８ｂに格納された
プログラムは、間欠受信処理の結果、着信があった場合
に追加ロードされることになる。図９は分割されたブー
トプログラムの処理シーケンスを示すフローチャートで
ある。
プログラムは、間欠受信処理の結果、着信があった場合
に追加ロードされることになる。図９は分割されたブー
トプログラムの処理シーケンスを示すフローチャートで
ある。
【００４０】まず、間欠受信処理のために、電源オン・
オフブロック１２のＤＳＰ１４の電源がオンされると、
ＤＳＰ１４は、外部ブート用メモリ１８の間欠受信プロ
グラム領域１８ａから間欠受信用プログラムをロードす
る（ステップＳ２１）。次に、間欠受信用プログラムの
ロードが終了後に行なわれるチェックサムでエラーがな
かったかどうかが判断される（ステップＳ２２）。も
し、エラーがあった場合には、ステップＳ２１に戻って
間欠受信用プログラムを再ロードする。チェックサムで
エラーがなかった場合（あるいは、チェックサムが省略
された場合）には、間欠受信処理に進む（ステップＳ２
３）。次に、間欠受信処理の結果、自群着信があったか
どうかが判断される（ステップＳ２４）。
オフブロック１２のＤＳＰ１４の電源がオンされると、
ＤＳＰ１４は、外部ブート用メモリ１８の間欠受信プロ
グラム領域１８ａから間欠受信用プログラムをロードす
る（ステップＳ２１）。次に、間欠受信用プログラムの
ロードが終了後に行なわれるチェックサムでエラーがな
かったかどうかが判断される（ステップＳ２２）。も
し、エラーがあった場合には、ステップＳ２１に戻って
間欠受信用プログラムを再ロードする。チェックサムで
エラーがなかった場合（あるいは、チェックサムが省略
された場合）には、間欠受信処理に進む（ステップＳ２
３）。次に、間欠受信処理の結果、自群着信があったか
どうかが判断される（ステップＳ２４）。
【００４１】ここで、自群着信があった場合、外部ブー
ト用メモリ１８のその他プログラム領域１８ｂからその
他のプログラムをロードする（ステップＳ２５）。次
に、その他のプログラムのロードが終了後に行なわれる
チェックサムでエラーがなかったかどうかが判断され
（ステップＳ２６）、もし、エラーがあった場合には、
ステップＳ２５に戻ってその他プログラムを再ロードす
る。チェックサムでエラーがなかった場合（あるいは、
チェックサムが省略された場合）には、自群着信処理に
進む（ステップＳ２７）。この自群着信処理において、
メッセージの解読が正常であったかどうかが判断される
（ステップＳ２８）。ここで、メッセージの解読が正常
であった場合には、着信処理に進み（ステップＳ２
９）、もし、メッセージの解読が異常であった場合に
は、エラー処理に進む（ステップＳ３０）。
ト用メモリ１８のその他プログラム領域１８ｂからその
他のプログラムをロードする（ステップＳ２５）。次
に、その他のプログラムのロードが終了後に行なわれる
チェックサムでエラーがなかったかどうかが判断され
（ステップＳ２６）、もし、エラーがあった場合には、
ステップＳ２５に戻ってその他プログラムを再ロードす
る。チェックサムでエラーがなかった場合（あるいは、
チェックサムが省略された場合）には、自群着信処理に
進む（ステップＳ２７）。この自群着信処理において、
メッセージの解読が正常であったかどうかが判断される
（ステップＳ２８）。ここで、メッセージの解読が正常
であった場合には、着信処理に進み（ステップＳ２
９）、もし、メッセージの解読が異常であった場合に
は、エラー処理に進む（ステップＳ３０）。
【００４２】ステップＳ２４での判断にて、自群着信が
なかった場合には、ＤＳＰ１４およびＣＰＵ１５が処理
していたデータを外部退避用メモリ１９にセーブして
（ステップＳ３１）、電源をオフする。
なかった場合には、ＤＳＰ１４およびＣＰＵ１５が処理
していたデータを外部退避用メモリ１９にセーブして
（ステップＳ３１）、電源をオフする。
【００４３】以上、述べたように、チェックサム時間を
省略して消費電力を削減することが可能となる。仮に、
チェックサムを実行しない場合にチェックサムエラーが
発生したとしても、メッセージを解読した時点でエラー
を検出できるため、動作に致命的な支障は起きない。ま
た、ブート時にチェックサムエラーが発生する頻度は、
ハードウエア的な故障以外考えにくいため、問題になら
ない。
省略して消費電力を削減することが可能となる。仮に、
チェックサムを実行しない場合にチェックサムエラーが
発生したとしても、メッセージを解読した時点でエラー
を検出できるため、動作に致命的な支障は起きない。ま
た、ブート時にチェックサムエラーが発生する頻度は、
ハードウエア的な故障以外考えにくいため、問題になら
ない。
【００４４】（付記１） 電源投入と電源遮断とが周期
的に繰り返し行われる間欠動作のブロックを有する半導
体装置において、電源投入時に行われるブート処理にて
外部メモリ手段からロードされるブート用データに対し
てエラーチェックを行うか否かを判定するエラーチェッ
ク要否判定手段と、前記エラーチェック要否判定手段に
てエラーチェックが必要と判定された場合に前記ブート
用データのエラーチェックを行うエラーチェック実行手
段と、を備えていることを特徴とする半導体装置。
的に繰り返し行われる間欠動作のブロックを有する半導
体装置において、電源投入時に行われるブート処理にて
外部メモリ手段からロードされるブート用データに対し
てエラーチェックを行うか否かを判定するエラーチェッ
ク要否判定手段と、前記エラーチェック要否判定手段に
てエラーチェックが必要と判定された場合に前記ブート
用データのエラーチェックを行うエラーチェック実行手
段と、を備えていることを特徴とする半導体装置。
【００４５】（付記２） 外部からエラーチェックを行
うか否かを指示するエラーチェック要否データを受ける
入力端子を備え、前記エラーチェック要否判定手段は、
外部から通知される前記エラーチェック要否データに基
づきエラーチェックの要否を判定することを特徴とする
付記１記載の半導体装置。
うか否かを指示するエラーチェック要否データを受ける
入力端子を備え、前記エラーチェック要否判定手段は、
外部から通知される前記エラーチェック要否データに基
づきエラーチェックの要否を判定することを特徴とする
付記１記載の半導体装置。
【００４６】（付記３） エラーチェックの要否を指示
するエラーチェック要否データを前記エラーチェック要
否判定手段に通知するエラーチェック要否通知手段を備
えていることを特徴とする付記１記載の半導体装置。
するエラーチェック要否データを前記エラーチェック要
否判定手段に通知するエラーチェック要否通知手段を備
えていることを特徴とする付記１記載の半導体装置。
【００４７】（付記４） 前記エラーチェック要否通知
手段は、電源が遮断されないブロックに配置されている
ことを特徴とする付記３記載の半導体装置。 （付記５） 前記エラーチェック要否通知手段は、エラ
ーチェックの要否を表すフラグビットを格納する制御レ
ジスタであることを特徴とする付記３記載の半導体装
置。
手段は、電源が遮断されないブロックに配置されている
ことを特徴とする付記３記載の半導体装置。 （付記５） 前記エラーチェック要否通知手段は、エラ
ーチェックの要否を表すフラグビットを格納する制御レ
ジスタであることを特徴とする付記３記載の半導体装
置。
【００４８】（付記６） ブート回数が一定回数に達し
たときだけ前記エラーチェック要否通知手段が通知する
エラーチェック要否データを強制的にエラーチェック要
データにするエラーチェック間隔設定手段を備えている
ことを特徴とする付記３記載の半導体装置。
たときだけ前記エラーチェック要否通知手段が通知する
エラーチェック要否データを強制的にエラーチェック要
データにするエラーチェック間隔設定手段を備えている
ことを特徴とする付記３記載の半導体装置。
【００４９】（付記７） 前記エラーチェック間隔設定
手段は、電源が遮断されないブロックに配置されている
ことを特徴とする付記６記載の半導体装置。 （付記８） 前記エラーチェック間隔設定手段は、エラ
ーチェックを行う周期の前記ブート回数を任意に設定で
きるようにしたことを特徴とする付記６記載の半導体装
置。
手段は、電源が遮断されないブロックに配置されている
ことを特徴とする付記６記載の半導体装置。 （付記８） 前記エラーチェック間隔設定手段は、エラ
ーチェックを行う周期の前記ブート回数を任意に設定で
きるようにしたことを特徴とする付記６記載の半導体装
置。
【００５０】（付記９） 待ち受け状態における間欠受
信時以外の期間、間欠受信制御処理に不要なブロックの
電源を遮断するようにした携帯端末装置において、前記
間欠受信の電源投入時に行われるブート処理にて電源が
遮断されないメモリ手段からロードされるブート用デー
タに対してエラーチェックを行うか否かを判定するエラ
ーチェック要否判定手段と、前記エラーチェック要否判
定手段にてエラーチェックが必要と判定された場合に前
記ブート用データのエラーチェックを行うエラーチェッ
ク実行手段と、エラーチェックの要否を前記エラーチェ
ック要否判定手段に通知するエラーチェック要否通知手
段と、ブート回数が一定回数に達したとき強制的にエラ
ーチェックを行うように前記エラーチェック要否通知手
段に通知させるエラーチェック間隔設定手段と、を備え
ていることを特徴とする携帯端末装置。
信時以外の期間、間欠受信制御処理に不要なブロックの
電源を遮断するようにした携帯端末装置において、前記
間欠受信の電源投入時に行われるブート処理にて電源が
遮断されないメモリ手段からロードされるブート用デー
タに対してエラーチェックを行うか否かを判定するエラ
ーチェック要否判定手段と、前記エラーチェック要否判
定手段にてエラーチェックが必要と判定された場合に前
記ブート用データのエラーチェックを行うエラーチェッ
ク実行手段と、エラーチェックの要否を前記エラーチェ
ック要否判定手段に通知するエラーチェック要否通知手
段と、ブート回数が一定回数に達したとき強制的にエラ
ーチェックを行うように前記エラーチェック要否通知手
段に通知させるエラーチェック間隔設定手段と、を備え
ていることを特徴とする携帯端末装置。
【００５１】（付記１０） 前記エラーチェック要否通
知手段および前記エラーチェック間隔設定手段は、電源
が遮断されないブロックに配置されていることを特徴と
する付記９記載の携帯端末装置。
知手段および前記エラーチェック間隔設定手段は、電源
が遮断されないブロックに配置されていることを特徴と
する付記９記載の携帯端末装置。
【００５２】（付記１１） 前記エラーチェック間隔設
定手段は、エラーチェックを行う周期の前記ブート回数
を任意に設定できるようにしたことを特徴とする付記９
記載の携帯端末装置。
定手段は、エラーチェックを行う周期の前記ブート回数
を任意に設定できるようにしたことを特徴とする付記９
記載の携帯端末装置。
【００５３】（付記１２） 携帯端末装置の待ち受け状
態における間欠受信時以外の期間、間欠受信制御処理に
不要なブロックの電源を遮断するようにした間欠受信方
法において、間欠受信時に間欠受信制御処理に必要なブ
ロックの電源を投入し、外部のメモリ手段から前記間欠
受信制御処理に必要なプログラムだけをロードし、ブー
ト回数が一定回数に達したかどうかを判断し、前記ブー
ト回数が一定回数に達したときロードされた前記プログ
ラムに対してエラーチェックを行う、ようにしたことを
特徴とする間欠受信方法。
態における間欠受信時以外の期間、間欠受信制御処理に
不要なブロックの電源を遮断するようにした間欠受信方
法において、間欠受信時に間欠受信制御処理に必要なブ
ロックの電源を投入し、外部のメモリ手段から前記間欠
受信制御処理に必要なプログラムだけをロードし、ブー
ト回数が一定回数に達したかどうかを判断し、前記ブー
ト回数が一定回数に達したときロードされた前記プログ
ラムに対してエラーチェックを行う、ようにしたことを
特徴とする間欠受信方法。
【００５４】（付記１３） 前記間欠受信制御処理時
に、自群着信が発生した場合に前記メモリ手段から残り
のプログラムをロードするようにしたことを特徴とする
付記１２記載の間欠受信方法。
に、自群着信が発生した場合に前記メモリ手段から残り
のプログラムをロードするようにしたことを特徴とする
付記１２記載の間欠受信方法。
【００５５】
【発明の効果】以上説明したように本発明では、ブート
時に外部メモリ手段からロードされるブート用データに
対してエラーチェックを行うか否かを判定するエラーチ
ェック要否判定手段を備え、このエラーチェック要否判
定手段の判定結果に従って、エラーチェックを行う構成
にした。このため、間欠動作ごとに行なわれるブート用
データに対するエラーチェックを省略することができ、
エラーチェックの処理時間を短縮することができる。す
なわち電源をオンしている時間を減少させることがで
き、リーク電流の消費を抑えることができる。
時に外部メモリ手段からロードされるブート用データに
対してエラーチェックを行うか否かを判定するエラーチ
ェック要否判定手段を備え、このエラーチェック要否判
定手段の判定結果に従って、エラーチェックを行う構成
にした。このため、間欠動作ごとに行なわれるブート用
データに対するエラーチェックを省略することができ、
エラーチェックの処理時間を短縮することができる。す
なわち電源をオンしている時間を減少させることがで
き、リーク電流の消費を抑えることができる。
【００５６】また、携帯電話に適用した好ましい実施の
形態では、ブート時のプログラムのロードを間欠受信処
理に必要なプログラムだけにしたことで、プログラムの
ロード時間を短縮することができ、同様に、電源をオン
している時間を減少させて、リーク電流の消費を抑える
ことができる。
形態では、ブート時のプログラムのロードを間欠受信処
理に必要なプログラムだけにしたことで、プログラムの
ロード時間を短縮することができ、同様に、電源をオン
している時間を減少させて、リーク電流の消費を抑える
ことができる。
【００５７】リーク電流による消費電力を低減させるこ
とができたので、バッテリの使用時間を長くすることが
でき、また、使用時間を同じにするなら容量の小さなバ
ッテリを使用できることから、携帯端末装置を小型・軽
量化することができる。
とができたので、バッテリの使用時間を長くすることが
でき、また、使用時間を同じにするなら容量の小さなバ
ッテリを使用できることから、携帯端末装置を小型・軽
量化することができる。
【図１】本発明による半導体装置の原理的な構成を示す
図である。
図である。
【図２】間欠受信動作に必要なシステムの要部構成を示
す図である。
す図である。
【図３】チェックサム制御の構成を示す図である。
【図４】ブートプログラムの処理シーケンスを示すフロ
ーチャートである。
ーチャートである。
【図５】チェックサム有無による電源オン時間を示す図
である。
である。
【図６】チェックサム制御レジスタの詳細を示す図であ
る。
る。
【図７】チェックサムを定期的に強制実行させるブート
プログラムの処理シーケンスを示すフローチャートであ
る。
プログラムの処理シーケンスを示すフローチャートであ
る。
【図８】メモリのプログラム格納領域を分けた例を示す
図である。
図である。
【図９】分割されたブートプログラムの処理シーケンス
を示すフローチャートである。
を示すフローチャートである。
【図１０】ブート処理タイミングを説明する図である。
【図１１】間欠受信周期とチェックサム時間とを説明す
る図である。
る図である。
１ 半導体装置
２ 電源が遮断されないブロック
３ 電源が遮断されるブロック
４ エラーチェック要否判定手段
５ エラーチェック実行手段
６ エラーチェック要否通知手段
７ エラーチェック間隔設定手段
１１ 電源オンブロック
１２ 電源オン・オフブロック
１３ ロジック
１４ ＤＳＰ
１５ ＣＰＵ
１６ 内部バス
１７ ブート／退避用バス
１８ 外部ブート用メモリ
１８ａ 間欠受信プログラム領域
１８ｂ その他プログラム領域
１９ 外部退避用メモリ
２０ チェックサム制御レジスタ
２１ チェックサム制御ポート
２２ 信号線
２３ メモリ
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 金杉 雅己
神奈川県川崎市中原区上小田中４丁目１番
１号 富士通株式会社内
Ｆターム(参考） 5K027 AA11 BB17 EE00 GG03
5K067 AA43 EE02 HH21 HH23 HH25
KK05 KK15
Claims (10)
- 【請求項１】 電源投入と電源遮断とが周期的に繰り返
し行われる間欠動作のブロックを有する半導体装置にお
いて、 電源投入時に行われるブート処理にて外部メモリ手段か
らロードされるブート用データに対してエラーチェック
を行うか否かを判定するエラーチェック要否判定手段
と、 前記エラーチェック要否判定手段にてエラーチェックが
必要と判定された場合に前記ブート用データのエラーチ
ェックを行うエラーチェック実行手段と、 を備えていることを特徴とする半導体装置。 - 【請求項２】 外部からエラーチェックを行うか否かを
指示するエラーチェック要否データを受ける入力端子を
備え、前記エラーチェック要否判定手段は、外部から通
知される前記エラーチェック要否データに基づきエラー
チェックの要否を判定することを特徴とする請求項１記
載の半導体装置。 - 【請求項３】 エラーチェックの要否を指示するエラー
チェック要否データを前記エラーチェック要否判定手段
に通知するエラーチェック要否通知手段を備えているこ
とを特徴とする請求項１記載の半導体装置。 - 【請求項４】 前記エラーチェック要否通知手段は、エ
ラーチェックの要否を表すフラグビットを格納する制御
レジスタであることを特徴とする請求項３記載の半導体
装置。 - 【請求項５】 ブート回数が一定回数に達したときだけ
前記エラーチェック要否通知手段が通知するエラーチェ
ック要否データを強制的にエラーチェック要データにす
るエラーチェック間隔設定手段を備えていることを特徴
とする請求項３記載の半導体装置。 - 【請求項６】 前記エラーチェック間隔設定手段は、エ
ラーチェックを行う周期の前記ブート回数を任意に設定
できるようにしたことを特徴とする請求項５記載の半導
体装置。 - 【請求項７】 待ち受け状態における間欠受信時以外の
期間、間欠受信制御処理に不要なブロックの電源を遮断
するようにした携帯端末装置において、 前記間欠受信の電源投入時に行われるブート処理にて電
源が遮断されないメモリ手段からロードされるブート用
データに対してエラーチェックを行うか否かを判定する
エラーチェック要否判定手段と、 前記エラーチェック要否判定手段にてエラーチェックが
必要と判定された場合に前記ブート用データのエラーチ
ェックを行うエラーチェック実行手段と、 エラーチェックの要否を前記エラーチェック要否判定手
段に通知するエラーチェック要否通知手段と、 ブート回数が一定回数に達したとき強制的にエラーチェ
ックを行うように前記エラーチェック要否通知手段に通
知させるエラーチェック間隔設定手段と、 を備えていることを特徴とする携帯端末装置。 - 【請求項８】 前記エラーチェック間隔設定手段は、エ
ラーチェックを行う周期の前記ブート回数を任意に設定
できるようにしたことを特徴とする請求項７記載の携帯
端末装置。 - 【請求項９】 携帯端末装置の待ち受け状態における間
欠受信時以外の期間、間欠受信制御処理に不要なブロッ
クの電源を遮断するようにした間欠受信方法において、 間欠受信時に間欠受信制御処理に必要なブロックの電源
を投入し、 外部のメモリ手段から前記間欠受信制御処理に必要なプ
ログラムだけをロードし、 ブート回数が一定回数に達したかどうかを判断し、 前記ブート回数が一定回数に達したときロードされた前
記プログラムに対してエラーチェックを行う、 ようにしたことを特徴とする間欠受信方法。 - 【請求項１０】 前記間欠受信制御処理時に、自群着信
が発生した場合に前記メモリ手段から残りのプログラム
をロードするようにしたことを特徴とする請求項９記載
の間欠受信方法。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001384256A JP4162401B2 (ja) | 2001-12-18 | 2001-12-18 | 携帯端末装置および間欠受信方法 |
| DE60215445T DE60215445T2 (de) | 2001-12-18 | 2002-08-14 | Halbleiterbauteil, tragbares Endgerät und Intermittierendes Empfangsverfahren |
| EP02255670A EP1322100B1 (en) | 2001-12-18 | 2002-08-14 | Semiconductor device, portable remote terminal unit and intermittent receiving method |
| TW091118454A TW556419B (en) | 2001-12-18 | 2002-08-15 | Semiconductor device, portable remote terminal unit and intermittent receiving method |
| US10/223,468 US7007202B2 (en) | 2001-12-18 | 2002-08-20 | Device and method for checking boot error in intermittent receiving operation |
| CNB021318409A CN1194379C (zh) | 2001-12-18 | 2002-09-06 | 半导体器件、便携式远程终端单元和间歇接收方法 |
| KR1020020054006A KR100838008B1 (ko) | 2001-12-18 | 2002-09-07 | 반도체 장치, 휴대 단말기 장치 및 간헐 수신 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001384256A JP4162401B2 (ja) | 2001-12-18 | 2001-12-18 | 携帯端末装置および間欠受信方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008149133A Division JP4693870B2 (ja) | 2008-06-06 | 2008-06-06 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003188798A true JP2003188798A (ja) | 2003-07-04 |
| JP4162401B2 JP4162401B2 (ja) | 2008-10-08 |
Family
ID=19187707
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001384256A Expired - Fee Related JP4162401B2 (ja) | 2001-12-18 | 2001-12-18 | 携帯端末装置および間欠受信方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US7007202B2 (ja) |
| EP (1) | EP1322100B1 (ja) |
| JP (1) | JP4162401B2 (ja) |
| KR (1) | KR100838008B1 (ja) |
| CN (1) | CN1194379C (ja) |
| DE (1) | DE60215445T2 (ja) |
| TW (1) | TW556419B (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005202822A (ja) * | 2004-01-19 | 2005-07-28 | Dainippon Printing Co Ltd | データ整合性検査を省けるｉｃカードおよびｉｃカード用プログラム |
| WO2007091533A1 (ja) * | 2006-02-08 | 2007-08-16 | Nec Corporation | 携帯通信端末、及び通信方法 |
| JP2009177774A (ja) * | 2007-12-27 | 2009-08-06 | Kyocera Corp | 信号処理装置、携帯通信端末装置及び無線通信システム |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003209616A (ja) * | 2002-01-15 | 2003-07-25 | Fujitsu Ltd | 半導体装置および携帯端末装置 |
| US20050066206A1 (en) * | 2003-09-24 | 2005-03-24 | John Beers | Storage device configuration |
| JP4534498B2 (ja) | 2004-01-28 | 2010-09-01 | ソニー株式会社 | 半導体装置およびその起動処理方法 |
| US7266727B2 (en) * | 2004-03-18 | 2007-09-04 | International Business Machines Corporation | Computer boot operation utilizing targeted boot diagnostics |
| US7590918B2 (en) * | 2004-09-10 | 2009-09-15 | Ovonyx, Inc. | Using a phase change memory as a high volume memory |
| JP4556581B2 (ja) * | 2004-09-14 | 2010-10-06 | 日本電気株式会社 | 携帯端末装置、携帯端末制御方法及びプログラム |
| US8539472B2 (en) | 2010-06-09 | 2013-09-17 | Lear Corporation | Method and system of updating shared memory |
| US8495601B2 (en) | 2010-06-09 | 2013-07-23 | Lear Corporation | Shared memory architecture |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5390324A (en) * | 1992-10-02 | 1995-02-14 | Compaq Computer Corporation | Computer failure recovery and alert system |
| EP0613094A3 (en) * | 1993-02-25 | 1994-11-09 | Fluke Corp | Signal processing system with a CPU with digital signal processor. |
| US6381694B1 (en) * | 1994-02-18 | 2002-04-30 | Apple Computer, Inc. | System for automatic recovery from software problems that cause computer failure |
| US5910944A (en) * | 1997-02-28 | 1999-06-08 | Motorola, Inc. | Radio telephone and method for operating a radiotelephone in slotted paging mode |
| US5978913A (en) * | 1998-03-05 | 1999-11-02 | Compaq Computer Corporation | Computer with periodic full power-on self test |
| US6807643B2 (en) * | 1998-12-29 | 2004-10-19 | Intel Corporation | Method and apparatus for providing diagnosis of a processor without an operating system boot |
| US6640316B1 (en) * | 2000-05-23 | 2003-10-28 | Dell Products L.P. | Boot recovery of simple boot BIOS |
| JP4434539B2 (ja) * | 2001-12-26 | 2010-03-17 | 富士通マイクロエレクトロニクス株式会社 | プロセッサおよびそのブート方法 |
| US7010723B2 (en) * | 2002-02-11 | 2006-03-07 | Intel Corporation | Method to couple integrated circuit packages to bonding pads having vias |
-
2001
- 2001-12-18 JP JP2001384256A patent/JP4162401B2/ja not_active Expired - Fee Related
-
2002
- 2002-08-14 DE DE60215445T patent/DE60215445T2/de not_active Expired - Lifetime
- 2002-08-14 EP EP02255670A patent/EP1322100B1/en not_active Expired - Fee Related
- 2002-08-15 TW TW091118454A patent/TW556419B/zh not_active IP Right Cessation
- 2002-08-20 US US10/223,468 patent/US7007202B2/en not_active Expired - Lifetime
- 2002-09-06 CN CNB021318409A patent/CN1194379C/zh not_active Expired - Fee Related
- 2002-09-07 KR KR1020020054006A patent/KR100838008B1/ko active IP Right Grant
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005202822A (ja) * | 2004-01-19 | 2005-07-28 | Dainippon Printing Co Ltd | データ整合性検査を省けるｉｃカードおよびｉｃカード用プログラム |
| JP4601968B2 (ja) * | 2004-01-19 | 2010-12-22 | 大日本印刷株式会社 | データ整合性検査を省けるｉｃカードおよびｉｃカード用プログラム |
| WO2007091533A1 (ja) * | 2006-02-08 | 2007-08-16 | Nec Corporation | 携帯通信端末、及び通信方法 |
| US8391931B2 (en) | 2006-02-08 | 2013-03-05 | Nec Corporation | Mobile communication terminal and communication method |
| JP2009177774A (ja) * | 2007-12-27 | 2009-08-06 | Kyocera Corp | 信号処理装置、携帯通信端末装置及び無線通信システム |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1427448A (zh) | 2003-07-02 |
| EP1322100A2 (en) | 2003-06-25 |
| KR100838008B1 (ko) | 2008-06-12 |
| KR20030051179A (ko) | 2003-06-25 |
| US7007202B2 (en) | 2006-02-28 |
| JP4162401B2 (ja) | 2008-10-08 |
| EP1322100B1 (en) | 2006-10-18 |
| TW556419B (en) | 2003-10-01 |
| US20030115507A1 (en) | 2003-06-19 |
| CN1194379C (zh) | 2005-03-23 |
| DE60215445D1 (de) | 2006-11-30 |
| DE60215445T2 (de) | 2007-02-01 |
| EP1322100A3 (en) | 2004-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7779284B2 (en) | Techniques for operating a processor subsystem to service masked interrupts during a power-down sequence | |
| CN101395584B (zh) | Jtag功率降级调试 | |
| KR100665080B1 (ko) | 휴대 전화기 | |
| US8019929B2 (en) | Data processing apparatus and data control circuit for use therein | |
| US6883092B2 (en) | Processor and method of booting same | |
| US20070214376A1 (en) | Apparatus and method for restoring working context | |
| US9405344B1 (en) | Method and apparatus for activating sleep mode | |
| MXPA06002961A (es) | Colapso de energia para una terminal inalambrica. | |
| US20080098245A1 (en) | Power management system and method | |
| JP2003188798A (ja) | 半導体装置、携帯端末装置および間欠受信方法 | |
| US20100273519A1 (en) | Methods and apparatuses of network system with power saving functions | |
| JP2007536667A (ja) | 集積回路を備えるモバイル装置およびそのような回路をパワーダウンする方法 | |
| KR101026831B1 (ko) | 반도체 장치 및 전자 장치 | |
| JP2009177774A (ja) | 信号処理装置、携帯通信端末装置及び無線通信システム | |
| JP4693870B2 (ja) | 半導体装置 | |
| KR20050065394A (ko) | 모바일 장치에서의 메모리 전류 누설을 줄이기 위한 방법및 장치 | |
| JP2836600B2 (ja) | 携帯端末装置 | |
| TWI727509B (zh) | 具有省電模式且能夠在省電模式盡量省電的通訊裝置 | |
| JP4702343B2 (ja) | 携帯端末装置 | |
| CN115866755A (zh) | 寻呼检测方法、装置、设备及介质 | |
| JP2003345473A (ja) | 携帯情報処理装置 | |
| JP2009159628A (ja) | 携帯電話機 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040927 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060510 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060523 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060720 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070313 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070416 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070510 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080415 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080606 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080722 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080722 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110801 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110801 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110801 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110801 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110801 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110801 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120801 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130801 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |