TWI727509B - 具有省電模式且能夠在省電模式盡量省電的通訊裝置 - Google Patents
具有省電模式且能夠在省電模式盡量省電的通訊裝置 Download PDFInfo
- Publication number
- TWI727509B TWI727509B TW108142055A TW108142055A TWI727509B TW I727509 B TWI727509 B TW I727509B TW 108142055 A TW108142055 A TW 108142055A TW 108142055 A TW108142055 A TW 108142055A TW I727509 B TWI727509 B TW I727509B
- Authority
- TW
- Taiwan
- Prior art keywords
- memory
- communication device
- circuit unit
- circuit
- saving mode
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/325—Power saving in peripheral device
- G06F1/3275—Power saving in memory, e.g. RAM, cache
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate
Abstract
具有省電模式通訊裝置包含記憶電路單元及直接記憶體存取模組。記憶電路單元用以儲存通訊裝置之微控制器或控制電路所要執行的指令和資料資訊。直接記憶體存取模組用以當通訊裝置接收另一通訊裝置所週期性發送之廣播同步訊號時,備份並轉存記憶電路單元所儲存之指令、資料資訊至電子裝置之記憶體。當省電模式時記憶電路單元會被斷電;當離開省電模式時,記憶電路單元會被供電,直接記憶體存取模組會從電子裝置之記憶體取得並回填指令和資料資訊至記憶電路單元。
Description
本發明係關於一種通訊裝置,特別有關於一種具有省電模式且能夠在省電模式盡量省電的通訊裝置。
一般來說,以具有省電模式(lower power saving mode)的通訊電路晶片(例如是WLAN無線網路通訊晶片)來說,傳統機制在當通訊電路晶片進入省電模式中時仍然會對部份的記憶電路單元供電,例如以一個較低的供應電壓準位來對該通訊電路晶片內部的一靜態隨機存取記憶體進行供電,該靜態隨機存取記憶體例如是用來儲存當該通訊電路晶片離開省電模式回到正常模式時需要立刻被該通訊電路晶片之一微控制器或控制電路所執行的至少一指令的資料資訊,對於傳統機制來說,如果在省電模式中不對該靜態隨機存取記憶體進行供電,則當該通訊電路晶片回到正常模式時該微控制器無法立刻執行該至少一指令,令效能受到極大的限制。因此,即使傳統機制盡可能降低供應電壓準位以省電,然而,在省電模式中,對於該通訊電路晶片之漏電流的耗電組成來說,該靜態隨機存取記憶體的耗電仍然佔有例如約三分之一的比例。因此,目前傳統機制的作法實有其效能極限,難以更進一步達到省電的功效。
因此本發明的目的之一在於提供一種具有省電模式且能夠在省電模式盡量省電的通訊裝置,以解決上述的問題。
根據本發明的實施例,其公開了一種通訊裝置,該通訊裝置具有一省電模式,該通訊裝置用以外部連接至一電子裝置之一主機端系統,以及該通訊裝置包含一介面電路、一記憶電路單元及一直接記憶體存取模組。介面電路用以外部耦接至該主機端系統。記憶電路單元耦接至該介面電路,用以儲存該通訊裝置之一微控制器或控制電路所要執行的至少一指令之資料資訊。直接記憶體存取模組,耦接至該記憶電路單元及該介面電路,用以當該通訊裝置接收另一通訊裝置所週期性發送之一廣播同步訊號時,備份並轉存該記憶電路單元所儲存之該至少一指令之該資料資訊至該電子裝置之一記憶體。當該通訊裝置進入該省電模式時該記憶電路單元會被斷電;當該通訊裝置離開該省電模式時,該記憶電路單元會被供電,以及該直接記憶體存取模組會從該電子裝置之該記憶體取得並回填該至少一指令之該資料資訊至該記憶電路單元。
根據本發明的實施例,另公開了一種通訊裝置,該通訊裝置具有一省電模式,該通訊裝置係用以被設置於一電子裝置之內部,且該通訊裝置用以外部通過一匯流排介面連接至該電子裝置之一處理器及一記憶體,以及該通訊裝置包含一介面電路、一記憶電路單元及一直接記憶體存取模組。介面電路,用以通過該匯流排介面而耦接至該電子裝置之該處理器及該記憶體。記憶電路單元耦接至該介面電路,並用以儲存該通訊裝置之一微控制器或控制電路所要執行的至少一指令之資料資訊。直接記憶體存取模組耦接至該記憶電路單元及該介面電路,用以當該通訊裝置接收另一通訊裝置所週期性發送之一廣播同步訊號時,備份並轉存該記憶電路單元所儲存之該至少一指令之該資料資訊至該電子裝置之該記憶體。當該通訊裝置進入該省電模式時該記憶電路單元會被斷電;當該通訊裝置離開該省電模式時,該記憶電路單元會被供電,以及該直接記憶體存取模組會從該電子裝置之該記憶體取得並回填該至少一指令之該資料資訊至該記憶電路單元。
100:通訊裝置
101、200:電子裝置
102:主機端系統電路
103、201:處理器
104、202:記憶體
105:主機介面
110:介面電路
111:微控制器或控制電路
112:記憶電路單元
113:直接記憶體存取模組
114:直接記憶體存取電路
115:分析處理電路
116:計時器電路
203:匯流排介面
第1圖是本發明一實施例之通訊裝置應用於一電子裝置的示意圖。
第2圖是本發明一實施例之第1圖所示之DMA模組將該至少一記憶電路單元所儲存之內容資訊進行備份、轉存至該電子裝置之該記憶體的示意圖。
第3圖是本發明一實施例之第1圖所示之DMA模組從該電子裝置之該記憶體還原內容資料至該至少一記憶電路單元的示意圖。
第4圖是本申請之一實施例進行內容資料備份轉存以及內容資料還原之時序的示意圖。
第5圖是本申請之另一實施例進行內容資料備份轉存以及內容資料還原之時序的示意圖。
第6圖是本發明另一實施例之通訊裝置應用於一嵌入式系統電路的電子裝置的示意圖。
請參照第1圖,第1圖是本發明一實施例之通訊裝置100應用於一電子裝置101的示意圖。通訊裝置100具有一省電模式並用以外部連接至一電子裝置101之一主機端系統電路102,通訊裝置100例如是一無線網路通訊電路晶片(但不限定)並具有該省電模式(例如是一低功率消耗模式),而電子裝置101可以是一電子裝置例如是可攜式電子裝置、非可攜式電子裝置、手機裝置或是筆記型電腦裝置(但不限定),換言之,在一實施例,通訊裝置100可以是一無線網路通訊電路晶片並設置於一手機裝置或是筆記型電腦裝置的內部。如第1圖所示,通訊裝置100設置於電子裝置101的內部,該電子裝置101另包括主機端系統電路102,該主機端系統電路102例如包括有一處理器103例如中央處理器、一記憶體
104以及一主機介面(host interface)105,該主機端系統電路102與通訊裝置100係通過例如一外部匯流排、該主機介面105以及通訊裝置100之一介面電路進行連接與通訊。
實作上,在一實施例,該通訊裝置100例如包含該介面電路110、一微控制器或控制電路111、至少一個記憶電路單元112(一或多個記憶電路單元)以及一直接記憶體存取模組(direct memory access module,以下簡稱為DMA模組)113,其中該DMA模組113例如包括有一直接記憶體存取電路(以下簡稱為DMA電路)114、一分析處理電路115以及一計時器電路(timer circuit)116,該至少一記憶電路單元112係耦接於該微控制器或控制電路111、該介面電路110以及該DMA模組113,該至少一記憶電路單元112例如是至少一靜態隨機存取記憶體、至少一暫存器電路、至少一內容可定址記憶體及/或至少一正反器,該至少一記憶電路單元112係用來儲存或暫存該微控制器或控制電路111所要執行的至少一指令之資料資訊及/或數值。
舉例來說,該至少一記憶電路單元112包含靜態隨機存取記憶體、多個暫存器電路、多個內容可定址記憶體及/或多個正反器,當進入省電模式時,傳統的機制為了省電會將提供給靜態隨機存取記憶體、多個暫存器電路、多個內容可定址記憶體及/或多個正反器的供應電壓降低,然而這樣的作法並無法有效達到省電的目的,仍然會有過多的漏電流,而本案的精神則在於盡量將通訊裝置100中靜態隨機存取記憶體的可被斷電的儲存區域、可被斷電的暫存器電路、可被斷電的內容可定址記憶體及/或可被斷電的正反器進行斷電,令於省電模式中該些部分不需被供電,直接避免產生漏電流,舉例來說,不可被斷電的儲存區域、暫存器電路、內容可定址記憶體及/或正反器例如係儲存下一個最接近要醒來的時間點以及其他於該省電模式中可能會採用的參數或數值,而儲存有在省電模式中不需要使用之資料或數值的儲存區域、暫存器電路、內容可定
址記憶體及/或正反器則可被分類為一或多個可被斷電的電路單元;例如以具有96KB大小(但不限定)的靜態隨機存取記憶體來說,本案可達到於省電模式中只對其中16KB或32KB大小(但不限定)的靜態隨機存取記憶體的儲存區域進行供電(甚至可以完全不用供電給靜態隨機存取記憶體),而斷電其他儲存區域,令更省電,而對於暫存器電路、內容可定址記憶體及/或正反器來說,則可於省電模式中盡可能地減少需要供電的暫存器電路、內容可定址記憶體及/或正反器之數量,令更省電。
實作上,該DMA模組113係用以當該通訊裝置100接收另一通訊裝置所週期性發送之一廣播同步訊號時,備份並轉存該至少一記憶電路單元112所儲存之該至少一指令之該資料資訊至該電子裝置101之記憶體104。當該通訊裝置100進入該省電模式時,該至少一記憶電路單元112會被斷電。當該通訊裝置離開該省電模式時,該至少一記憶電路單元112會被供電,以及該DMA模組113會從該電子裝置101之該記憶體104取得並回填該至少一指令之該資料資訊至該至少一記憶電路單元112,如此一來,當該通訊裝置100進入該省電模式時,可盡量地減少供電給靜態隨機存取記憶體之儲存區域的大小以及暫存器電路、內容可定址記憶體及/或正反器的個數,換言之,可將在省電模式中不需要使用的靜態隨機存取記憶體的儲存區域、暫存器電路、內容可定址記憶體及/或正反器進行斷電,而只供電給在省電模式中需要使用的靜態隨機存取記憶體的儲存區域、暫存器電路、內容可定址記憶體及/或正反器。而為了達此省電目的以及能夠快速還原在省電模式中被斷電之靜態隨機存取記憶體之儲存區域的、暫存器電路、內容可定址記憶體及/或正反器所相應儲存之內容資訊,本案採用直接記憶體存取操作的機制,快速進行定期地或單次地內容資料備份,以及進行定期地內容資料還原及回填。
以該通訊裝置100為無線網路通訊電路晶片為例說明,上述該另一通
訊裝置所指是例如是一無線存取點(wireless access point),該無線存取點係週期地發送一廣播同步訊號給其覆蓋範圍內的所有無線網路通訊電路,以同步該些無線網路通訊電路,該廣播同步訊號例如是一信標封包(beacon packet),而跟隨信標封包後的是該無線存取點的資料傳輸區間(該無線存取點用來傳送資料封包),由於該信標封包內會帶有給不同無線網路通訊電路的資訊,因此,如果一無線網路通訊電路進入了省電模式,則該無線網路通訊電路需要定期地醒過來監聽該信標封包是否後續的資料傳輸區間內會傳送一或多個資料封包給該無線網路通訊電路,如果判斷有資料封包要傳送,則該無線網路通訊電路於該資料傳輸區間內會醒著而不進入省電模式,反之,如果判斷沒有資料封包要傳送,則該無線網路通訊電路在該資料傳輸區間內會睡著進入省電模式,此時如果該無線存取點突然有資料封包需要傳送給該無線網路通訊電路,則該無線存取點會先暫存(queue)該資料封包,等待下一個資料傳輸區間再進行傳送給該無線網路通訊電路。
再者,在一實施例,上述的直接記憶體存取操作可包含有兩種DMA模式,第一種DMA模式係循序地依位址來備份及回填還原內容資料,第二種DMA模式則是可備份一位址內的部分內容資料及相應的回填還原。請搭配參考第2圖與第3圖,第2圖是本發明一實施例之第1圖所示之DMA模組113將該至少一記憶電路單元112所儲存之內容資訊進行備份、轉存至該電子裝置101之該記憶體104的示意圖,第3圖是本發明一實施例之第1圖所示之DMA模組113從該電子裝置101之該記憶體104還原內容資料至該至少一記憶電路單元112的示意圖。
如第2圖所示,以循序地直接備份資料的第一種DMA模式的例子來說,例如該DMA模組113的該分析處理電路115係用來依序地按照該至少一記憶電路單元112的一或多個第一位址的順序,依序將該一或多個第一位址所對應之一或多個相應的內容資料備份並轉送至該DMA電路114;該DMA電路114係用來
通過一直接記憶體存取操作,按照該電子裝置101的該記憶體104的一或多個第二位址的順序,將該一或多個相應的內容資料來儲存至該記憶體104的一或多個第二位址,舉例來說,一記憶電路單元112利用兩個連續的第一位址,亦即SA[31:0]及(SA+4)[31:0],儲存兩筆相應的內容資訊,亦即0x1111_1111以及0x2222_2222,分析處理電路115按照SA[31:0]及(SA+4)[31:0]的順序取得0x1111_1111以及0x2222_2222的資料並轉送該兩筆資料至該DMA電路114,而該DMA電路114會寫入該兩筆資料至該記憶體104的兩個連續的第二位址,亦即DA[31:0]及(DA+4)[31:0],其中[31:0]表示是位址是採用32個位元(即4個位元組,但不限定),因此SA+4與DA+4是分別表示位址SA與DA的下一個位址。
以間接備份資料的第二種DMA模式的例子來說,該分析處理電路115用來當該通訊裝置100接收該無線存取點所週期性發送之該信標封包時,依據該至少一第一位址資訊及該至少一相應的內容資訊,產生至少一位元遮罩資訊以及至少一轉存的內容資訊,以及該DMA電路114用來通過一直接記憶體存取操作,通過該介面電路110,將該至少一第一位址資訊、該至少一位元遮罩資訊以及該至少一轉存的內容資訊儲存至該電子裝置101之動態隨機記憶體104之至少一組第二位址,每一組第二位址包含連續三個位址。舉例來說,以第2圖的例子來說,該記憶電路單元中的第一位址0x0中的部分位元,亦即0x0[31:24],記錄有相應的內容資訊0x12,位址0x0中的其他位元則並沒有記載內容資訊,該DMA模組113的該分析處理電路115例如係用來分析第一位址0x0中的部分位元(亦即0x0[31:24])以及相應的內容資訊0x12,產生一位元遮罩資訊0xFF00_0000以及一轉存的內容資訊例如0x1234_5678(但不限定,亦可0x1200_0000等),位元遮罩資訊0xFF00_0000即表示只有該位址0x0中只有某一部份(亦即高位元的前8位元)記錄有相應的內容資訊,而其他位元沒有記錄內容資訊,該分析處理電路115會將該第一位址0x0、所產生的位元遮罩資訊0xFF00_0000以及轉存的內容資訊例如
0x1234_5678傳送至該DMA電路114,該DMA電路114會將這三筆資料依序地儲存於該電子裝置100之該記憶體104內的一塊具有三個連續第二位址的儲存空間,例如DA[31:0]、(DA+4)[31:0]及(DA+8)[31:0],也就是說,該DMA電路114所執行的是依照所接收到的輸入資料的順序,將不同筆的輸入資料依序通過該直接記憶體存取操作儲存於該電子裝置100的該記憶體104中。
如第3圖所示,當該通訊裝置100決定離開省電模式時,會先對該記憶電路單元112進行供電,並且還原並回填相應的資料至該記憶電路單元112,之後再離開省電模式以進入正常運作模式,使得該微控制器或控制電路111在該正常運作模式時可正常或正確地讀取到該記憶電路單元112所儲存之至少一指令的資料資訊以執行相應運作或運算。相應地,還原並回填相應的資料至該記憶電路單元亦具有兩種模式,亦即循序地直接還原資料以及間接還原資料。
例如,以第3圖的循序地直接還原資料來說,該DMA電路114係通過該直接記憶體存取操作,例如從該記憶體104的兩個連續的第二位址,亦即DA[31:0]及(DA+4)[31:0],讀取得到0x1111_1111以及0x2222_2222的內容資料,並傳送該兩筆內容資料至該分析處理電路115,而該分析處理電路115再傳送該兩筆內容資料至該記憶電路單元112的兩個第一位址,亦即SA[31:0]及(SA+4)[31:0]。因此,在一或多筆的內容資料還原後,該微控制器或控制電路111可從一或多個第一位址取得至少一指令的資料資訊來執行該至少一指令的運作。
另外,以第3圖的間接還原資料來說,該DMA電路114係通過該直接記憶體存取操作,例如從該記憶體104的一組三個連續的第二位址,例如DA[31:0]、(DA+4)[31:0]及(DA+8)[31:0],讀取得到該第一位址0x0、先前所備份產生的位元遮罩資訊0xFF00_0000以及轉存的內容資訊例如0x1234_5678,並傳將該些資料至該分析處理電路115,而該分析處理電路115根據該些資料可通過該位元遮罩資訊0xFF00_0000來解析得到轉存的內容資訊例如0x1234_5678中只有
0x12會被儲存,並且可解析得到是儲存於該第一位址0x0的部分位元(亦即0x0[31:24])之資訊,接著該分析處理電路115將資料0x12寫入至該第一位址0x0的部分位元(亦即0x0[31:24]),達到正確還原內容資料的效果,因此,在內容資料還原後,該微控制器或控制電路111可從一或多個第一位址的部分位址取得至少一指令的資料資訊來執行該至少一指令的運作。
另外,請參考第4圖,第4圖是本申請之一實施例進行內容資料備份轉存以及內容資料還原之時序的示意圖。如第4圖所示,在內容資料備份轉存時,該DMA模組113可選擇採用單次備份及定期資料還原,進行資料備份及/或資料還原的時鐘訊號可由該計時器電路116所提供而觸發該DMA模組113,該計時器電路116用以根據該無線存取點所週期性發送之該信標封包的一時間間隔,定期地或單次地產生一觸發訊號以觸發該DMA模組113,啟動該DMA電路114的直接記憶體存取操作。舉例來說,如第4圖所示,TBTT係代表目標信標傳送時間(target beacon transmission time),代表定期廣播每一個信標封包的開始時間,對於例如在第一個目標信標傳送時間TBTT之後的第二時間間隔T2,該第二時間間隔T2至少包含了一個信標封包的收發時間,就單次備份內容資料來說,該DMA模組113可以在下述幾個時間點去進行內容資料的備份和轉存:例如當軟韌體去設定立即觸發、接收到信標封包或沒接到信標封包但T2時間到等等。在後續所接收到的目標信標傳送時間TBTT之後,該DMA模組113均不會做資料備份及轉存,例如,當該第二時間間隔T2開始時,該通訊裝置100會開始接收無線存取點所傳送過來的信標封包以判斷是否在接下來的傳輸時間內是要進入省電模式或是不進入省電模式,如果判斷要進入省電模式(亦即該通訊裝置100判斷並沒有資料封包要從該無線存取點傳送過來),則例如在信標傳輸的時間結尾時(但不限定)及/或該通訊裝置100要再進入省電模式時,該DMA模組113會開始進行內容資料備份及轉存,通過該直接記憶體存取操作將該記憶電路單元112所記錄之
該至少一指令的資料資訊,快速地備份並轉存至該電子裝置101之該記憶體104,接著該記憶電路單元112被斷電,以更省電。因此,當定期進行內容資料還原時,該DMA模組113均是從該記憶體104中讀取出第一次備份轉存的資料來週期地還原產生並儲存該些資料資訊至該記憶電路單元112,因此該記憶電路單元112所記載的資料資訊由於是同一份所以會是相同的。舉例來說,對於在第二個目標信標傳送時間TBTT之前的第一時間間隔T1,例如當該第一時間間隔T1開始時,該通訊裝置100開始離開省電模式,該記憶電路單元112開始被供電,而該DMA模組113開始進行內容資料還原,通過該直接記憶體存取操作從該電子裝置101之該記憶體104快速讀取得到先前所備份之資料並將該所備份之資料還原至該記憶電路單元112,使得該記憶電路單元112記錄有該至少一指令之資料資訊。
另外,請參照第5圖,第5圖是本申請之另一實施例進行內容資料備份轉存以及內容資料還原之時序的示意圖。如第5圖所示,當該DMA模組113進行週期備份內容資料時,當每一該第一時間間隔T1開始時,該通訊裝置100開始離開省電模式,該記憶電路單元112開始被供電,而該DMA模組113開始進行內容資料還原,通過該直接記憶體存取操作從該電子裝置101之該記憶體104快速讀取得到先前所備份之資料並將該所備份之資料還原至該記憶電路單元112,使得該記憶電路單元112記錄有該至少一指令之資料資訊,而在每一目標信標傳送時間TBTT之後的第二時間間隔T2,當該第二時間間隔T2開始時,該通訊裝置100會開始接收無線存取點所傳送過來的信標封包以判斷是否在接下來的傳輸時間內是要進入省電模式或是不進入省電模式,如果判斷要進入省電模式(亦即該通訊裝置100判斷並沒有資料封包要從該無線存取點傳送過來),則在該信標封包接收結束後及/或該通訊裝置100要再進入省電模式時,該DMA模組113會開始進行內容資料備份及轉存,通過該直接記憶體存取操作將該記憶電路單元112所記錄之該至少一指令的資料資訊,快速地備份並轉存至該電子裝置101之該記憶體
104,接著該記憶電路單元112被斷電,以更省電。換言之,就週期備份來說,該DMA模組113會在每一次接收到目標信標傳送時間TBTT之後的第二時間間隔T2時進行內容資料的備份及轉存,因此,當定期進行內容資料還原時,該DMA模組113是從該記憶體104中讀取出最近一次備份轉存的資料來週期地還原產生並儲存該些資料資訊至該記憶電路單元112,因此該記憶電路單元112目前所記載的資料資訊不會相同於前一次所儲存的內容資訊。
再者,一通訊裝置可以設置在例如一嵌入式系統電路的內部,而內容資料備份及還原可以是從該通訊裝置之記憶電路元件備份至該嵌入式系統電路的一記憶體,再由該記憶體將內容資料還原回該記憶電路元件。請參照第6圖,第6圖是本發明另一實施例之通訊裝置100應用於一電子裝置200的示意圖。該通訊裝置100係用以被設置於一電子裝置200(例如嵌入式系統電路)之內部,且該通訊裝置100用以外部通過一匯流排介面203連接至該電子裝置200之處理器201及記憶體202;其他操作與功能則與上述段落相同,不再贅述。
再者,對於只有直接備份及還原內容資料之操作的實施例而言,第1圖所示的分析處理電路115可以是可選的(optional),例如在一實施例,DMA模組113可以不包括分析處理電路115,至少一記憶電路單元112係連接至DMA電路114,由DMA電路114進行直接備份及還原內容資料之操作,而不再需要通過分析處理電路115來傳送資料。以上所述僅為本發明之較佳實施例,凡依本發明申請專利範圍所做之均等變化與修飾,皆應屬本發明之涵蓋範圍。
100:通訊裝置
101:電子裝置
102:主機端系統電路
103:處理器
104:記憶體
105:主機介面
110:介面電路
111:微控制器或控制電路
112:記憶電路單元
113:直接記憶體存取模組
114:直接記憶體存取電路
115:分析處理電路
116:計時器電路
Claims (10)
- 一種通訊裝置,該通訊裝置具有一省電模式,該通訊裝置用以外部連接至一電子裝置之一主機端系統,以及該通訊裝置包含:一介面電路,用以外部耦接至該主機端系統;一記憶電路單元,耦接至該介面電路,用以儲存該通訊裝置之一微控制器或控制電路所要執行的至少一指令之資料資訊;以及一直接記憶體存取模組,耦接至該記憶電路單元及該介面電路,用以當該通訊裝置接收另一通訊裝置所週期性發送之一廣播同步訊號時,在該廣播同步訊號之一信標封包的一開始時間之後以及進入該省電模式之前備份並轉存該記憶電路單元所儲存之該至少一指令之該資料資訊至該電子裝置之一記憶體;其中當該通訊裝置進入該省電模式時該記憶電路單元會被斷電;當該通訊裝置離開該省電模式時,該記憶電路單元會被供電,以及該直接記憶體存取模組會從該電子裝置之該記憶體取得並回填該至少一指令之該資料資訊至該記憶電路單元。
- 如申請專利範圍第1項所述之通訊裝置,其係為一無線網路通訊電路,該另一通訊裝置係為一無線存取點(wireless access point),該廣播同步訊號係為一信標封包(beacon packet)。
- 如申請專利範圍第2項所述之通訊裝置,其中該記憶電路單元包含有一靜態隨機存取記憶體、一暫存器電路、一內容可定址記憶體以及一正反器的其中至少一個。
- 如申請專利範圍第2項所述之通訊裝置,其中,該至少一指令之該資料資訊包含儲存於至少一第一位址之至少一相應的內容資訊,當該通訊裝置接收該無線存取點所週期性發送之該信標封包時,該直接記憶體存取模組係通過一直接記憶體操作來備份該記憶電路單元所儲存之該至少一相應的內容資訊,並通過該介面電路,依據該至少一第一位址,循序地將該至少一相應的內容資訊轉存至該電子裝置之一動態隨機記憶體之至少一第二位址。
- 如申請專利範圍第4項所述之通訊裝置,其中,當該通訊裝置離開該省電模式時,該直接記憶體存取模組係通過該直接記憶體存取操作從該電子裝置之該記憶體取得並回填該至少一相應的內容資訊至該記憶電路單元。
- 如申請專利範圍第2項所述之通訊裝置,其中,該至少一指令之該資料資訊包含儲存於至少一第一位址之至少一相應的內容資訊,該直接記憶體存取模組包含:一分析處理電路,用來當該通訊裝置接收該無線存取點所週期性發送之該信標封包時,依據該至少一第一位址資訊及該至少一相應的內容資訊,產生至少一位元遮罩資訊以及至少一轉存的內容資訊;以及一直接記憶體存取電路,耦接至該分析處理電路,用來通過一直接記憶體存取操作,通過該介面電路,將該至少一第一位址資訊、該至少一位元遮罩資訊以及該至少一轉存的內容資訊儲存至該電子裝置之一動態隨機記憶體之至少一組第二位址,每一組第二位址包含連續三個位址。
- 如申請專利範圍第6項所述之通訊裝置,其中當該通訊裝置離開該省電模式時,該分析處理電路係從該電子裝置之該動態隨機記憶體之該至少一組 第二位址,取得該至少一第一位址資訊、該至少一位元遮罩資訊以及該至少一轉存的內容資訊,解析產生該至少一第一位址資訊及該至少一相應的內容資訊,以及該直接記憶體存取電路係通過該直接記憶體存取操作來回填該至少一相應的內容資訊至該記憶電路單元之該至少一第一位址資訊。
- 如申請專利範圍第6項所述之通訊裝置,其中該直接記憶體存取模組另包含:一計時器電路,耦接至該直接記憶體存取電路,用以根據該無線存取點所週期性發送之該信標封包的一時間間隔,定期地或單次地產生一觸發訊號至該直接記憶體存取模組,以啟動該直接記憶體存取電路之該直接記憶體存取操作。
- 如申請專利範圍第1項所述之通訊裝置,其中該直接記憶體存取模組係根據至少一觸發事件,自動地備份並轉存該記憶電路單元所儲存之該至少一指令之該資料資訊至該電子裝置之該記憶體,以及從該電子裝置之該記憶體取得並回填該至少一指令之該資料資訊至該記憶電路單元。
- 一種通訊裝置,該通訊裝置具有一省電模式,該通訊裝置係用以被設置於一電子裝置之內部,且該通訊裝置用以外部通過一匯流排介面連接至該電子裝置之一處理器及一記憶體,以及該通訊裝置包含:一介面電路,用以通過該匯流排介面而耦接至該電子裝置之該處理器及該記憶體;一記憶電路單元,耦接至該介面電路,用以儲存該通訊裝置之一微控制器所要執行的至少一指令之資料資訊;以及 一直接記憶體存取模組,耦接至該記憶電路單元及該介面電路,用以當該通訊裝置接收另一通訊裝置所週期性發送之一廣播同步訊號時,在該廣播同步訊號之一信標封包的一開始時間之後以及進入該省電模式之前備份並轉存該記憶電路單元所儲存之該至少一指令之該資料資訊至該電子裝置之該記憶體;其中當該通訊裝置進入該省電模式時該記憶電路單元會被斷電;當該通訊裝置離開該省電模式時,該記憶電路單元會被供電,以及該直接記憶體存取模組會從該電子裝置之該記憶體取得並回填該至少一指令之該資料資訊至該記憶電路單元。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW108142055A TWI727509B (zh) | 2019-11-20 | 2019-11-20 | 具有省電模式且能夠在省電模式盡量省電的通訊裝置 |
US16/860,081 US11163355B2 (en) | 2019-11-20 | 2020-04-28 | Communication apparatus having power saving mode and capable of saving more power in power saving mode |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW108142055A TWI727509B (zh) | 2019-11-20 | 2019-11-20 | 具有省電模式且能夠在省電模式盡量省電的通訊裝置 |
Publications (2)
Publication Number | Publication Date |
---|---|
TWI727509B true TWI727509B (zh) | 2021-05-11 |
TW202121403A TW202121403A (zh) | 2021-06-01 |
Family
ID=75909947
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW108142055A TWI727509B (zh) | 2019-11-20 | 2019-11-20 | 具有省電模式且能夠在省電模式盡量省電的通訊裝置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US11163355B2 (zh) |
TW (1) | TWI727509B (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101326796A (zh) * | 2005-08-19 | 2008-12-17 | 罗伯特·斯特帕尼安 | 附属数字管家消费电子设备和方法 |
TW201506673A (zh) * | 2013-03-14 | 2015-02-16 | Intel Corp | 以安全屬性限制cpu異動的方法、設備及系統 |
US20160270000A1 (en) * | 2013-09-10 | 2016-09-15 | M2M And Lot Technologies, Llc | Power Management and Security for Wireless Modules in "Machine-to-Machine" Communications |
US20190069161A1 (en) * | 2017-08-31 | 2019-02-28 | Intel IP Corporation | Telephone call procedures for power efficient mobile terminating packet switched services |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4450035B2 (ja) * | 2007-09-04 | 2010-04-14 | 沖電気工業株式会社 | 間欠動作通信装置及び通信システム |
US8601302B2 (en) * | 2009-06-22 | 2013-12-03 | Amazon Technologies, Inc. | Processor system in low power state retention mode with linear regulator off and switch regulator low in power management IC |
JPWO2012127534A1 (ja) * | 2011-03-23 | 2014-07-24 | 富士通株式会社 | バリア同期方法、バリア同期装置及び演算処理装置 |
CN104011691B (zh) * | 2011-12-29 | 2016-12-14 | 英特尔公司 | 非易失性ram盘 |
US9530461B2 (en) * | 2012-06-29 | 2016-12-27 | Intel Corporation | Architectures and techniques for providing low-power storage mechanisms |
KR20150098649A (ko) * | 2012-12-22 | 2015-08-28 | 퀄컴 인코포레이티드 | 비-휘발성 메모리의 이용을 통한 휘발성 메모리의 전력 소비 감소 |
KR102212768B1 (ko) * | 2014-03-25 | 2021-02-05 | 에스케이플래닛 주식회사 | 무선 통신 시스템, 그 시스템에서의 다수의 사용자 단말과의 통신 연결을 제어하기 위한 장치 및 방법 |
US10866737B2 (en) * | 2015-09-17 | 2020-12-15 | Intel Corporation | Apparatus, method and system to store information for a solid state drive |
US9510289B1 (en) * | 2015-11-05 | 2016-11-29 | Silicon Laboratories, Inc. | In system calibration of wake up timer |
US10417734B2 (en) * | 2017-04-24 | 2019-09-17 | Intel Corporation | Compute optimization mechanism for deep neural networks |
US10417731B2 (en) * | 2017-04-24 | 2019-09-17 | Intel Corporation | Compute optimization mechanism for deep neural networks |
US10757652B2 (en) * | 2017-12-15 | 2020-08-25 | Silicon Laboratories Inc. | Wireless receiver with field capture for beacon frames |
JP7087420B2 (ja) * | 2018-02-02 | 2022-06-21 | 富士通株式会社 | 処理プログラム、およびイベント処理方法 |
US11533055B2 (en) * | 2018-09-07 | 2022-12-20 | Cypress Semiconductor Corporation | Ultra-low power adaptively reconfigurable system |
US11151005B2 (en) * | 2019-10-31 | 2021-10-19 | EMC Holding Company, LLC | System and method for storage node data synchronization |
-
2019
- 2019-11-20 TW TW108142055A patent/TWI727509B/zh active
-
2020
- 2020-04-28 US US16/860,081 patent/US11163355B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101326796A (zh) * | 2005-08-19 | 2008-12-17 | 罗伯特·斯特帕尼安 | 附属数字管家消费电子设备和方法 |
TW201506673A (zh) * | 2013-03-14 | 2015-02-16 | Intel Corp | 以安全屬性限制cpu異動的方法、設備及系統 |
US20160270000A1 (en) * | 2013-09-10 | 2016-09-15 | M2M And Lot Technologies, Llc | Power Management and Security for Wireless Modules in "Machine-to-Machine" Communications |
US20190069161A1 (en) * | 2017-08-31 | 2019-02-28 | Intel IP Corporation | Telephone call procedures for power efficient mobile terminating packet switched services |
Also Published As
Publication number | Publication date |
---|---|
US11163355B2 (en) | 2021-11-02 |
TW202121403A (zh) | 2021-06-01 |
US20210149475A1 (en) | 2021-05-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6334828B2 (ja) | セルフリフレッシュ省電力モードを有するソリッドステートドライブ | |
US6336161B1 (en) | Computer configuration system and method with state and restoration from non-volatile semiconductor memory | |
US8019929B2 (en) | Data processing apparatus and data control circuit for use therein | |
TWI275929B (en) | Apparatus and method for restoring working context | |
US7698586B2 (en) | System and apparatus for allowing data of a module in power saving mode to remain accessible | |
US8156376B2 (en) | Method, device and system for storing data in cache in case of power failure | |
JP4515093B2 (ja) | Cpuのパワーダウン方法及びそのための装置 | |
US20010001879A1 (en) | Method and apparatus for saving device state while a computer system is in sleep mode | |
US20040153762A1 (en) | Hardware driven state save/restore in a data processing system | |
US8832355B2 (en) | Storage device, storage controlling device, and storage controlling method | |
US6917555B2 (en) | Integrated circuit power management for reducing leakage current in circuit arrays and method therefor | |
JP2005158061A (ja) | メモリの回復方法及び回復能力を有するメモリデバイス | |
JPH09330277A (ja) | ディスクキャッシュシステムにおける停電処理方式及び停電処理方法 | |
TWI727509B (zh) | 具有省電模式且能夠在省電模式盡量省電的通訊裝置 | |
JP2016066361A (ja) | モバイルデバイスにおけるバッテリー限界ステータスの表示 | |
CN112867105B (zh) | 具有省电模式且能够在省电模式尽量省电的通信装置 | |
US10289492B2 (en) | System for data retention and method of operating system | |
US20160210072A1 (en) | Controller and memory system | |
CN109729730B (zh) | 写入信息的方法和装置 | |
US11861781B2 (en) | Graphics processing units with power management and latency reduction | |
JP2010055265A (ja) | システムlsi、システムlsiの制御方法、プログラム、及び記憶媒体 | |
US10338664B2 (en) | Control module for data retention and method of operating control module | |
CN113923173B (zh) | 网络交换设备数据面快速启动恢复方法 | |
KR20140067739A (ko) | 메모리 컨트롤러 및 메모리 컨트롤러의 동작 방법 | |
US20230325336A1 (en) | Method for transferring data between a first digital domain and a second digital domain, and corresponding system on a chip |