JP4693870B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4693870B2 JP4693870B2 JP2008149133A JP2008149133A JP4693870B2 JP 4693870 B2 JP4693870 B2 JP 4693870B2 JP 2008149133 A JP2008149133 A JP 2008149133A JP 2008149133 A JP2008149133 A JP 2008149133A JP 4693870 B2 JP4693870 B2 JP 4693870B2
- Authority
- JP
- Japan
- Prior art keywords
- error check
- necessity
- power
- checksum
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks
Landscapes
- Microcomputers (AREA)
- Mobile Radio Communication Systems (AREA)
- Telephone Function (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
図10はブート処理タイミングを説明する図である。
携帯電話の場合、ブートの間隔は、待ち受け状態における間欠受信周期と同じとなり、その時間間隔は、1.28秒または2.56秒が一般的である。待ち受け状態では、各間欠受信周期毎に1回電源が投入され、その間欠受信周期の期間内にプログラムをロードする時間とチェックサムを実行する時間がある。
この半導体装置は、電源投入時に行われるブート処理にて外部メモリ手段からロードされるブート用データに対してエラーチェックを行うか否かを判定するエラーチェック要否判定手段と、前記エラーチェック要否判定手段にてエラーチェックが必要と判定された場合に前記ブート用データのエラーチェックを行うエラーチェック実行手段と、エラーチェックの要否を指示するエラーチェック要否データを前記エラーチェック要否判定手段に通知するエラーチェック要否通知手段と、ブート回数が一定回数に達したときだけ前記エラーチェック要否通知手段が通知するエラーチェック要否データを強制的にエラーチェック要データにするエラーチェック間隔設定手段と、を有し、前記エラーチェック要否判定手段及び前記エラーチェック実行手段は、間欠動作を行う前記ブロック内に備えられており、前記エラーチェック要否通知手段及び前記エラーチェック間隔設定手段は、電源が常時投入されている他のブロックに備えられている。
図1は本発明による半導体装置の原理的な構成を示す図である。
本発明による半導体装置1は、電源が常時投入されているブロック2と、電源投入と電源遮断とが周期的に繰り返し行われる間欠動作のブロック3とを有しており、間欠動作のブロック3には、エラーチェック要否判定手段4と、エラーチェック実行手段5とを備え、ブロック2には、エラーチェック要否通知手段6と、エラーチェック間隔設定手段7とを備えている。
図2は間欠受信動作に必要なシステムの要部構成を示す図である。
図3はチェックサム制御の構成を示す図である。
LSI10の電源がオン・オフしない電源オンブロック11には、チェックサム制御レジスタ20が設けられている。このチェックサム制御レジスタ20は、チェックサムを行うか行わないかの制御をフラグビットで保持しており、ここでは、そのフラグビットが、”0”の時は、チェックサムを行い、”1”の時はチェックサムを行わないと定義するものとする。DSP14には、チェックサム制御ポート21が設けられ、チェックサム制御レジスタ20とチェックサム制御ポート21とは、信号線22によって接続されている。なお、チェックサム制御レジスタ20は、LSI10の外部のバス経由や内部CPUから制御される。ここで、DSP14およびチェックサム制御ポート21が図1のエラーチェック要否判定手段4を構成し、DSP14がエラーチェック実行手段5を構成し、チェックサム制御レジスタ20がエラーチェック要否通知手段6を構成している。
図4はブートプログラムの処理シーケンスを示すフローチャートである。
ブート処理時にチェックサムを実行した場合、プログラムをロードする時間と、チェックサムの実行時間と、間欠受信処理の時間との和が間欠受信周期の中で、電源がオンされている時間となる。一方、チェックサムを省略した場合は、チェックサムの実行時間だけ、間欠受信周期の中で、電源がオンされている時間を短くすることができる。電源オン時間が短くなった分、リーク電流による電力消費が減り、待ち受け時間および連続通話時間を長くすることができる。
チェックサム制御レジスタ20は、フラグビットFLAGとチェックサム実行間隔回数を指定するフィールドCT5〜CT0から構成される。システムの信頼性向上のため、チェックサム実行間隔回数を指定するフィールドCT5〜CT0に指定された回数に1回、強制的にチェックサムを行わせるように制御される。たとえば、チェックサム実行間隔回数指定を20に設定した場合、間欠受信時に電源オン・オフブロック12が電源オンされてブート処理が行われるが、そのブート処理の回数が20に達したら、強制的にチェックサムまで行うように制御される。なお、チェックサム制御レジスタ20のフィールドCT5〜CT0が図1のエラーチェック間隔設定手段7を構成している。
まず、間欠受信処理のために、電源オン・オフブロック12のDSP14の電源がオンされると、DSP14は、外部ブート用メモリ18からプログラムをメモリ23にロードする(ステップS11)。プログラムのロードが終了した時点で、チェックサム制御レジスタ20に接続されているチェックサム制御ポート21のポート値を参照し、チェックサムフラグが”0”であるかどうかを判断する(ステップS12)。ここで、チェックサムフラグが”0”であれば、チェックサムを実行して(ステップS13)、ブート処理を終了する。もし、チェックサムフラグが”1”であれば、ブート処理の回数がチェックサム実行間隔回数に達したかどうかが判断される(ステップS14)。ブート処理の回数がチェックサム実行間隔回数に達していれば、強制的にチェックサムを実行して(ステップS13)、ブート処理を終了する。もし、ブート処理の回数がチェックサム実行間隔回数に達していなければ、そのままブート処理を終了する。
図8はメモリのプログラム格納領域を分けた例を示す図である。
図9は分割されたブートプログラムの処理シーケンスを示すフローチャートである。
電源投入時に行われるブート処理にて外部メモリ手段からロードされるブート用データに対してエラーチェックを行うか否かを判定するエラーチェック要否判定手段と、
前記エラーチェック要否判定手段にてエラーチェックが必要と判定された場合に前記ブート用データのエラーチェックを行うエラーチェック実行手段と、
を備えていることを特徴とする半導体装置。
(付記5) 前記エラーチェック要否通知手段は、エラーチェックの要否を表すフラグビットを格納する制御レジスタであることを特徴とする付記3記載の半導体装置。
(付記8) 前記エラーチェック間隔設定手段は、エラーチェックを行う周期の前記ブート回数を任意に設定できるようにしたことを特徴とする付記6記載の半導体装置。
前記間欠受信の電源投入時に行われるブート処理にて電源が遮断されないメモリ手段からロードされるブート用データに対してエラーチェックを行うか否かを判定するエラーチェック要否判定手段と、
前記エラーチェック要否判定手段にてエラーチェックが必要と判定された場合に前記ブート用データのエラーチェックを行うエラーチェック実行手段と、
エラーチェックの要否を前記エラーチェック要否判定手段に通知するエラーチェック要否通知手段と、
ブート回数が一定回数に達したとき強制的にエラーチェックを行うように前記エラーチェック要否通知手段に通知させるエラーチェック間隔設定手段と、
を備えていることを特徴とする携帯端末装置。
(付記12) 携帯端末装置の待ち受け状態における間欠受信時以外の期間、間欠受信制御処理に不要なブロックの電源を遮断するようにした間欠受信方法において、
間欠受信時に間欠受信制御処理に必要なブロックの電源を投入し、
外部のメモリ手段から前記間欠受信制御処理に必要なプログラムだけをロードし、
ブート回数が一定回数に達したかどうかを判断し、
前記ブート回数が一定回数に達したときロードされた前記プログラムに対してエラーチェックを行う、
ようにしたことを特徴とする間欠受信方法。
2 電源が遮断されないブロック
3 電源が遮断されるブロック
4 エラーチェック要否判定手段
5 エラーチェック実行手段
6 エラーチェック要否通知手段
7 エラーチェック間隔設定手段
11 電源オンブロック
12 電源オン・オフブロック
13 ロジック
14 DSP
15 CPU
16 内部バス
17 ブート/退避用バス
18 外部ブート用メモリ
18a 間欠受信プログラム領域
18b その他プログラム領域
19 外部退避用メモリ
20 チェックサム制御レジスタ
21 チェックサム制御ポート
22 信号線
23 メモリ
Claims (4)
- 電源投入と電源遮断とが周期的に繰り返し行われる間欠動作のブロックを有する半導体装置において、
電源投入時に行われるブート処理にて外部メモリ手段からロードされるブート用データに対してエラーチェックを行うか否かを判定するエラーチェック要否判定手段と、
前記エラーチェック要否判定手段にてエラーチェックが必要と判定された場合に前記ブート用データのエラーチェックを行うエラーチェック実行手段と、
エラーチェックの要否を指示するエラーチェック要否データを前記エラーチェック要否判定手段に通知するエラーチェック要否通知手段と、
ブート回数が一定回数に達したときだけ前記エラーチェック要否通知手段が通知するエラーチェック要否データを強制的にエラーチェック要データにするエラーチェック間隔設定手段と、
を有し、
前記エラーチェック要否判定手段及び前記エラーチェック実行手段は、間欠動作を行う前記ブロック内に備えられており、前記エラーチェック要否通知手段及び前記エラーチェック間隔設定手段は、電源が常時投入されている他のブロックに備えられていることを特徴とする半導体装置。 - 前記エラーチェック要否データを受ける入力端子を備え、前記エラーチェック要否判定手段は、外部から通知される前記エラーチェック要否データに基づきエラーチェックの要否を判定することを特徴とする請求項1記載の半導体装置。
- 前記エラーチェック要否通知手段は、エラーチェックの要否を表すフラグビットを格納する制御レジスタであることを特徴とする請求項1記載の半導体装置。
- 前記エラーチェック間隔設定手段は、エラーチェックを行う周期の前記ブート回数を任意に設定できるようにしたことを特徴とする請求項1記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008149133A JP4693870B2 (ja) | 2008-06-06 | 2008-06-06 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008149133A JP4693870B2 (ja) | 2008-06-06 | 2008-06-06 | 半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001384256A Division JP4162401B2 (ja) | 2001-12-18 | 2001-12-18 | 携帯端末装置および間欠受信方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008299857A JP2008299857A (ja) | 2008-12-11 |
JP4693870B2 true JP4693870B2 (ja) | 2011-06-01 |
Family
ID=40173271
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008149133A Expired - Lifetime JP4693870B2 (ja) | 2008-06-06 | 2008-06-06 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4693870B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012148446A (ja) * | 2011-01-18 | 2012-08-09 | Murata Machinery Ltd | ネットワーク装置 |
JP2012198929A (ja) * | 2012-06-18 | 2012-10-18 | Toyota Motor Corp | 情報処理装置 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59178552A (ja) * | 1983-03-30 | 1984-10-09 | Fujitsu Ltd | 自己診断制御方式 |
JPS60200345A (ja) * | 1984-03-23 | 1985-10-09 | Usac Electronics Ind Co Ltd | 自己診断プログラム走行カツト方式 |
JPH03263233A (ja) * | 1990-03-14 | 1991-11-22 | Fujitsu Ltd | 自己診断制御方式 |
JPH08153047A (ja) * | 1994-11-25 | 1996-06-11 | Brother Ind Ltd | 情報処理装置 |
JPH08255040A (ja) * | 1995-03-17 | 1996-10-01 | Canon Inc | 印刷装置 |
JPH09204369A (ja) * | 1996-01-25 | 1997-08-05 | Fujitsu Ltd | 記憶装置のメモリチェック方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6431235A (en) * | 1987-07-27 | 1989-02-01 | Hitachi Ltd | Initial self-diagnosis control device for data processor |
-
2008
- 2008-06-06 JP JP2008149133A patent/JP4693870B2/ja not_active Expired - Lifetime
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59178552A (ja) * | 1983-03-30 | 1984-10-09 | Fujitsu Ltd | 自己診断制御方式 |
JPS60200345A (ja) * | 1984-03-23 | 1985-10-09 | Usac Electronics Ind Co Ltd | 自己診断プログラム走行カツト方式 |
JPH03263233A (ja) * | 1990-03-14 | 1991-11-22 | Fujitsu Ltd | 自己診断制御方式 |
JPH08153047A (ja) * | 1994-11-25 | 1996-06-11 | Brother Ind Ltd | 情報処理装置 |
JPH08255040A (ja) * | 1995-03-17 | 1996-10-01 | Canon Inc | 印刷装置 |
JPH09204369A (ja) * | 1996-01-25 | 1997-08-05 | Fujitsu Ltd | 記憶装置のメモリチェック方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2008299857A (ja) | 2008-12-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100665080B1 (ko) | 휴대 전화기 | |
US20230236654A1 (en) | System on chip for reducing wake-up time, method of operating same, and computer system including same | |
KR100505638B1 (ko) | 워킹 콘텍스트 저장 및 복구 장치 및 방법 | |
US7779284B2 (en) | Techniques for operating a processor subsystem to service masked interrupts during a power-down sequence | |
US8019929B2 (en) | Data processing apparatus and data control circuit for use therein | |
CN101395584B (zh) | Jtag功率降级调试 | |
JP4162401B2 (ja) | 携帯端末装置および間欠受信方法 | |
MXPA06002961A (es) | Colapso de energia para una terminal inalambrica. | |
JP2006107127A (ja) | 半導体集積回路装置 | |
EP1324198B1 (en) | Processor and method of booting same | |
JP2009116851A (ja) | マイクロコンピュータシステム | |
US20080098245A1 (en) | Power management system and method | |
US10572266B2 (en) | Systems, methods, and apparatus for controlling the power-on or boot sequence of an integrated circuit based on power harvesting conditions | |
JP4693870B2 (ja) | 半導体装置 | |
US9292301B1 (en) | Systems, methods, and apparatus for controlling the power-on or boot sequence of an integrated circuit based on power harvesting conditions | |
US9971535B2 (en) | Conversion method for reducing power consumption and computing apparatus using the same | |
KR101026831B1 (ko) | 반도체 장치 및 전자 장치 | |
US7398410B2 (en) | Processor employing a power managing mechanism and method of saving power for the same | |
CN110121688B (zh) | 判断加载程序的方法以及电子系统 | |
JP2009181158A (ja) | 携帯端末の制御方法 | |
US20140068143A1 (en) | Apparatus for measuring remaining power of battery unit and method thereof | |
JP2009081763A (ja) | 携帯端末装置 | |
CN116992504A (zh) | 一种固态硬盘的数据保护方法、电子设备及存储介质 | |
JP2009159628A (ja) | 携帯電話機 | |
JP2004356813A (ja) | 電子機器および携帯電話装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081204 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100702 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100706 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100819 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110222 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110222 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140304 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4693870 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
EXPY | Cancellation because of completion of term |