KR101026831B1 - 반도체 장치 및 전자 장치 - Google Patents

반도체 장치 및 전자 장치 Download PDF

Info

Publication number
KR101026831B1
KR101026831B1 KR1020090011491A KR20090011491A KR101026831B1 KR 101026831 B1 KR101026831 B1 KR 101026831B1 KR 1020090011491 A KR1020090011491 A KR 1020090011491A KR 20090011491 A KR20090011491 A KR 20090011491A KR 101026831 B1 KR101026831 B1 KR 101026831B1
Authority
KR
South Korea
Prior art keywords
memory
power
data
region
circuit
Prior art date
Application number
KR1020090011491A
Other languages
English (en)
Other versions
KR20090034837A (ko
Inventor
준 이와타
쇼지 다니구치
고이치 구로이와
요시카즈 야마다
Original Assignee
후지쯔 세미컨덕터 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 세미컨덕터 가부시키가이샤 filed Critical 후지쯔 세미컨덕터 가부시키가이샤
Publication of KR20090034837A publication Critical patent/KR20090034837A/ko
Application granted granted Critical
Publication of KR101026831B1 publication Critical patent/KR101026831B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W52/00—Power management, e.g. TPC [Transmission Power Control], power saving or power classes
    • H04W52/02—Power saving arrangements
    • H04W52/0209—Power saving arrangements in terminal devices
    • H04W52/0261—Power saving arrangements in terminal devices managing power supply demand, e.g. depending on battery level
    • H04W52/0274—Power saving arrangements in terminal devices managing power supply demand, e.g. depending on battery level by switching on or off the equipment or parts thereof
    • H04W52/028—Power saving arrangements in terminal devices managing power supply demand, e.g. depending on battery level by switching on or off the equipment or parts thereof switching on or off only a part of the equipment circuit blocks
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Software Systems (AREA)
  • Power Sources (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

본 발명은 반도체 장치에 있어서 간헐적으로 전원이 공급되는 부분에 저장되어 있는 데이터를 신속히 퇴피시키는 것을 목적으로 한다.
제1 영역(31)에는 간헐적으로 전원이 공급된다. 제2 영역(32)에는 연속적으로 전원이 공급된다. 메모리(32a)는 제2 영역(32)에 배치되어 있다. 퇴피 회로(32b)는 제1 영역(31)에서 사용되는 데이터를 전원의 공급을 정지하기 전에 메모리(32a)에 퇴피시킨다. 복귀 회로(32c)는 메모리(32a)에 퇴피된 데이터를 제1 영역(31)의 소정의 회로에 복귀시킨다. 전원 공급 제어 회로(32d)는 메모리(32a)에 데이터가 퇴피되어 있는 경우에는, 메모리(32a)에 전원을 공급하고, 그 이외의 경우에는 전원의 공급을 정지한다.
간헐 수신 방법, 데이터 퇴피, 데이터 복귀

Description

반도체 장치 및 전자 장치{SEMICONDUCTOR DEVICE AND ELECTRONIC DEVICE}
본 발명은 반도체 장치 및 전자 장치에 관한 것으로, 특히, 간헐적으로 전원이 공급되는 제1 영역과, 연속적으로 전원이 공급되는 제2 영역을 갖는 반도체 장치 및 간헐적으로 전원이 공급되는 제1 회로와, 연속적으로 전원이 공급되는 제2 회로를 갖는 전자 장치에 관한 것이다.
휴대형의 전자 장치에서는 사용되고 있지 않는 회로 부분에 관해서는, 전원의 공급을 정지하여 소비 전력을 삭감하는 방법이 채용되고 있는 경우가 많다. 예컨대, 휴대 전화 등에 있어서는 통화시 이외에는 MODEM(Modulation Demodulation) 등으로의 전원의 공급을 정지함으로써 전력의 소비를 억제하여 전지의 수명을 연장시키는 것이 행해지고 있고, 이러한 방법을 간헐 수신 방법이라고 부르는 경우가 있다.
이와 같은 간헐 수신 방법에서는 전원의 공급을 정지하기 전에, 예컨대, 레지스터나 메모리에 저장되어 있는 데이터를 퇴피시킬 필요가 있다. 그래서, 종래에 있어서는, 전원의 공급을 정지하기 전에 데이터를 판독하여, 연속적으로 전원을 계속 공급하고 있는 메모리에 퇴피시키고, 전원의 공급을 재개한 경우에는, 메모리에 저장되어 있는 데이터를 판독하여 복귀시키는 일이 행해지고 있었다.
도 13은 종래에 있어서의 간헐 수신 방법을 설명하기 위한 도면이다.
이 도면의 예는, CPU(Central Processing Unit)(10), DPRAM(Dua1 Port Random Access Memory)(11), 시스템 버스(12) 및 LSI[Large Scale Integrated(Circuit)](13)에 의해 구성되어 있다.
여기서, CPU(10)는 DPRAM(11)에 저장되어 있는 프로그램에 따라서 장치의 각부를 제어하는 동시에, 각종 연산 처리를 실행한다.
DPRAM(11)은 CPU(10)가 실행하는 프로그램이나 데이터를 저장하고 있다.
시스템 버스(12)는 CPU(10), DPRAM(11) 및 LSI(13)를 서로 접속하고, 이들 사이에서 데이터의 교환을 가능하게 한다.
LSI(13)는 간헐 제어부(14) 및 전원 단속 영역(15)으로 구성되어 있고, 송신하는 데이터를 부호화하는 동시에, 수신한 데이터를 복호한다.
간헐 제어부(14)는 전원 단속 영역(15)에 대한 전원의 공급을 단속하는 처리를 실행한다.
전원 단속 영역(15)은 DPRAM(16) 및 MODEM(17)에 의해서 구성되어 있고, 간헐 제어부(14)의 제어에 따라서 전원이 간헐적으로 공급되는 영역으로 되어 있다.
DPRAM(16)은 MODEM(17)이 데이터 처리를 행할 때에, 데이터를 일시적으로 저장한다.
MODEM(17)은 데이터의 부호화 처리 및 복호 처리를 실행한다.
다음에, 이상의 종래예의 동작에 관해서 설명한다.
우선, 데이터를 퇴피시킬 때의 동작에 관해서 설명한다.
도 14는 데이터를 퇴피시킬 때의 동작에 관해서 설명하는 흐름도이다. 이 흐름도가 개시되면 이하의 단계가 개시된다.
단계 S10:
MODEM(17)은 간헐 제어부(14)로부터 간헐 제어 개시 요구를 수신한다[도 15의 (1) 참조].
단계 S11:
MODEM(17)은 간헐 제어 개시 요구를 수신한 것을 CPU(10)에 통지한다[도 15의 (2) 참조].
단계 S12:
CPU(10)는 MODEM(17)의 데이터를 퇴피시키기 위해서 DPRAM(11)의 개방 처리를 실행한다[도 15의 (3) 참조].
단계 S13:
CPU(10)는 DPRAM(11)이 개방되었음을 MODEM(17)에 통지한다[도 15의 (4) 참조].
단계 S14:
MODEM(17)은 데이터를 시스템 버스(12)를 통해 DPRAM(11)에 퇴피시킨다[도 15의 (5) 참조].
단계 S15:
간헐 제어가 개시되면 전원 단속 영역(15)의 전원을 OFF의 상태로 한다.
이상의 처리에 의해, MODEM(17)이 갖는 데이터를 DPRAM(11)에 대하여 퇴피시킬 수 있게 된다.
다음에, DPRAM(11)에 퇴피되어 있는 데이터를 MODEM(17)에 복귀시키는 경우의 처리에 관해서 설명한다.
도 16은 DPRAM(11)에 퇴피되어 있는 데이터를 MODEM(17)에 복귀시키는 처리를 설명하기 위한 흐름도이다. 이 흐름도가 개시되면 이하의 단계가 실행된다.
단계 S30:
간헐 제어부(14)로부터 간헐 제어 종료 요구가 MODEM(17)에 통지되어, 전원을 ON의 상태로 한다[도 17의 (1) 참조].
단계 S31:
MODEM(17)은 간헐 제어 종료시의 설정 처리를 실행한다.
단계 S32:
MODEM(17)은 데이터의 복귀 처리의 개시를 CPU(10)에 통지한다[도 17의 (2) 참조].
단계 S33:
MODEM(17)은 데이터를 시스템 버스(12)를 통해 복귀시킨다[도 17의 (3) 참조].
단계 S34:
MODEM(17)은 복귀 처리가 완료하였음을 CPU(10)에 통지한다[도 17의 (4) 참조].
단계 S35:
CPU(10)는 종료 통지를 수신한 후, DPRAM(11)을 초기화한다[도 17의 (5) 참조].
이상의 처리에 의해, DPRAM(11)에 퇴피되어 있는 데이터를 MODEM(17)에 복귀시키는 것이 가능하게 된다.
이상 설명한 바와 같이, 간헐 수신에 따르면 전원 단속 영역(15)에 대한 전원의 공급을 필요에 따라서 단속함으로써, 전력의 소비를 삭감하는 것이 가능하게 된다.
그러나, 종래의 방법에서는 LSI(13)의 외부에 위치하고 있는 CPU(10)에 의해서 데이터를 전송할 필요가 있기 때문에, CPU(10)의 부담이 증대한다고 하는 문제점이 있었다.
또한, 데이터를 전송할 때에는 시스템 버스(12)를 사용하기 때문에, 전송이 종료하기까지는 다른 데이터를 전송할 수 없다고 하는 문제점도 있었다.
본 발명은 이러한 점을 감안하여 이루어진 것으로, 전원을 간헐적으로 공급하는 영역 또는 회로를 갖는 반도체 장치 및 전자 장치에 있어서, 시스템의 부담을 증대시키는 일없이, 데이터의 퇴피 및 복귀를 가능하게 하는 반도체 장치 및 전자 장치를 제공하는 것을 목적으로 한다.
본 발명에서는 상기 과제를 해결하기 위해서, 도 1에 도시한 간헐적으로 전원이 공급되는 제1 영역(31)과, 연속적으로 전원이 공급되는 제2 영역(32)을 갖는 반도체 장치에 있어서, 상기 제2 영역(32)에 배치된 메모리(32a)와, 상기 제1 영역(31)에서 사용되는 데이터를 전원의 공급을 정지하기 전에, 상기 메모리(32a)에 퇴피시키는 퇴피 회로(32b)와, 상기 메모리(32a)에 퇴피된 데이터를 상기 제1 영역(31)의 소정의 회로에 복귀시키는 복귀 회로(32c)를 갖는 것을 특징으로 하는 반도체 장치가 제공된다.
여기에서, 제1 영역(31)에는 간헐적으로 전원이 공급된다. 제2 영역(32)에는 연속적으로 전원이 공급된다. 메모리(32a)는 제2 영역(32)에 배치되어 있다. 퇴피 회로(32b)는 제1 영역(31)에서 사용되는 데이터를 전원의 공급을 정지하기 전에 메모리(32a)에 퇴피시킨다. 복귀 회로(32c)는 메모리(32a)에 퇴피된 데이터를 제1 영역(31)의 소정의 회로에 복귀시킨다.
또한, 본 발명에서는 상기 과제를 해결하기 위해서, 간헐적으로 전원이 공급되는 제1 회로와, 연속적으로 전원이 공급되는 제2 회로를 갖는 전자 장치에 있어서, 상기 제2 회로에 배치된 메모리와, 상기 제1 회로에서 사용되는 데이터를 전원의 공급을 정지하기 전에 상기 메모리에 퇴피시키는 퇴피 회로와, 상기 메모리에 퇴피된 데이터를 상기 제1 회로의 소정의 부분에 복귀시키는 복귀 회로를 갖는 것을 특징으로 하는 전자 장치가 제공된다.
여기에서 제1 영역에는 간헐적으로 전원이 공급된다. 제2 영역에는 연속적으로 전원이 공급된다. 메모리는, 제2 영역에 배치되어 있다. 퇴피 회로는 제1 영역에서 사용되는 데이터를 전원의 공급을 정지하기 전에 메모리에 퇴피시킨다. 복귀 회로는 메모리에 퇴피된 데이터를 제1 영역의 소정의 회로에 복귀시킨다.
이상 설명한 바와 같이 본 발명에서는, 간헐적으로 전원이 공급되는 제1 영역과, 연속적으로 전원이 공급되는 제2 영역을 갖는 반도체 장치에 있어서, 제2 영역에 배치된 메모리와, 제1 영역에서 사용되는 데이터를 전원의 공급을 정지하기 전에, 메모리에 퇴피시키는 퇴피 회로와, 메모리에 퇴피된 데이터를 제1 영역의 소정의 회로에 복귀시키는 복귀 회로를 설치하도록 했기 때문에, 반도체 장치의 내부 에 메모리를 설치하여 거기에 데이터를 퇴피시킴으로써, 반도체 장치를 사용한 시스템의 다른 디바이스에 대한 부하가 증대하는 것을 방지할 수 있다.
또한, 본 발명에서는, 간헐적으로 전원이 공급되는 제1 회로와 연속적으로 전원이 공급되는 제2 회로를 갖는 전자 장치에 있어서, 제2 회로에 배치된 메모리와, 제1 회로에서 사용되는 데이터를 전원의 공급을 정지하기 전에, 메모리에 퇴피시키는 퇴피 회로와, 메모리에 퇴피된 데이터를 제1 회로의 소정의 부분에 복귀시키는 복귀 회로를 설치하도록 하였으므로 소비 전력의 증대를 초래하는 일없이, 데이터를 퇴피 또는 복귀시킬 수 있게 된다.
이하, 본 발명의 실시의 형태를 도면을 참조하여 설명한다. 도 1은 본 발명의 동작 원리를 설명하는 원리도이다.
도 1에 도시한 바와 같이, 본 발명의 반도체 장치는 제1 영역(31), 제2 영역(32)에 의해서 구성되고, 제2 영역에는 메모리(32a), 퇴피 회로(32b), 복귀 회로(32c) 및 전원 공급 제어 회로(32d)가 배치되어 있다.
여기에서, 제1 영역(31)에는 간헐적으로 전원이 공급된다.
제2 영역(32)에는 연속적으로 전원이 공급된다.
메모리(32a)는 제2 영역에 배치되어 있고, 후술하는 바와 같이 제1 영역에서 사용되는 데이터 중, 퇴피의 필요가 있는 것을 기억하는 최소한의 기억 용량을 갖는다.
퇴피 회로(32b)는 제1 영역(31)에서 사용되는 데이터를, 이 영역으로의 전원 의 공급이 정지되기 전에, 메모리(32a)에 퇴피시킨다.
복귀 회로(32c)는 제1 영역(31)에 전원을 재차 공급할 때에, 메모리(32a)에 퇴피된 데이터를 제1 영역(31)의 소정의 회로에 복귀시킨다.
전원 공급 제어 회로(32d)는 복귀 회로(32b)에 의해 데이터가 복귀된 후에, 메모리(32a)로의 전원의 공급을 정지하고, 또한, 퇴피 회로(32b)에 의해 데이터의 퇴피가 개시되기 전에, 메모리(32a)로의 전원의 공급을 개시한다.
다음에, 이상의 원리도의 동작에 관해서 설명한다.
우선, 제1 영역(31)으로의 전원의 공급을 정지할 때의 동작에 관해서 설명한다.
제1 영역(31)으로의 전원의 공급을 정지할 때에는, 제1 영역(31)에서 사용되고 있는 데이터로써 전원의 공급을 재개한 경우에 재차 필요하게 되는 데이터를 메모리(32a)에 퇴피할 필요가 있다. 이러한 처리는, 이하의 수속에 의해서 행해진다.
즉, 퇴피 회로(32b)는 제1 영역(31)의 레지스터 및 메모리(도시하지 않음)에 저장되어 있는 데이터 중, 전원의 공급을 재개한 경우에 필요하게 되는 데이터를 취득하고, 메모리(32a)로 퇴피시킨다. 이 때, 복귀시키는 경우의 편의를 생각하여 저장 장소를 나타내는 정보도 아울러 저장해 둔다.
퇴피가 완료하면, 제1 영역(31)으로의 전원의 공급이 정지되어 제1 영역(31)에 배치되어 있는 회로는 동작을 정지한다. 따라서, 이 영역의 레지스터 및 메모리에 저장되어 있는 데이터는 소멸하게 된다.
계속해서, 제1 영역(31)으로의 전원의 공급을 재개할 때의 동작에 관해서 설 명한다.
제1 영역(31)으로의 전원의 공급을 재개할 때에는, 메모리(32a)에 퇴피되어 있는 데이터를 복귀시킬 필요가 있다. 이러한 처리는, 이하의 수속에 의해서 행해진다.
즉, 복귀 회로(32c)는 메모리(32a)에 저장되어 있는 데이터를 제1 영역(31)의 소정의 회로에 대하여 복귀시킨다. 이 때, 저장 장소를 나타내는 정보를 참조함으로써, 복귀 위치를 용이하게 확정할 수 있다.
데이터의 복귀가 완료되면, 전원 공급 제어 회로(32d)는 메모리(32a)에 대한 전원의 공급을 정지한다. 그 결과, 메모리(32a)는 동작을 정지하여 불필요한 전력의 소비가 억제된다.
이상에 설명한 바와 같이, 본 발명의 반도체 장치에 의하면 반도체 장치의 내부에 데이터를 퇴피하는 전용의 메모리(32a)를 설치하여 제1 영역(31)으로의 전원의 공급을 정지할 때에는 메모리(32a)에 데이터를 퇴피시키도록 하였다. 그 결과, 메모리(32a)의 기억 용량을 퇴피시키는 데이터량에 따라서 필요최소한으로 억제하는 것이 가능해지기 때문에, 회로 규모를 증대시키는 일없이 데이터를 퇴피시킬 수 있게 된다.
또한, 본 발명의 반도체 장치에서는 전원 공급 제어 회로(32d)를 설치하여 메모리(32a)에 데이터가 퇴피되어 있는 경우에만 전원을 공급하도록 했기 때문에, 메모리(32a)에 의한 전력의 소비를 억제하는 것이 가능하게 된다.
또한, 도 1에 도시한 원리도에서는 전원 공급 제어 회로(32d)는 메모리(32a) 로의 전원만을 정지하도록 했지만, 퇴피 회로(32b) 및 복귀 회로(32c)에 대한 전원의 공급을 정지하도록 하여도 좋다.
다음에, 본 발명의 실시예에 관해서 설명한다.
도 2는 본 발명의 실시예의 구성예를 도시한 도면이다. 도 2에 도시한 바와 같이, 본 발명의 실시예는 CPU(10), DPRAM(11), 시스템 버스(12) 및 LSI(반도체 장치)(13)에 의해 구성되어 있다.
여기서, CPU(10)는 DPRAM(11)에 저장되어 있는 프로그램에 따라서 장치의 각부를 제어하는 동시에 각종 연산처리를 실행한다.
DPRAM(11)은 CPU(10)가 실행하는 프로그램이나 데이터를 저장하고 있다.
시스템 버스(12)는 CPU(10), DPRAM(11) 및 LSI(13)를 서로 접속하여 이들 사이에서 데이터의 교환을 가능하게 한다.
LSI(13)는 간헐 제어부(14), 전원 단속 영역(15), 보존용 메모리(50), 전원 제어부(51) 및 버스(52)에 의해 구성되어 있고, 송신하는 데이터를 부호화하는 동시에, 수신한 데이터를 복호한다.
간헐 제어부(14)는 전원 단속 영역(15)에 대한 전원의 공급을 단속하는 처리를 실행한다.
전원 단속 영역(15)은 DPRAM(16) 및 MODEM(17)에 의해서 구성되어 있고, 전원이 간헐적으로 공급되는 영역으로 되어 있다.
DPRAM(16)은 MODEM(17)이 데이터 처리를 행할 때에, 데이터를 일시적으로 저장한다.
MODEM(17)은 데이터의 부호화 처리 및 복호 처리를 실행한다.
보존용 메모리(50)는 MODEM(17)에서 사용되고 있는 데이터로서 전원의 공급이 재개된 경우에 필요한 데이터(이하, 워크 데이터라 칭함)를 퇴피시키는 메모리이다. 또한, 보존용 메모리(50)의 기억 용량은 기억하여야 할 워크 데이터의 데이터량에 따른 최저한의 용량으로 설정되어 있다.
전원 제어부(51)는 보존용 메모리(50)로의 전원의 공급을 제어한다.
버스(52)는 DPRAM(16), MODEM(17), 보존용 메모리(50) 및 전원 제어부(51)를 서로 접속하여 이들 사이에서 데이터의 교환을 가능하게 한다.
다음, 이상의 실시예의 동작에 관해서 설명한다.
우선, 전원 단속 영역(15)으로의 전원의 공급을 정지할 때의 동작에 관해서 설명한다.
도 3은 전원 단속 영역(15)으로의 전원의 공급을 정지할 때의 동작에 관해서 설명하는 흐름도이다. 이 흐름도가 개시되면 이하의 단계가 실행된다.
단계 S50:
간헐 제어부(14)는 간헐 제어 개시 요구를 MODEM(17) 및 전원 제어부(51)로 출력한다[도 4의 (1) 참조].
단계 S51:
전원 제어부(51)는 보존용 메모리(50)의 전원을 ON의 상태로 한다[도 4의(2) 참조].
단계 S52:
MODEM(17)은 워크 데이터를 버스(52)를 통해 보존용 메모리(50)에 퇴피시킨다[도 4의 (3) 참조]. 또한, 이 때, 워크 데이터가 저장되어 있던 위치를 나타내는 정보도 아울러 기억해 둔다.
단계 S53:
간헐 제어가 개시되면, 전원 단속 영역(15)의 전원을 OFF의 상태로 한다. 또한, MODEM부(17)에 있어서, 간헐 제어부(14)와의 통신을 담당하는 영역에 대해서는 전원을 계속 공급하여 둔다.
이상의 처리에 의해, 전원 단속 영역(15)의 워크 데이터를 보존용 메모리(50)에 퇴피시키는 동시에, 전원 단속 영역(15)으로의 전원의 공급을 정지하는 것이 가능하게 된다.
다음에, 전원 단속 영역(15)으로의 전원의 공급을 재개할 때의 동작에 관해서 설명한다. 도 5는 전원 단속 영역(15)으로의 전원의 공급을 재개할 때의 동작에 관해서 설명하는 흐름도이다. 이 흐름도가 개시되면 이하의 단계가 실행된다.
단계 S70:
간헐 제어부(14)로부터 간헐 제어 종료 요구가 MODEM(17)에 통지되어 전원 단속 영역(15)의 전원을 ON의 상태로 한다[도 6의 (1) 참조].
단계 S71:
MODEM(17)은 간헐 제어 종료시의 설정 처리를 실행한다. 구체적으로는 내부 레지스터 등의 초기화 처리 등을 실행한다.
단계 S72:
MODEM(17)은 워크 데이터를 보존용 메모리(50)로부터 복귀시킨다[도 6의 (2) 참조]. 또한, 이 때, MODEM(17)은 저장되어 있던 위치를 나타내는 정보를 참조하여 원래의 위치에 워크 데이터를 복귀시킨다.
단계 S73:
MODEM(17)은 워크 데이터의 복귀가 종료하였음을 전원 제어부(51)에 통지한다[도 6의 (3) 참조].
단계 S74:
전원 제어부(51)는 보존용 메모리(50)의 전원을 OFF의 상태로 한다[도 6의 (4) 참조]
이상의 처리에 의해, 보존용 메모리(50)에 퇴피되어 있는 워크 데이터를 전원 단속 영역(15)으로 복귀시키는 동시에, 전원 단속 영역(15)으로의 전원의 공급을 재개하는 것이 가능하게 된다.
이상의 실시예에 의하면, LSI(13)의 내부에 보존용 메모리(50)를 설치하여, 버스(52)를 통해 워크 데이터를 퇴피하도록 했기 때문에, CPU(10), DPRAM(11) 및 시스템 버스(12)가 워크 데이터를 퇴피 또는 복귀할 때에 점유되는 것을 방지할 수 있고, 워크 데이터의 퇴피 또는 복귀 처리에 의한 시스템 전체로의 부담을 경감할 수 있다.
또한, 보존용　메모리(50)의 기억 용량을 워크 데이터를 저장하기　위한 필요최소한으로 설정할 수 있기　때문에, 회로 규모가 증대하는 것을 방지할 수 있다.
또한, 전원 제어부(51)에 의해, 워크 데이터가 저장되어 있지 않은 경우에는 보존용 메모리(50)로의 전원의 공급을 정지하도록 했기 때문에, 전력의 소비를 억제하는 것이 가능하게 된다. 또한, 시험적인 계산에 의하면, 본실시의 형태에서는 도 13에 도시하는 종래의 구성예에 비교하여 약 10%의 소비 전력의 저감을 기대할 수 있다.
다음에, 본 발명의 다른 실시예에 관해서 설명한다.
도 7은 본 발명의 다른 실시예의 구성예를 도시하는 도면이다. 이 도면에 도시한 바와 같이, 본 발명의 다른 실시예는 CPU(10), DPRAM(11), 시스템 버스(12) 및 LSI(13)에 의해서 구성되어 있다.
여기에서 CPU(10)는 DPRAM(11)에 저장되어 있는 프로그램에 따라서 장치의 각부를 제어하는 동시에 각종 연산처리를 실행한다.
DPRAM(11)은 CPU(10)가 실행하는 프로그램이나 데이터를 저장하고 있다.
시스템 버스(12)는 CPU(10), DPRAM(11) 및 LSI(13)를 서로 접속하여 이들 사이에서 데이터의 교환을 가능하게 한다.
LSI(13)는 간헐 제어부(14), DPRAM(60) 및 MODEM(17)에 의해서 구성되어 있고, 송신하는 데이터를 부호화하는 동시에, 수신한 데이터를 복호한다. 또, 이 실시예에서는 DPRAM(60)의 일부와 MODEM(17)이 전원 단속 영역(15)으로 설정되어 있다.
간헐 제어부(14)는 전원 단속 영역(15)에 대한 전원의 공급을 단속하는 처리를 실행한다.
전원 단속 영역(15)은 DPRAM(60)의 일부(상세한 것은 후술한다) 및 MODEM(17)에 의해 구성되어 있고, 이 영역에는 전원이 간헐적으로 공급된다.
DPRAM(60)은 도 8에 도시한 바와 같이, 어드레스 공간이 퇴피 영역(60a)과 통상 영역(60b)으로 분할되어 있고, 퇴피 영역(60a)은 워크 데이터를 퇴피시키기 위해서 사용된다. 또한, 통상 영역(60b)은 MODEM(17)이 데이터 처리를 행할 때에 데이터를 일시적으로 저장할 때에 사용된다. 퇴피 영역(60a)에는 연속적으로 전원이 공급되고 있다. 한편, 통상 영역(60b)에는 간헐적으로 전력이 공급된다.
또한, 퇴피 영역(60a)의 기억 용량은 기억하여야 할 워크 데이터의 데이터량에 따른 최소한의 용량으로 설정되어 있다.
MODEM(17)은 데이터의 부호화 처리 및 복호 처리를 실행한다.
다음에, 이상의 실시예의 동작에 관해서 설명한다.
우선, 전원 단속 영역(15)으로의 전원의 공급을 정지할 때의 동작에 관해서 설명한다.
도 9는 전원 단속 영역(15)으로의 전원의 공급을 정지할 때의 동작에 관해서 설명하는 흐름도이다. 이 흐름도가 개시되면 이하의 단계가 실행된다.
단계 S90:
간헐 제어부(14)는 간헐 제어 개시 요구를 MODEM(17)에 출력한다[도 10의 (1) 참조].
단계 S91:
MODEM(17)은 워크 데이터를 DPRAM(60)의 퇴피 영역(60a)에 퇴피시킨다[도 10 의 (2) 참조]. 그 때, 워크 데이터가 저장되어 있던 장소를 나타내는 정보도 아울러 저장한다.
단계 S92:
간헐 제어가 시작되면 MODEM(17) 및 DPRAM(60)의 통상 영역(60b)의 전원을 OFF의 상태로 한다.
이상의 처리에 의해, 전원 단속 영역(15)의 워크 데이터를 DPRAM(60)의 퇴피 영역(60a)에 퇴피시키는 동시에, 전원 단속 영역(15)으로의 전원의 공급을 정지하는 것이 가능하게 된다.
다음에, 전원 단속 영역(15)으로의 전원의 공급을 재개할 때의 동작에 관해서 설명한다. 도 11은 전원 단속 영역(15)으로의 전원의 공급을 재개할 때의 동작에 관해서 설명하는 흐름도이다. 이 흐름도가 개시되면, 이하의 단계가 실행된다.
단계 S110:
간헐 제어부(14)로부터 간헐 제어 종료 요구가 MODEM(17)에 통지되어 전원 단속 영역(15)의 전원을 ON의 상태로 한다[도 12의 (1) 참조].
단계 S111:
MODEM(17)은 간헐 제어 종료시의 설정 처리를 실행한다. 구체적으로는 예컨대, 레지스터 등의 초기화 등을 행한다.
단계 S112:
MODEM(17)은 DPRAM(60)의 퇴피 영역(60a)으로부터 워크 데이터의 복귀 처리를 개시한다[도 12의 (2) 참조]. 또한, 그 때, 저장되어 있던 장소를 나타내는 정 보를 참조하여 원래의 장소에 데이터를 복귀시킨다.
이상의 처리에 의해 DPRAM(60)의 퇴피 영역(60a)에 퇴피되어 있는 워크 데이터를 MODEM(17)에 복귀시키는 동시에, 전원 단속 영역(15)으로의 전원의 공급을 재개하는 것이 가능하게 된다.
이상의 실시예에 의하면, DPRAM(60)을 퇴피 영역(60a)과 통상 영역(60b)으로 분할하여 퇴피 영역(60a)에는 연속적으로 전력을 공급하여, 거기에 워크 데이터를 퇴피시키도록 하였으므로, CPU(10), DPRAM(11) 및 시스템 버스(12)가 워크 데이터를 퇴피 또는 복귀할 때에 점유되는 것을 방지할 수 있고, 워크 데이터의 퇴피 또는 복귀 처리에 의한 시스템 전체로의 부담을 경감할 수 있다.
또한, 퇴피 영역(60a)의 기억 용량을 워크 데이터를 저장하기 위한 필요최소한으로 설정할 수 있기 때문에, 회로 규모가 증대하는 것을 방지할 수 있다.
또한, 이상의 실시예에서는 설명하지 않았지만, 워크 데이터가 저장되어 있지 않은 경우에는 퇴피 영역(60a)으로의 전원의 공급을 정지하도록 하면, 전력의 소비를 억제하는 것이 가능하게 된다. 또한, 시험적인 계산에 의하면, 본 실시예에서는 도 13에 도시하는 종래의 구성예와 비교하여 약 7%의 소비 전력의 저감을 기대할 수 있다.
또한, 이상의 실시예에서는, 반도체 장치(LSI)(13)에 본 발명을 적용하는 경우를 예로 들어 설명했지만, 본 발명은 이와 같은 경우에만 한정되는 것은 아니고, 여러 가지의 전자 장치에 적용할 수 있다.
도 1은 본 발명의 동작 원리를 설명하기 위한 원리도.
도 2는 본 발명의 실시예의 구성예를 도시하는 도면.
도 3은 도 2에 도시한 실시예에 있어서, 전원 단속 영역으로의 전원의 공급을 정지할 때의 동작을 설명하기 위한 흐름도.
도 4는 도 2에 도시한 실시예에 있어서, 전원 단속 영역으로의 전원의 공급을 정지할 때의 신호의 흐름을 설명하기 위한 도면.
도 5는 도 2에 도시한 실시예에 있어서, 전원 단속 영역으로의 전원의 공급을 재개할 때의 동작을 설명하기 위한 흐름도.
도 6은 도 2에 도시한 실시예에 있어서, 전원 단속 영역으로의 전원의 공급을 재개할 때의 신호의 흐름을 설명하기 위한 도면.
도 7은 본 발명의 다른 실시예의 구성예를 도시한 도면.
도 8은 도 7에 도시한 DPRAM의 어드레스 공간의 분할의 형태를 도시한 도면.
도 9는 도 7에 도시한 실시예에 있어서, 전원 단속 영역으로의 전원의 공급을 정지할 때의 동작을 설명하기 위한 흐름도.
도 10은 도 7에 도시한 실시예에 있어서, 전원 단속 영역으로의 전원의 공급을 정지할 때의 신호의 흐름을 설명하기 위한 도면.
도 11은 도 7에 도시한 실시예에 있어서, 전원 단속 영역으로의 전원의 공급을 재개할 때의 동작을 설명하기 위한 흐름도.
도 12는 도 7에 도시한 실시예에 있어서, 전원 단속 영역으로의 전원의 공급 을 재개할 때의 신호의 흐름을 설명하기 위한 도면.
도 13은 종래에 있어서의 간헐 수신 방법을 설명하기 위한 도면.
도 14는 도 13에 도시한 예에 있어서, 전원 단속 영역으로의 전원의 공급을 정지할 때의 동작을 설명하기 위한 흐름도.
도 15는 도 13에 도시한 예에 있어서, 전원 단속 영역으로의 전원의 공급을 정지할 때의 동작을 설명하기 위한 도면.
도 16은 도 13에 도시한 예에 있어서, 전원 단속 영역으로의 전원의 공급을 재개할 때의 동작을 설명하기 위한 흐름도.
도 17은 도 13에 도시한 예에 있어서, 전원 단속 영역으로의 전원의 공급을 재개할 때의 동작을 설명하기 위한 도면.
<도면의 주요부분에 대한 부호의 설명>
10 : CPU
11 : DPRAM
12 : 시스템 버스
13 : LSI
14 : 간헐 제어부
15 : 전원 단속 영역
16 : DPRAM
17 : MODEM
31 : 제1 영역
32 : 제2 영역
32a : 메모리
32b : 퇴피 회로
32c : 복귀 회로
32d : 전원 공급 제어 회로
50 : 보존용 메모리
51 : 전원 제어부
52 : 버스
60 : DPRAM
60a : 퇴피 영역
60b : 통상 영역

Claims (3)

  1. 시스템 버스를 통하여 외부의 중앙 연산 처리 장치와 데이터의 수수(授受)를 행하는 불연속적으로 전원이 공급되는 제1 영역과, 연속적으로 전원이 공급되는 제2 영역을 갖는 반도체 장치에 있어서,
    상기 제1 영역과 전용 버스에 의해 접속된 상기 제2 영역에 배치된 메모리와,
    상기 제1 영역에서 사용되는 데이터를, 상기 제1 영역에 대한 전원의 공급을 정지하기 전에, 상기 전용 버스를 통하여 상기 메모리에 퇴피시키는 퇴피 회로와,
    상기 메모리에 퇴피된 데이터를, 상기 전용 버스를 통하여 상기 제1 영역의 소정의 회로에 복귀시키는 복귀 회로
    를 구비하고,
    상기 제1 영역은, 일방의 포트가 상기 시스템 버스에 접속된 듀얼(dual) 포트 메모리와 상기 듀얼 포트 메모리의 타방의 포트와 접속된 모뎀을 포함하고,
    상기 전용 버스는 상기 듀얼 포트 메모리의 타방의 포트와 상기 모뎀과 상기 메모리를 접속시키고,
    상기 메모리는, 상기 퇴피 회로에 의해서 퇴피되는 데이터의 데이터량에 따른 기억 용량을 갖는 것을 특징으로 하는 반도체 장치.
  2. 시스템 버스를 통하여 외부의 중앙 연산 처리 장치와 데이터의 수수(授受)를 행하는 불연속적으로 전원이 공급되는 제1 영역과, 연속적으로 전원이 공급되는 제2 영역을 갖는 반도체 장치에 있어서,
    상기 제1 영역과 전용 버스에 의해 접속된 상기 제2 영역에 배치된 메모리와,
    상기 제1 영역에서 사용되는 데이터를, 상기 제1 영역에 대한 전원의 공급을 정지하기 전에, 상기 전용 버스를 통하여 상기 메모리에 퇴피시키는 퇴피 회로와,
    상기 메모리에 퇴피된 데이터를, 상기 전용 버스를 통하여 상기 제1 영역의 소정의 회로에 복귀시키는 복귀 회로와,
    상기 복귀 회로에 의해 데이터가 복귀된 후에, 상기 메모리로의 전원의 공급을 정지하고, 또한 상기 퇴피 회로에 의해 데이터의 퇴피가 개시되기 전에, 상기 메모리로의 전원의 공급을 재개하는 전원 공급 제어 회로
    를 구비하고,
    상기 제1 영역은, 일방의 포트가 상기 시스템 버스에 접속된 듀얼 포트 메모리와 상기 듀얼 포트 메모리의 타방의 포트와 접속된 모뎀을 포함하고,
    상기 전용 버스는 상기 듀얼 포트 메모리의 타방의 포트와 상기 모뎀과 상기 메모리를 접속시키는 것을 특징으로 하는 반도체 장치.
  3. 시스템 버스를 통하여 외부의 중앙 연산 처리 장치와 데이터의 수수(授受)를 행하는 불연속적으로 전원이 공급되는 제1 영역과, 연속적으로 전원이 공급되는 제2 영역을 갖는 반도체 장치에 있어서,
    상기 제1 영역과 전용 버스에 의해 접속된 상기 제2 영역에 배치된 메모리와,
    상기 제1 영역에서 사용되는 데이터를, 상기 제1 영역에 대한 전원의 공급을 정지하기 전에, 상기 전용 버스를 통하여 상기 메모리에 퇴피시키는 퇴피 회로와,
    상기 메모리에 퇴피된 데이터를 상기 전용 버스를 통하여 상기 제1 영역의 소정의 회로에 복귀시키는 복귀 회로
    를 구비하고,
    상기 제1 영역은, 일방의 포트가 상기 시스템 버스에 접속된 듀얼 포트 메모리와 상기 듀얼 포트 메모리의 타방의 포트와 접속된 모뎀을 포함하고,
    상기 전용 버스는 상기 듀얼 포트 메모리의 타방의 포트와 상기 모뎀과 상기 메모리를 접속시키는 것을 특징으로 하는 반도체 장치.
KR1020090011491A 2002-02-06 2009-02-12 반도체 장치 및 전자 장치 KR101026831B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2002-029171 2002-02-06
JP2002029171A JP4132849B2 (ja) 2002-02-06 2002-02-06 半導体装置および電子装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0005812A Division KR20030067500A (ko) 2002-02-06 2003-01-29 반도체 장치 및 전자 장치

Publications (2)

Publication Number Publication Date
KR20090034837A KR20090034837A (ko) 2009-04-08
KR101026831B1 true KR101026831B1 (ko) 2011-04-04

Family

ID=27606487

Family Applications (2)

Application Number Title Priority Date Filing Date
KR10-2003-0005812A KR20030067500A (ko) 2002-02-06 2003-01-29 반도체 장치 및 전자 장치
KR1020090011491A KR101026831B1 (ko) 2002-02-06 2009-02-12 반도체 장치 및 전자 장치

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR10-2003-0005812A KR20030067500A (ko) 2002-02-06 2003-01-29 반도체 장치 및 전자 장치

Country Status (6)

Country Link
US (1) US6973004B2 (ko)
EP (1) EP1335499B1 (ko)
JP (1) JP4132849B2 (ko)
KR (2) KR20030067500A (ko)
CN (1) CN1224883C (ko)
TW (1) TWI228222B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005011166A (ja) 2003-06-20 2005-01-13 Renesas Technology Corp 情報処理装置
KR100604543B1 (ko) * 2004-01-16 2006-07-24 주식회사 팬택 모드간 전환 회로를 포함하는 듀얼모드 단말기
JP4843372B2 (ja) * 2006-05-09 2011-12-21 株式会社リコー 画像処理装置
JP4531020B2 (ja) * 2006-08-01 2010-08-25 ルネサスエレクトロニクス株式会社 半導体集積回路
JP2020067753A (ja) * 2018-10-23 2020-04-30 キオクシア株式会社 メモリシステム及びその制御方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0222748A (ja) * 1988-07-11 1990-01-25 Fujitsu Ltd 不揮発生メモリ制御回路
JPH0749816A (ja) * 1993-08-06 1995-02-21 Hitachi Ltd 情報処理装置
JPH11259162A (ja) * 1998-03-13 1999-09-24 Nec Corp サスペンド／レジューム方法
JP2000339053A (ja) * 1999-05-26 2000-12-08 Hitachi Ltd 表示メモリ内容の退避回復方法および装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4309532C2 (de) * 1992-03-25 1996-10-31 Intel Corp Verfahren zum Sichern einer Systemabbildung eines Computersystems auf einer permanenten Speichereinrichtung sowie ein Computersystem
US5485623A (en) * 1993-03-10 1996-01-16 Hitachi, Ltd. Information processor having high speed and safety resume system
US5524248A (en) * 1993-07-06 1996-06-04 Dell Usa, L.P. Random access memory power management system
JP2988866B2 (ja) * 1996-02-29 1999-12-13 株式会社東芝 コンピュータシステム
JPH113151A (ja) * 1997-06-12 1999-01-06 Toshiba Corp 情報処理装置のハイバーネーション制御方法及びバッテリ駆動可能な電子機器
US6243831B1 (en) * 1998-10-31 2001-06-05 Compaq Computer Corporation Computer system with power loss protection mechanism
JP2001093275A (ja) 1999-09-20 2001-04-06 Mitsubishi Electric Corp 半導体集積回路装置
JP2002196846A (ja) * 2000-12-26 2002-07-12 Mitsubishi Electric Corp Ｌｓｉのリーク電流低減方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0222748A (ja) * 1988-07-11 1990-01-25 Fujitsu Ltd 不揮発生メモリ制御回路
JPH0749816A (ja) * 1993-08-06 1995-02-21 Hitachi Ltd 情報処理装置
JPH11259162A (ja) * 1998-03-13 1999-09-24 Nec Corp サスペンド／レジューム方法
JP2000339053A (ja) * 1999-05-26 2000-12-08 Hitachi Ltd 表示メモリ内容の退避回復方法および装置

Also Published As

Publication number Publication date
JP4132849B2 (ja) 2008-08-13
EP1335499B1 (en) 2014-07-30
TW200302968A (en) 2003-08-16
EP1335499A2 (en) 2003-08-13
CN1437104A (zh) 2003-08-20
TWI228222B (en) 2005-02-21
CN1224883C (zh) 2005-10-26
US6973004B2 (en) 2005-12-06
US20030146462A1 (en) 2003-08-07
KR20030067500A (ko) 2003-08-14
KR20090034837A (ko) 2009-04-08
EP1335499A3 (en) 2009-07-08
JP2003228526A (ja) 2003-08-15

Similar Documents

Publication Publication Date Title
US7450963B2 (en) Low power dual processor architecture for multi mode devices
US8732504B2 (en) Conserving power by reducing voltage supplied to an instruction-processing portion of a processor
KR100688102B1 (ko) 집적회로장치
JP3896372B2 (ja) データ処理システム
KR101026831B1 (ko) 반도체 장치 및 전자 장치
US7539878B2 (en) CPU powerdown method and apparatus therefor
US6883092B2 (en) Processor and method of booting same
KR20020042433A (ko) 데이터 프로세서 및 데이터 처리시스템
JP2002196846A (ja) Ｌｓｉのリーク電流低減方法
JP2002229690A (ja) 半導体装置
JP4867921B2 (ja) 携帯通信端末、及び通信方法
US6938178B2 (en) Terminal device and real-time clock control method therefor enabling preservation of clock/calendar information and high information readout speed
JP4162401B2 (ja) 携帯端末装置および間欠受信方法
JP3818646B2 (ja) 携帯無線通信装置
US20090249100A1 (en) Circuit system
US20040044916A1 (en) Microcontroller
CN113923173B (zh) 网络交换设备数据面快速启动恢复方法
JP2002217371A (ja) 集積回路装置

Legal Events

Date Code Title Description
A107 Divisional application of patent
AMND Amendment
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140228

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150302

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160303

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170302

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190314

Year of fee payment: 9